


반도체 프로젝트

3차 발표

경기대학교 EoN 동아리 22기



1

배치 및 요약

2

레이아웃 설계

3

공정 설계

4

시뮬레이션

5


공정 일정 및 학회 포스터

배치 및 요약

전체 레이아웃/ 디자인룰/ 배치 요약도

얼라인 마크 위치 및 전체 배치 수정

- 1. 얼라인 마크를 중앙 기준 십자가로 배치
- 2. 각 Task 별로 사등분하여 몰아서 셀 배치
- 3. Single AMP → Inverter



TFT 배치도

- 1. TFT를 따로 배치하며 여유공간 확보
- 2. 배치는 아래 그림과 같음
- 3. 파란색: width, 빨간색: length, N/O: non-overlap/overlap
- 4. 총합: 64종류

15 4 N/O	15 15 N/O	25 4 N/O	25 15 N/O
15 5 N/O	15 20 N/O	25 5 N/O	25 20 N/O
15 7 N/O	15 25 N/O	25 7 N/O	25 25 N/O
15 10 N/O	15 30 N/O	25 10 N/O	25 30 N/O
20 4 N/O	20 15 N/O	30 4 N/O	30 15 N/O
20 5 N/O	20 20 N/O	30 5 N/O	30 20 N/O
20 7 N/O	20 25 N/O	30 7 N/O	30 25 N/O
20 10 N/O	20 30 N/O	30 10 N/O	30 30 N/O

배치 및 요약

1um 배치도

- 1. 공격적인 소자 TFT
- 2. 게이트 오정렬, 중앙을 기준으로 1um 씩 이동
- 3. inverter 포함

3 1 M3	3 1 M2	3 1 M1	3 1 0	3 1 P1	3 1 P2	3 1 P3
3 2 M3	3 2 M2	3 2 M1	3 2 0	3 2 P1	3 2 P2	3 2 P3
3 3 M3	3 3 M2	3 3 M1	3 3 0	3 3 P1	3 3 P2	3 3 P3
5 1 M3	5 1 M2	5 1 M1	5 1 0	5 1 P1	5 1 P2	5 1 P3
5 2 M3	5 2 M2	5 2 M1	5 2 0	5 2 P1	5 2 P2	5 2 P3
5 3 M3	5 3 M2	5 3 M1	5 3 0	5 3 P1	5 3 P2	5 3 P3
3/5 1 M3	3/5 1 M2	3/5 1 M1	3/5 1 0	3/5 1 P1	3/5 1 P2	3/5 1 P3
3/5 2 M3	3/5 2 M2	3/5 2 M1	3/5 2 0	3/5 2 P1	3/5 2 P2	3/5 2 P3
3/5 3 M3	3/5 3 M2	3/5 3 M1	3/5 3 0	3/5 3 P1	3/5 3 P2	3/5 3 P3

게이트 오정렬 배치도

- 1. 각 TFT 별로 -5 um 부터 +5um까지 게이트를 이동시키며 비교
- 2. 해당 게이트 오정렬을 통한 학술지 및 포스터 제작 예정

	-5	-3	0	+3	+5	-5	-3	0	+3	+5
15 / 25	15/4(-5S)	15/4(-3S)	15/4(0)	15/4(-3D)	15/4(-5D)	25/4(-5S)	25/4(-3S)	25/4(0)	25/4(-3D)	25/4(-5D)
	15/5(-5S)	15/5(-3S)	15/5(0)	15/5(-3D)	15/5(-5D)	25/5(-5S)	25/5(-3S)	25/5(0)	25/5(-3D)	25/5(-5D)
	15/7(-5S)	15/7(-3S)	15/7(0)	15/7(-3D)	15/7(-5D)	25/7(-5S)	25/7(-3S)	25/7(0)	25/7(-3D)	25/7(-5D)
	15/10(-5S)	15/10(-3S)	15/10(0)	15/10(-3D)	15/10(-5D)	25/10(-5S)	25/10(-3S)	25/10(0)	25/10(-3D)	25/10(-5D)
	15/15(-5S)	15/15(-3S)	15/15(0)	15/15(-3D)	15/15(-5D)	25/15(-5S)	25/15(-3S)	25/15(0)	25/15(-3D)	25/15(-5D)
	15/20(-5S)	15/20(-3S)	15/20(0)	15/20(-3D)	15/20(-5D)	25/20(-5S)	25/20(-3S)	25/20(0)	25/20(-3D)	25/20(-5D)
	15/25(-5S)	15/25(-3S)	15/25(0)	15/25(-3D)	15/25(-5D)	25/25(-5S)	25/25(-3S)	25/25(0)	25/25(-3D)	25/25(-5D)
	15/30(-5S)	15/30(-3S)	15/30(0)	15/30(-3D)	15/30(-5D)	25/30(-5S)	25/30(-3S)	25/30(0)	25/30(-3D)	25/30(-5D)
20 / 30	20/4(-5S)	20/4(-3S)	20/4(0)	20/4(-3D)	20/4(-5D)	30/4(-5S)	30/4(-3S)	30/4(0)	30/4(-3D)	30/4(-5D)
	20/5(-5S)	20/5(-3S)	20/5(0)	20/5(-3D)	20/5(-5D)	30/5(-5S)	30/5(-3S)	30/5(0)	30/5(-3D)	30/5(-5D)
	20/7(-5S)	20/7(-3S)	20/7(0)	20/7(-3D)	20/7(-5D)	30/7(-5S)	30/7(-3S)	30/7(0)	30/7(-3D)	30/7(-5D)
	20/10(-5S)	20/10(-3S)	20/10(0)	20/10(-3D)	20/10(-5D)	30/10(-5S)	30/10(-3S)	30/10(0)	30/10(-3D)	30/10(-5D)
	20/15(-5S)	20/15(-3S)	20/15(0)	20/15(-3D)	20/15(-5D)	30/15(-5S)	30/15(-3S)	30/15(0)	30/15(-3D)	30/15(-5D)
	20/20(-5S)	20/20(-3S)	20/20(0)	20/20(-3D)	20/20(-5D)	30/20(-5S)	30/20(-3S)	30/20(0)	30/20(-3D)	30/20(-5D)
	20/25(-5S)	20/25(-3S)	20/25(0)	20/25(-3D)	20/25(-5D)	30/25(-5S)	30/25(-3S)	30/25(0)	30/25(-3D)	30/25(-5D)
	20/30(-5S)	20/30(-3S)	20/30(0)	20/30(-3D)	20/30(-5D)	30/30(-5S)	30/30(-3S)	30/30(0)	30/30(-3D)	30/30(-5D)

Beta 값을 기반으로 한 Inverter 제작

- 1. 기존의 Inverter의 경우 TFT 특성만 얻을 수 있다는 단점
- 2. Inverter를 보다 다양한 범위에서 비교하기 위해 W/L 비율(beta)를 기준으로 재설계
- 3. inverter에 대한 더 폭넓은 비교를 할 수 있을 것으로 예상

성능 중심 기존 TFT 인버터 최종 β비 배치

열 = LOAD (W/L) · 행 = DRIVER (W/L) · 셀 = βD/βL · 동일 조건 N/O는 같은 순번

행 = DRIVER (W/L)	1~6열 · 논오버랩						7~12열 · 오버랩					
	W/L 0.50 15/30 · 기존	W/L 0.60 15/25 · 기존	W/L 0.67 20/30 · 기존	W/L 0.75 15/20 · 기존	W/L 0.80 20/25 · 기존	W/L 1.00 15/15 · 추가	W/L 0.50 15/30 · 기존	W/L 0.60 15/25 · 기존	W/L 0.67 20/30 · 기존	W/L 0.75 15/20 · 기존	W/L 0.80 20/25 · 기존	W/L 1.00 15/15 · 추가
W/L 7.50 30/4 · 기존	15 #1 · 1행 1열	12.5 #2 · 1행 2열	11.3 #3 · 1행 3열	10 #4 · 1행 4열	9.4 #5 · 1행 5열	7.5 #6 · 1행 6열	15 #1 · 1행 7열	12.5 #2 · 1행 8열	11.3 #3 · 1행 9열	10 #4 · 1행 10열	9.4 #5 · 1행 11열	7.5 #6 · 1행 12열
W/L 6.25 25/4 · 기존	12.5 #7 · 2행 1열	10.4 #8 · 2행 2열	9.4 #9 · 2행 3열	8.3 #10 · 2행 4열	7.8 #11 · 2행 5열	6.3 #12 · 2행 6열	12.5 #7 · 2행 7열	10.4 #8 · 2행 8열	9.4 #9 · 2행 9열	8.3 #10 · 2행 10열	7.8 #11 · 2행 11열	6.3 #12 · 2행 12열
W/L 6.00 30/5 · 기존	12 #13 · 3행 1열	10 #14 · 3행 2열	9 #15 · 3행 3열	8 #16 · 3행 4열	7.5 #17 · 3행 5열	6 #18 · 3행 6열	12 #13 · 3행 7열	10 #14 · 3행 8열	9 #15 · 3행 9열	8 #16 · 3행 10열	7.5 #17 · 3행 11열	6 #18 · 3행 12열
W/L 5.00 20/4 · 기존	10 #19 · 4행 1열	8.3 #20 · 4행 2열	7.5 #21 · 4행 3열	6.7 #22 · 4행 4열	6.3 #23 · 4행 5열	5 #24 · 4행 6열	10 #19 · 4행 7열	8.3 #20 · 4행 8열	7.5 #21 · 4행 9열	6.7 #22 · 4행 10열	6.3 #23 · 4행 11열	5 #24 · 4행 12열
W/L 4.29 30/7 · 기존	8.6 #25 · 5행 1열	7.1 #26 · 5행 2열	6.4 #27 · 5행 3열	5.7 #28 · 5행 4열	5.4 #29 · 5행 5열	4.3 #30 · 5행 6열	8.6 #25 · 5행 7열	7.1 #26 · 5행 8열	6.4 #27 · 5행 9열	5.7 #28 · 5행 10열	5.4 #29 · 5행 11열	4.3 #30 · 5행 12열
W/L 4.00 20/5 · 기존	8 #31 · 6행 1열	6.7 #32 · 6행 2열	6 #33 · 6행 3열	5.3 #34 · 6행 4열	5 #35 · 6행 5열	4 #36 · 6행 6열	8 #31 · 6행 7열	6.7 #32 · 6행 8열	6 #33 · 6행 9열	5.3 #34 · 6행 10열	5 #35 · 6행 11열	4 #36 · 6행 12열
W/L 3.75 15/4 · 기존	7.5 #37 · 7행 1열	6.3 #38 · 7행 2열	5.6 #39 · 7행 3열	5 #40 · 7행 4열	4.7 #41 · 7행 5열	3.8 #42 · 7행 6열	7.5 #37 · 7행 7열	6.3 #38 · 7행 8열	5.6 #39 · 7행 9열	5 #40 · 7행 10열	4.7 #41 · 7행 11열	3.8 #42 · 7행 12열
W/L 3.57 25/7 · 기존	7.1 #43 · 8행 1열	6.0 #44 · 8행 2열	5.4 #45 · 8행 3열	4.8 #46 · 8행 4열	4.5 #47 · 8행 5열	3.6 #48 · 8행 6열	7.1 #43 · 8행 7열	6.0 #44 · 8행 8열	5.4 #45 · 8행 9열	4.8 #46 · 8행 10열	4.5 #47 · 8행 11열	3.6 #48 · 8행 12열
W/L 3.00 15/5 · 기존	6 #49 · 9행 1열	5 #50 · 9행 2열	4.5 #51 · 9행 3열	4 #52 · 9행 4열	3.8 #53 · 9행 5열	3 #54 · 9행 6열	6 #49 · 9행 7열	5 #50 · 9행 8열	4.5 #51 · 9행 9열	4 #52 · 9행 10열	3.8 #53 · 9행 11열	3 #54 · 9행 12열
W/L 2.86 20/7 · 추가	5.7 #55 · 10행 1열	4.8 #56 · 10행 2열	4.3 #57 · 10행 3열	3.8 #58 · 10행 4열	3.6 #59 · 10행 5열	2.9 #60 · 10행 6열	5.7 #55 · 10행 7열	4.8 #56 · 10행 8열	4.3 #57 · 10행 9열	3.8 #58 · 10행 10열	3.6 #59 · 10행 11열	2.9 #60 · 10행 12열
W/L 2.50 25/10 · 추가	5 #61 · 11행 1열	4.2 #62 · 11행 2열	3.8 #63 · 11행 3열	3.3 #64 · 11행 4열	3.1 #65 · 11행 5열	2.5 #66 · 11행 6열	5 #61 · 11행 7열	4.2 #62 · 11행 8열	3.8 #63 · 11행 9열	3.3 #64 · 11행 10열	3.1 #65 · 11행 11열	2.5 #66 · 11행 12열


■ 권장 비교 범위 β 4~10 ■ 추가한 TFT 치수 □ 권장 범위 밖

배치 및 요약

전체 배치 요약

1. 전체 레이아웃을 아래 표와 같이 칸을 나누어 셀 삽입
2. 얼라인 마크는 중앙을 기준으로 총 25개 배치
3. 마스크의 외곽 2.5mm는 주석을 제외한 기능적인 부품 배치 X

Cell Name	H	W	row	column	total
MASK	25000	25000	1	1	1
TFT	600	1187.5	16	8	128
INVERTER	873	792	9	10	90
GATE MIS-TFT	950	600	16	10	160
1um-TFT	417	679	12	14	168
1um-INV	766	679	6	14	84
ALIGNMARK	800	1000	13	13	25




레이아웃 설계


TFT/ 1um/ Inverter/ Gate Misalignment/ Align Mark

TFT


채널 폭 (W): 15, 20, 25, 30 μm , 채널 길이 (L): 4, 5, 7, 10, 15, 20, 25, 30 μm




TEAM1 TFT W15 L4




TEAM2 TFT W25 L4



TEAM3 TFT W20 L4




TEAM4 TFT W30 L4




Inverter

Beta 값을 기반으로 한 Inverter 제작


15



16




17




21

L20/30-D30/5-N-B9




L15/20-D30/5-N-B8



23

L20/25-D30/5-N-87.5



0.2 mm

성능 중심 기준 TFI 연비 최상 600 배지

WL = LOAD (WL3) - WL = DRIVER (WL3) - WL = 300kg, 중량 조건 70kg/인 평균 운전

행 - DRIVER WL3	1~6행 - 손외배						7~12행 - 외배					
	WL 0.50 15.00 - 7.00	WL 0.60 15.25 - 7.00	WL 0.67 15.50 - 7.00	WL 0.75 15.75 - 7.00	WL 0.80 20.00 - 7.00	WL 1.00 15.75 - 7.00	WL 0.50 15.00 - 7.00	WL 0.60 15.25 - 7.00	WL 0.67 15.50 - 7.00	WL 0.75 15.75 - 7.00	WL 0.80 20.00 - 7.00	WL 1.00 15.75 - 7.00
WL 550 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 625 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 650 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 675 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 700 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 725 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 750 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 775 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 800 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 825 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 850 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 875 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 900 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 925 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 950 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 975 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 1000 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 1025 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 1050 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 1075 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 1100 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 1125 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 1150 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 1175 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1
WL 1200 2014 - 7.00	9.1	10.1	11.1	12.1	13.1	14.1	9.1	10.1	11.1	12.1	13.1	14.1

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55

56

57

58

59

60

61

62

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97

98


99

100



1um TFT

기존 TFT보다 채널 폭과 길이를 축소하고, 최소 채널 길이를 1um까지 구현한 공격적 TFT 설계


1. 채널 폭 W는 3, 5 um, 채널 길이 L은 1, 2, 3 um로 설정하여 총 6가지 W/L 조합 설계
2. 설계 정렬 여유는 1 um, S/D-IGZO 접촉 Overlap은 3 um로 설정
3. W/L 변화에 따른 전기적 특성과 실제 공정에서의 정렬 오차를 고려하여 오정렬 구조로 설계



TFT W5 L1



Inverter L3_2 D5_2








1 um급 소자 설계 목적/고려사항

- 설계 목적
L을 1 um까지 축소하여 공정상 형성 가능한 최소 채널 길이를 확인하고, 기존의 TFT 채널 크기보다 더 작은 W와 L 변화에 따른 Drain 전류 및 소자 특성 변화를 비교하고자 함.
- 고려사항
1 um 채널은 정렬 오차와 패턴 선폭 오차의 상대적인 영향이 크기 때문에 실제 채널 길이가 설계값과 달라질 수 있음.
따라서 일부러 오정렬된 구조로 설계하여 공정 성공률을 높이하고자 함.

Gate Misalignment

기존 Non-Overlap TFT의 W, L 조합에서 Gate가 S/D쪽으로 3um, 5um떨어진 Gate Misalignment TFT 추가

- gate 위치에 따라 총 5개의 소자 비교 가능 (가운데, Source쪽으로 3um이동, Source쪽으로 5um이동, Drain쪽으로 3um 이동, Drain쪽으로 5um 이동)



예시: TFT_15_7_non-Overlap

offset 구조 장점/단점

- 장점 : C_{GS} , C_{GD} 가 감소됨.
특히 gate/drain-offset 구조를 사용하면 gate와 drain 사이의 거리가 멀어지면서 drain 근처에 집중되던 강한 전계가 분산됨 -> 파괴 전압(Breakdown Voltage)이 높아짐 -> 고전압 동작 가능.
- 단점: offset 영역은 전자가 이동하기 어려운 높은 저항 공간으로 작용 -> offset 길이가 길어질수록 전류량(On-current)과 g_m 이 줄어듦.

Table 3. Simulated Electrical Metrics of TFTs Under Signed Gate Misalignment

Gate offset (μm)	V_{TH} (V)	I_{on} (nA)	$I_{on}/I_{on,0}$	$g_{m,max}$ (nS)	R_{on} (MΩ)	V_{DSAT} (V)	Early voltage (V)
-5	2.344	23.929	0.756	10.612	27.162	8.800	9.125
-3	2.705	31.667	1.000	13.831	12.181	5.946	38.880
0	2.705	31.667	1.000	13.831	12.181	5.946	38.880
+3	2.705	31.667	1.000	13.831	12.181	5.946	38.880
+5	2.321	21.289	0.672	8.734	29.279	6.045	36.037




1. 특정 마크가 공정 과정에서 손상되었을 때 인접한 마크를 대체 정렬 기준으로 사용할 수 있도록 동일한 마크를 여러 위치에 격자 형태로 반복 배치하였다.
2. 공정 확인용 마크를 대각선 방향으로 한 줄 배치하여, 각 공정 후 패턴 전사 상태와 레이어 형성 여부를 빠르게 확인할 수 있도록 하였다.




Align Mark

layer 정렬 상태와 포토 공정의 패턴 구형 수준을 단계적으로 확인


- 1. Global Mark와 Local Mark를 이용하여 마스크의 중심 위치, X/Y 방향 및 회전 상태 확인
- 2. 레이어별 Overlay Check Mark를 통해 layer가 정확하게 겹쳤는지 확인
- 3. 1~5um 선폭의 공정 확인용 패턴을 배치하여 공정 후 미세 패턴 형성 여부를 평가




Global Mark
글로벌 위치 정렬





L-shape Mark / 바람개비 Mark
수평·수직 방향의 회전오차 확인
마크



Overlay Check Mark
정렬 후 각 레이어가 실제로
얼마나 정확히 겹치는지
확인하기 위한 검사용 마크



vernier Mark / Triangle Mark
글로벌 정렬 후 세부 정렬을 위한 마크



Lithography Resolution Test Pattern

포토리소그래피 후 미세 패턴이 설계대로 형성되었는지 확인하는 단일 레이어 공정
평가 패턴



정사각형, 긴 막대, 미로 형태의 Mark를 통해 1~5um까지 평가 가능

레이아웃 설계

최종 배치

레이어별 분리 배치 및 전체 크기

- 1. 전체 레이아웃 크기: 25000um x 25000um
- 2. 중앙 패턴 영역 크기: 20000um x 20000um
- 3. 7개 레이어 2-3-2 형태로 분리: 75800um x 76200um



공정 설계

공정 두께/ 소재 선택/ 공정 선택과 레시피

자료 및 학교 공정 레시피에 기반한 공정 설계

- 1. 단순히 배운 내용만 쓰기 보다는 폭넓은 논문을 각자 맡아 정리하여 공정 설계 진행
- 2. 노션(Notion)에 기록하며 설계 인원 전체가 공유
- 3. 공정 레시피와 비교하여 값의 선택과 이유에 대한 근거 확립

Title	Venue	Author	Contents	참고한 부분
Drain Current Stress-Induced Instability	Materials, 2018	Dapeng Wang, Wenjing Zhao, Hua Li, Mamoru Furuta	IGZO 25/45/75/100 nm 두께에 따른 전기적 특성 및 안정성 비교	IGZO 30 nm 선정 근거. 너무 얇으면 bias-stress 불안정성 ↑ , 너무 두꺼우면 oxygen vacancy·bulk defect 및 SS ↑ 경향을 고려
Comparative Study of a-IGZO TFTs Deposited by RF and DC Sputtering	IEEE EDSSC 2012	Wei Deng, Xin He, Xiang Xiao, Shengdong Zhang	RF와 DC sputtering TFT 비교. RF에서 낮은 off-current, 높은 on-current 및 우수한 SS 확인	IGZO 증착 방식을 RF sputtering으로 선택한 근거
A Study on Nanosecond Laser Annealing of Short Channel	가천대학교 일반대학원 학위논문, 2022	최영곤	IGZO 약 28–30 nm, RF 60 W, Ar 50 sccm, 4 mTorr, RT 조건 및 ITO/IGZO lift-off 공정 적용	현재 IGZO 30 nm / 60 W / 4 mTorr / Ar 50 sccm / RT 및 Lift-off 공정 설정에 가장 직접적으로 참고
Ag Nanowire Lift-off 방식 Etchless Recess 나노스케일 IGZO TFT 공정 개발	한양대학교 대학원, 2025	노영수	S/D에 ITO 45 nm, RF sputtering 적용	ITO 단독 S/D , 약 40 nm급 두께 참고
Structural Optical and Electrical Properties of a Transparent Conductive ITO/Al–Ag/ITO Multilayer Contact	Beilstein Journal of Nanotechnology, 2020	Aliyu Kabiru Isiyaku, Ahmad Hadi Ali, Nafarizal Nayan	약 37 nm ITO 및 ITO 두께-저항 특성 분석	ITO 40 nm와 면저항 고려 근거

레이어 설계

레이어	소재	두께	공정	공정 소요시간
IGZO	IGZO	30 nm	Positive PR → RF Sputtering → Lift-off → Annealing	약 4~6h
SD-METAL	ITO	40 nm	Positive PR → RF Sputtering → Lift-off	약 2~4h
INSULATOR	Al ₂ O ₃	60 nm	Thermal ALD	약 8~9h
VIA	-	-	Wet Etching	약 1~2h
GATE	ITO	40 nm	Positive PR → RF Sputtering → Lift-off	약 2~4h
PAD	ITO	80 nm	Positive PR → RF Sputtering → Lift-off	약 3~5h
TOTAL	-	-	-	약 20~30h

주요 공정 조건

RF Sputtering	IGZO ($n \doteq 10^{15} \text{ cm}^{-3}$)	SD-METAL, GATE, PAD	Annealing	IGZO	Wet etching	Via
Composition	$\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}$ = 44.22 : 29.86 : 25.92 wt%	$\text{In}_2\text{O}_3:\text{SnO}_2 = 90:10 \text{ wt\%}$	Temperature	200° C	Etchant	H_3PO_4 (primary) / BOE(alternative)
Base pressure	$\leq 5.0 \text{ }\mu\text{torr}$		Time	1 h	Lift-off	IGZO, SD-METAL, GATE, PAD
Working pressure	4.0 mtorr		Ambient	Air	PR	LOR(via 제외) + Positive PR
Power	60 W		Thermal ALD	Insulator	Remover	NMP(primary) / DMSO(alternative)
Gas flow	$\text{Ar}/\text{O}_2 = 50/1.5 \text{ sccm}$	$\text{Ar} = 50 \text{ sccm}$	Temperature	250°	Temperature	50-60° C
Substrate temperature	상온		Deposition rate	10 nm/h	Cleaning	IPA -> DI water -> N_2 Dry
Substrate bias	Off		Precursor /Oxidant	TMA / H_2O		


시뮬레이션

TFT 특성/ Inverter 특성/ 오정렬이 미치는 영향


시뮬레이션을 이용해, 어떤 값이 나올지 미리 예측

1. 시뮬레이션으로 얻은 값으로 측정값 검토
2. 본래라면 시뮬레이션 바탕으로 설계 수정이 옳은 방향이나, hardware 및 license, 실험 경험이 없어 실천하지 못함
3. 실험은 Silvaco TCAD 및 Python Devsim을 이용해 진행


IGZO TFT 2D 단면 (TFT W15, L10)



IGZO TFT 3D 구조 (TFT W15, L10)



Gate 오정렬 3D 구조 (TFT W15, L10)




S5

S3


D3

D5


Gate 오정렬 2D 구조 (TFT W15, L10)



Inverter 2D 단면 (Driver:W30/L5 , Load:W15/L20, β :8)




Inverter 3D 구조 (Driver:W30/L5 , Load:W15/L20, β :8)




V_{DD}에 따른 특성 변화 (TFT W15, L10)

I_D-V_G Curve




I_D-V_D Curve (V_{DD}: 2, 4, 6, 8)




Devsim 시뮬레이션 방법

- 1. Gmsh를 이용하여 실제 소자 치수의 3차원 공정 구조를 구성
- 2. Python DEVSIM의 기준 폭 기반 2.5차원 축약 drift-diffusion 모델을 이용
- 3. Poisson 방정식과 전자 연속방정식 연성 해석. 전기해석에는 CPU 기반 UMFPACK sparse solver 사용
- 4. 정량 예측 x, 추세 예측




TFT Length/ Width 변화에 따른 특성 변화

Split	W (μm)	L (μm)	Contact (μm)	V_{TH} (V)	I_{on} (nA)	I_{on}/W (nA μm ⁻¹)	$I_{on}L$ (nA μm)	$g_{m,max}$ (nS)	R_{on} (MΩ)	I_D at 10/10 V (nA)
Width	15	10	10.0	2.705	31.667	2.111	—	13.831	12.181	369.344
Width	20	10	10.0	2.705	42.222	2.111	—	18.441	9.136	492.458
Width	25	10	10.0	2.705	52.778	2.111	—	23.052	7.309	615.573
Length	15	5	10.0	—	21.843	—	109.215	—	—	196.084
Length	15	10	10.0	—	31.667	—	316.668	—	—	369.344
Length	15	20	10.0	—	18.857	—	377.144	—	—	244.493











$L = 10\text{ }\mu\text{m}$ and contact length = $10\text{ }\mu\text{m}$; width normalization tests the model's reference-width scaling rule



$W = 15\text{ }\mu\text{m}$ and contact length = $10\text{ }\mu\text{m}$; $I_D L$ and the $1/L$ curve are diagnostic references, not fitted scaling laws

Beta 비율에 따른 Inverter 특성 차이

β	Driver W/L	Load W/L	V_M (V)	Max. gain (V/V)	V_{OH} (V)	V_{OL} (V)	NM_L (V)	NM_H (V)	Max. static power (μ W)
4.00	15/5	15/20	4.183	1.622	9.564	1.436	-0.351	4.351	1.685
5.71	30/7	15/20	3.898	1.987	9.506	0.909	-0.086	4.512	1.952
8.00	30/5	15/20	3.725	2.224	9.410	0.802	+0.024	4.654	2.008











$V_{DD} = 10$ V; uncalibrated reduced drift-diffusion model

$V_{DD} = 10$ V; margins extracted from simulated DC transfer curves; negative NM_L indicates that the low-state criterion is not met

Gate Offset 변화에 따른 특성 변화

TFT Width 15um / Length 10um
위 TFT의 Gate를 움직이며 시뮬레이션

Gate offset (μm)	V_{TH} (V)	I_{on} (nA)	$I_{on}/I_{on,0}$	$g_{m,max}$ (nS)	R_{on} (M Ω)	V_{DSAT} (V)	Early voltage (V)
-5	2.344	23.929	0.756	10.612	27.162	8.800	9.125
-3	2.705	31.667	1.000	13.831	12.181	5.946	38.880
0	2.705	31.667	1.000	13.831	12.181	5.946	38.880
+3	2.705	31.667	1.000	13.831	12.181	5.946	38.880
+5	2.321	21.289	0.672	8.734	29.279	6.045	36.037



Signed offsets preserve directional information; normalization uses the aligned (0 μm) simulated case

Snapshot at $V_G = 10\text{ V}$ and $V_D = 10\text{ V}$ is inferred from final-solved-point/event-log ordering; field files contain no explicit bias columns

공정 일정 및 학회 포스터

공정 일정/ 학회 포스터

공정 진행 순서

총 8단계

- 1. 기판 세정 및 표면 전처리
- 2. IGZO Positive PR → RF Sputtering → Lift-off → Annealing
- 3. S/D ITO Positive PR→ RF Sputtering → Lift-off
- 4. Al₂O₃ 60 nm Thermal ALD
- 5. Via Positive PR → Al₂O₃ Wet Etching
- 6. Gate ITO Positive PR → RF Sputtering → Lift-off
- 7. Pad ITO Positive PR → RF Sputtering → Lift-off
- 8. 패턴 검사 및 TFT 전기적 특성 측정

공정 소요 시간

전체 공정은 2주 예상, 공정 당 시간 참고

- 1. 전체 4팀이 모든 공정을 끝내려면 시간이 많이 걸릴 것으로 예상
- 2. 목표는 10일, 예상은 딜레이 포함 2주
- 3. 시작은 마스크 수령 일자부터 시작

참여 인원

설계 인원 12인, 공정 참여 인원 18인

- 1. 설계는 총 12인이 하였습니다
- 2. 공정 참여는 신입 부원 포함하여 총 18인 입니다.

도해민, 박찬홍, 이영아,
강예찬, 조수아, 홍재민,
조민균, 최지원, 김지혁,
주경원, 손현서, 서예준,
이다민, 김민규, 박모세,
강유찬, 강지성, 허성훈

팀 및 웨이퍼 분배

3인 1조, 팀당 웨이퍼 한 개, 총 6개

- 1. 3인이 1조를 맺어 공정을 진행한다
- 2. 각 팀은 한 개의 웨이퍼를 배분받는다

학회 포스터

IGZO TFT 제작·측정 결과를 학회 포스터 및 반도체 설계 경진대회 성과로 확장

- KCS 2027 학부생 Poster Session: 2026년 10월 23일 초록 제출, 2027년 1월 26~29일 학회 발표
- 2026 한국 대학생 반도체 설계 경진대회: 소자, 공정 설계 분야
- 주제: 1 um급 IGZO TFT의 W/L 및 Gate Misalignment 변화에 따른 공정 허용오차와 전기적 특성 분석



2026 한국 대학생 반도체 설계 경진대회

2026 Korea Student Semiconductor IC & Device Design Contest

(사)반도체공학회에서는 전국 반도체 분야 대학생들의 회로 및 소자/공정 설계 능력을 배양하고, 창의적인 아이디어를 발굴하기 위하여 아래와 같이 "2026 한국 대학생 반도체 설계 경진대회"를 개최합니다. 관심있는 전국 대학생들의 많은 참여 바랍니다.

목적

- 반도체 분야 전국 대학생의 회로 및 소자/공정 분야 설계 능력 배양
- 전국 대학생들의 창의적인 아이디어와 반도체 관련 최신 기술의 발굴
- 차세대 반도체 인재 양성 및 반도체 산업계와 연계되는 취업 및 진학 동기 부여

공모 주제

- 반도체 회로 및 소자/공정 분야 자유 주제 (Analog, Digital, 소자설계, 공정설계, Si반도체 등 자유롭게 선정)

참가 일정 및 절차

참가신청서 제출	2026.09.18.(금)	연구결과 설계보고서 포함 제출
예선 서류 평가 결과 발표	2026.10.02.(금)	예선합격 7개 예비 수상팀에 대해 홈페이지 및 개별공지
본선 발표 평가 진행	2026.10.09.(금)	예선합격 7개 팀에 한해 현장 발표 평가 or 발표영상 녹화 평가
최종 수상팀 발표	2026.10.23.(금)	행사 홈페이지 및 개별공지
시상식	2026.11.26.(목)	반도체공학회 정기총회 행사장

참가자격

- 국내 대학의 반도체 관련 분야 학부 대학 재학생 및 후학생 (개인 또는 4인 이내의 팀) (지도교수 포함시 최대 5인 가능, 졸업생 참여 불가)

참가 방법

- 참가신청서 제출 : 공고문에 첨부되어 있는 참가신청서를 작성하여 하단 이메일 주소로 제출
- 제출기한: 2026년 9월 18일 (금) 오후 2시
- 제출처 : secretary@theise.org

포상

대상	1팀	상장 및 상금 200만원
금상	1팀	상장 및 상금 100만원
은상	2팀	상장 및 상금 각 50만원
동상 (기관별/지역별)	3팀	상장 및 부상
합계	7팀	

평가 기준

평가 기준		비중
(창의성) 연구 주제 및 IDEA의 창의성		30%
(난이도 및 우수성) 연구의 난이도 및 성능의 우수성		30%
(완성도) 연구결과물 및 설계보고서의 완성도		40%

주관 및 후원

- 주관 : (사)반도체공학회 교육위원회 / 연구위원회
- 후원 : **SAMSUNG** **KETI** 한국전자기술연구원

기타 유의 사항

- 기존 발표된 논문/특허 기술 등을 사용했을 경우 설계보고서에 reference 표기를 반드시 해야함
- 제출일 이전 국내외 학술대회 수상 및 정부 시상 사실이 없는 내용에 한함 (제출은 했으나 수상 실적이 없는 경우 참가 가능함)
- 문의처 : (사)반도체공학회 사무국 / T. 02-553-2210 / E. secretary@theise.org

반도체공학회

Copyright © 2026 EoN 22th. Licensed under CC BY 4.0.

감사합니다



참고 문헌

[1] 김준우, 이광준, 정재욱, 김성진, 최병대(2012). “투명산화물반도체 a-IGZO 박막트랜지스터의 제작과 채널두께에 따른 전기적특성분석,” 『한국진공학회 제42회 동계정기학술대회 프로그램집』, 394-395.

[2] Kaizhen Han, Subhranu Samanta, Chen Sun, Xiao Gong(2021). “Top-Gate Short Channel Amorphous Indium-Gallium-Zinc-Oxide Thin Film Transistors With Sub-1.2 nm Equivalent Oxide Thickness,” 『IEEE Journal of the Electron Devices Society』, 9, 1125-1130.

[3] Woo-Seok Cheong, Jeong-Min Lee, Jong Ho Lee, Sang-Hee Ko Park, Sung-Min Yoon, Chun-Won Byun, Shinyuk Yang, Sung Mook Chung, Kyoung Ik Cho, Chi-Sun Hwang(2009). “Effects of Interfacial Dielectric Layers on the Electrical Performance of Top-Gate In-Ga-Zn-Oxide Thin-Film Transistors,” 『ETRI Journal』, 31(6), 660-666.

[4] Dapeng Wang, Wenjing Zhao, Hua Li, Mamoru Furuta(2018). “Drain Current Stress-Induced Instability in Amorphous InGaZnO Thin-Film Transistors with Different Active Layer Thicknesses,” 『Materials』, 11(4), 559.

[5] 성효성, 김우성, 김홍승, 윤영, 장낙원(2010). “게이트 절연체의 두께에 대한 IGZO TFT의 전기적 특성,” 『한국마린엔지니어링학회 2010년도 후기학술대회 논문집』, 413-414.

[6] Shibei Hu, Kuankuan Lu, Honglong Ning, Zhiqiang Fang, Xianzhe Liu, Weiguang Xie, Rihui Yao, Jianhua Zou, Miao Xu, Junbiao Peng(2018). “Effect of ITO Serving as a Barrier Layer for Cu Electrodes on Performance of a-IGZO TFT,” 『IEEE Electron Device Letters』, 39(4), 504-507.

[7] Aliyu Kabiru Isiyaku, Ahmad Hadi Ali, Nafarizal Nayan(2020). “Structural Optical and Electrical Properties of a Transparent Conductive ITO/Al–Ag/ITO Multilayer Contact,” 『Beilstein Journal of Nanotechnology』, 11, 695-702.

[8] Wei Deng, Xin He, Xiang Xiao, Shengdong Zhang(2012). “Comparative Study of a-IGZO TFTs Deposited by RF and DC Sputtering,” 『2012 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC)』.

[9] 이호년, 김형중(2010). “IGZO 박막트랜지스터의 동작특성,” 『한국산학기술학회논문지』, 11(5), 1592-1596.

[10] 노영수(2025). 『Ag nanowire lift off 방식 Etchless Recess 나노스케일 IGZO TFT 공정 개발』, [학위논문], 한양대학교 대학원.

[11] 최영곤(2022). 『리프트 오프 공정을 이용한 단채널 비정질 인듐-갈륨-산화아연 박막 트랜지스터의 나노초 레이저 어닐링에 관한 연구』, [학위논문], 가천대학교 일반대학원.