




(c) Silvaco Inc., 2024

3D TFT simulation

Required Modules //필요한 프로그램 목록

Victory Device

-3D Simulator

-3D TFT

Example Name

SET name="TFT_ex02" //name이라는 변수에 "TFT _ex02"를 넣음

DEVICE SIMULATION

GO victorydevice simflags="-P 4" //공정 시뮬레이터 시작/CPU 4개 사용

격자 생성

STRUCTURE SPECIFICATION

MESH three.d //3차원 시뮬레이션 구조임을 선언

X.MESH / Y.MESH / Z.MESH -> 각 축 방향으로 격자 생성

location: 격자의 위치, spacing: 격자 사이의 간격

간격이 작을수록 더 정밀하게 계산, 채널처럼 변화가 심한 곳은 촘촘하게 설정

X.MESH location=0 spacing=0.5

X.MESH location=2 spacing=0.5

X.MESH location=3.5 spacing=1

```

X.MESH location=5 spacing=0.25
X.MESH location=10 spacing=1.5
X.MESH location=15 spacing=0.25
X.MESH location=16.5 spac=1
X.MESH location=18 spacing=0.5
X.MESH location=20 spacing=0.5
Y.MESH location=-0.2 spacing=0.05
Y.MESH location=-0.1 spacing=0.05
Y.MESH location=0 spacing=0.0075
Y.MESH location=0.05 spacing=0.01
Y.MESH location=0.1 spacing=0.0075
Y.MESH location=0.5 spacing=0.25
#Y.MESH location=10 spacing=5
Z.MESH location=0 spacing=5
Z.MESH location=15 spacing=5

```

구조 정의

```

# Regions
# 1=oxide 2=silicon 3-oxide //영역 번호 부여 및 물질 설정
REGION number=1 y.maximum=0 oxide
REGION number=2 y.minimum=0 y.maximum=0.1 silicon
REGION number=3 y.minimum=0.1 oxide

# Electrodes
# 1=gate 2=source 3=drain 4=substrate //전극 이름과 위치 지정
ELECTRODE number=1 name=gate \
  x.minimum=5 x.maximum=15 y.minimum=-0.2 y.maximum=-0.1
ELECTRODE number=2 name=source \
  x.minimum=0 x.maximum=2 y.minimum=-0.1 y.maximum=0
ELECTRODE number=3 name=drain \
  x.minimum=18 x.maximum=20 y.minimum=-0.1 y.maximum=0
ELECTRODE number=4 name=substrate substrate

```

도핑 및 물질 특성

```

# Doping profiles
DOPING region=2 uniform concentration=7e14 n.type //2번 영역(Silicon)에 n형 도핑
농도 설정(가우스 분포를 사용해 소스/드레인 접합부 설정)
DOPING region=2 gauss concentration=3e18 n.type x.right=5 character=0.3
DOPING region=2 gauss concentration=3e18 n.type x.left=15 character=0.3

```

```

#### MATERIAL/PHYSICAL MODELS ####

```

```
# Set parameters for amorphous silicon
MATERIAL region=2 mun=20 mup=1.5 nc300=2.5e20 \
nv300=2.5e20 eg300=1.9 //비정질 실리콘(a-Si)의 물리적 파라미터(이동도 mun, 밴드갭 eg300 등) 설정
```

```
# Defect states //TFT 특성의 핵심인 결함 상태(Trap states) 정의
DEFECTS nta=1e21 ntd=1e21 wta=0.033 wtd=0.049 \
nga=1.5e15 ngd=1.5e15 ega=0.62 egd=0.78 wga=0.15 wgd=0.15 \
sigtae=1e-17 sigtah=1e-15 sigtde=1e-15 sigtdh=1e-17 \
siggae=2e-16 siggah=2e-15 siggde=2e-15 siggdh=2e-16 continuous
```

```
# Gate workfunction
CONTACT number=1 aluminum //1번 전극(Gate)의 물질을 알루미늄으로 설정하여 일함수 반영
```

물리 모델 및 수치 해석 방법

```
# Models
MODELS srh bgn temperature=300 //SRH 재결합 모델 및 밴드갭 좁아짐(BGN) 효과 적용
```

```
# Impact ionization
IMPACT selberherr //충격 이온화 모델 적용(고전압 특성 분석)
```

```
#### NUMERICAL METHODS ####
METHOD itlimit=30 bicgst maxtrap=6 trap //계산 수렴을 위한 수치 해석 알고리즘 설정
```

시뮬레이션 실행

```
#### SOLUTION SOLVING ####
SOLVE initial //초기 상태(전압 0) 계산
SOLVE previous
SAVE outf=${name}_VD_inital.str
```

```
# Id-Vg calculations
# ramp the drain to 0.1V
SOLVE vdrain=0.025
SOLVE vdrain=0.05
SOLVE vdrain=0.1 //드레인 전압을 0.1V까지 고정
# Ramp the gate and store the results
LOG outfile=${name}_VD_idvg.log //데이터를 로그 파일에 기록 시작
SOLVE vstep=0.25 vfinal=1.5 name=gate //게이트 전압을 0V에서 1.5V까지 0.25V씩
```

올리며 계산

```
SAVE outf=${name}_VD_vg1p5.str
SOLVE vgate=2.0 vstep=0.5 vfinal=20 name=gate
LOG off
```

Id-Vd calculations

Load structure file Vd=0.1V and Vg=1.5V

```
LOAD infile=${name}_VD_vg1p5.str master //앞서 저장한 게이트 전압 1.5V 상태를 불러옴
```

SOLVE previous

Ramp the drain and store the results

```
LOG outfile=${name}_VD_idvd.log master
```

SOLVE vdrain=0.1 vstep=0.1 vfinal=1 name=drain

SOLVE vdrain=1.25 vstep=0.25 vfinal=3 name=drain

```
SOLVE vdrain=3.25 vstep=0.25 vfinal=4 name=drain //드레인 전압을 4V까지 올리며 전류 변화 관찰
```

시각화

VISUALIZATION

```
victoryvisual ${name}_VD_inital.str:${name}_0.set \ //계산된 결과(.str 파일 및 .log 파일을 시각화 도구(TonyPlot 등)로 열기
```

```
    ${name}_VD_vg1p5.str:${name}_3.set \
```

```
    ${name}_VD_idvg.log \
```

```
    ${name}_VD_idvd.log
```

```
QUIT //시뮬레이션 종료
```