

-AMOLED 픽셀 시뮬레이션-

1. a-si TFT 구조 생성

-박막 트랜지스터 구조 생성

Mesh 설정 : X, Y (소자들을 아주 작은 사각형 점들의 집합으로 나누는 공간 수치 해석임.)

spacing : 좌표의 간격 --> 정확도 수치

---0.005 PN접합부, 전류가 흐르는 채널 0.5---깊숙한 곳 or 단순절연체

```
leck
X.MESH location=-2.5 spacing=0.05
X.MESH location=0 spacing=0.2
X.MESH location=2.5 spacing=0.05
X.MESH location=4 spacing=0.5
X.MESH location=1 spacing=0.5
Y.MESH location=0 spacing=0.2
Y.MESH location=-0.35 spacing=0.2
Y.MESH location=-0.7 spacing=0.005
Y.MESH location=-0.75 spacing=0.005
Y.MESH location=-0.85 spacing=0.005
Y.MESH location=-1.15 spacing=0.1
Y.MESH location=-1.55 spacing=0.2
```

2) 각 소자의 영역에 재료 할당한다.

3) gate, source, drain 바텀구조 만들기

4) SAVE outfile=\${name}_TFT.str: 완성된 TFT 구조를 파일로 저장하여 나중에 회로에서 불러올 수 있게 함.

```
File Edit View Run Tools Commands Help
Y.MESH location=0.1 spacing=0.005

REGION number=1 material=TPD \
  x.minimum=0 x.maximum=1 y.minimum=0 y.maximum=0.06
REGION number=2 material=Alq3 \
  x.minimum=0 x.maximum=1 y.minimum=0.06 y.maximum=0.1

ELECTRODE number=1 name=anode top
ELECTRODE number=2 name=cathode bottom

SAVE outfile=${name}_OLED.str
```


2. OLED 구조의 생성 - 물리적 층 구조

재료 : TPD(정공 수송층), Alq3(전자 수송층 및 발광층)

TPD 양극에서 주입된 정공이 발광층으로 이동하도록 돕는다.

Alq3 전자 수송과 발광, 전자와 정공이 만나서 발광을 형성한다.


ELECTRODE: 상단 전극은 anode, 하단 전극은 cathode로 설정하여 전류가 위에서 아래로 흐르도록 구성함.



```
#### CIRCUIT SIMULATION COMMANDS ####
.BEGIN
# Define pixel circuit
# atft1 and atft2 are a switching TFT and a driving TFT, respectively.
vdata 1 0 0
vselect 2 0 15
vdd 3 0 20
cs 4 0 1pf
atft1 2=gate 1=drain 4=source infile=${name}_TFT.str width=10
atft2 4=gate 0=source 5=drain infile=${name}_TFT.str width=150
aoled 3=anode 5=cathode infile=${name}_OLED.str width=200000
# Initial nodal values
```

3. MixedMode 회로 시뮬레이션

vdata, vselect, vdd: 회로에 가해지는 외부 전압원임. vdata는 0V에서 시작해 15V까지 변화(Sweep)하며 밝기를 조절하는 신호임.



```
atft2 4=gate 0=source 5=drain infile=${name}_TFT.str width=150
aoled 3=anode 5=cathode infile=${name}_OLED.str width=200000
# Initial nodal values
.NODESET v(1)=0 v(2)=15 v(3)=20 v(4)=0 v(5)=0
# Numerical control parameters
.NUMERIC imaxdc=100
.OPTIONS m2ln
# Simulation content and file output
.LOG outfile=${name}_VdataSweep_Vselect15
.DC lin vdata 0 15 76
.END
```

4. 물리 모델 및 재료 파라미터 (Physical Models)

DEFECTS(TFT 모델): a-Si은 단결정 실리콘과 달리 내부에 결함이 많다. nta, wta등의 파라미터는 밴드 갭 내에 존재하는 트랩(Trap) 농도를 정의하며, 이는 TFT의 문턱 전압(V_{th})과 이동도에 직접적인 영향을 준다.

MOBILITY(OLED 모델) : pfmob(Pool-Frenkel mobility)은 유기물 내부에서 전기장의 세기

에 따라 전하의 이동 속도가 변하는 현상을 모사함.

CONTACT : 전극 재료의 일함수(Workfunction)를 설정한다. 예를 들어 Anode는 5.08, Cathode는 3.1로 설정하여 전하 주입이 원활하게 일어나도록 조절함.

```
Deck
SET gap_tpd=$homo_tpd-$lumo_tpd
MATERIAL device=aoled material=TPD eg300=$gap_tpd affinity=$lumo_tpd \
  nv300=2e20 nc300=2e20 permittivity=3.1
MOBILITY device=aoled material=TPD mun0=1.1e-6 e0n.pfmob=5e4 \
  mup0=3.53e-4 e0p.pfmob=5e4
# Material parameters for Alq3
SET homo_alq3=5.68
SET lumo_alq3=2.98
SET gap_alq3=$homo_alq3-$lumo_alq3
MATERIAL device=aoled material=Alq3 eg300=$gap_alq3 affinity=$lumo_alq3 \
  nv300=2e20 nc300=2e20 permittivity=2.9
MOBILITY device=aoled material=Alq3 mun0=1.1e-05 e0n.pfmob=1.5e6 \
```

결과 : "데이터 전압을 높였을 때 구동 트랜지스터를 통해 OLED에 얼마나 많은 전류가 흐르는가"를 계산한다.

```
##### DEVICE SIMULATION 2 #####
```

```
# OLED 구조 제작 단계 시작을 선언.
```

```
GO victorydevice simflags="-P 4"
```

```
# 1. 격자(Mesh) 정의
```

```
MESH
```

```
X.MESH location=0 spacing=1
```

```
X.MESH location=1 spacing=1
```

```
# Y축(두께 방향)은 촘촘하게 설정한다. (단위: um)
```

```
Y.MESH location=0 spacing=0.005
```

```
Y.MESH location=0.06 spacing=0.001
```

```
Y.MESH location=0.1 spacing=0.005
```

```
# 2. 재료 및 영역(Region) 설정
```

```
# 정공 수송층 (HTL: Hole Transport Layer)
```

```
REGION number=1 material=TPD \
```

```
  x.minimum=0 x.maximum=1 y.minimum=0 y.maximum=0.06
```

```
# 전자 수송층 및 발광층 (ETL/EML: Electron Transport/Emitting Layer)
```

```
REGION number=2 material=Alq3 \
```

x.minimum=0 x.maximum=1 y.minimum=0.06 y.maximum=0.1

3. 전극(Electrode) 설정

상단(y=0)에 양극을, 하단(y=0.1)에 음극을 배치한다.

ELECTRODE number=1 name=anode top

ELECTRODE number=2 name=cathode bottom

4. 구조 저장

완성된 소자 구조를 이후 회로 시뮬레이션에서 쓸 수 있게 저장.

SAVE outfile=\${name}_OLED.str

