**实验2报告**

学号2016K8009907007

姓名 黄熠华

一、实验任务（10%）

设计五级流水线CPU，每条指令经过取址、译码、执行、访存、写回五个阶段，最终仿真验证功能正确并上板通过。


二、实验设计（30%）

五级流水线是以CPU内部硬件分工来划分五级的，因此需要将CPU划分为五个模块。方便起见我在my\_cpu.v 文件里用注释的星号行划分出五个模块，而并不写成模块并实例化。五个模块的硬件分别以 PC, 译码器, ALU, 访存接口, RegFile 为主体，各自进行相关阶段的操作。

注意到流水线的五个阶段并不是相互独立的，而存在着许多数据依赖，因此有必要将一些数据在五级中某些级之间进行流动。译码阶段得到的控制信号，执行阶段得到的计算结果，访存阶段得到的数据等，都需要流到后面的阶段并加以使用。所以流水线CPU的“流水”体现在指令以及一些控制信号的流动。

目前实验暂时不考虑阻塞和数据相关的情况，但是为了后面任务方便起见，我定义了五条done 信号，用以表明当前阶段是否结束。不完全参考老师上课所讲授的，我给每个状态设定了 valid, ready\_go 和 allow\_in 信号，并以将它们链式关系连接。一个阶段的valid 信号拉高表明其包含了有效内容，ready\_go 信号拉高表明该阶段的指令在下一时钟上升沿会流动到下一个阶段，allow\_in 信号的拉高意味着这个阶段在下一时钟上升沿可以接收来自上一级的指令。由于本次实验无堵塞，暂时将FI以外的各阶段的 done信号全部置为1，表明一拍即可完成。FI阶段较为特殊，可以视作一种MEM和WB结合的阶段，传出使能信号之后等到下一拍才有有效的数据输入，因此只能等到再下一时钟才能写入PC寄存器。FI阶段的done信号便根据一个指明FI阶段所处状态的状态机来赋值，当发出使能信号的下一时钟到来时拉高。

设计图如图一所示



图一

三、实验过程（60%）

（一）实验流水账

9.23 构思CPU的设计，翻翻讲义，打篮球。

9.24

9:00 : 开始写CPU

16:00 : 进行调试

19:00 : 上板通过

（二）错误记录

1、错误1

（1）错误现象

执行JR后PC异常。

（2）分析定位过程

观察PC的变化过程后发现PC进行了两次跳转。

（3）错误原因

程序一开始将JR指令流入每一级的IR，相当于五条JR指令流入了CPU。PC进行更新的时候忘记添加ID阶段valid信号的约束，导致了两次跳转。

（4）修正效果

添加ID阶段的valid信号对PC更新的约束，使得PC不会因为无效的译码阶段指令而发生分支跳转。

（5）归纳总结（可选）

发生这个错误的原因是我对流水线规则并没有牢记于心，忽略了ID阶段指令控制PC更新时需要先保证自身的有效性。

2、错误2

（1）错误现象

加载内存数据错误。

（2）分析定位过程

分析反汇编代码后发现在加载内存数据之前有一条指令往该地址写数据，写的数据和golden\_trace指示的数据是一致的。我先检查了该存数据指令，并没有发现信号的错误，再查看加载内存指令，发现读内存的时候写使能信号居然被拉高了。

（3）错误原因

访存的写使能信号不小心赋值错了。

（4）修正效果

重新连接了访存的写使能信号，行为仿真直接PASS了。

（5）归纳总结（可选）

这个错误是因为码代码的时候不够专心而犯的低级错误。

3、错误3

（1）错误现象

生成bit文件时合成失败。

（2）分析定位过程

查看log发现更改IP核后vivado却往旧地址寻找.coe文件，重命名并重新更改inst\_sram之后却发现又报了新地址的.coe文件不存在的错误。在piazza上看到有其他同学遇到了相同的问题，并找到了解决方案。

（3）错误原因

未将先前的.coe文件从工程里删除。

（4）修正效果

删除先前.coe文件后生成Bit文件成功。

（5）归纳总结（可选）

要合理利用piazza网站进行学习和交流。养成浏览piazza的习惯。

四、实验总结（可选）

流水线CPU更适合用单周期CPU更改过来，因为每一级的控制信号都只依赖于译码出的结果，即指令本身，而与状态无关。