
Unit 13

——Programmable Logic Devices

张彦航

School of Computer Science Zhangyanhang@hit.edu.cn



ROM的缺点

没有充分利用半导体材料的面积, 限制了使用的灵活性。

- 1.没有使用的最小项也占有存储单元
- 2.相同的内容,占用多个存储单元

PLA产生的思想

将内容相同的存储单元用一个 存储单元来代替(让几个地址码读 出同一存储单元的内容)

ROM

	INOINI							
A	2	$\mathbf{A_1}$	$\mathbf{A_0}$	\mathbf{F}_3	$\mathbf{F_2}$	$\overline{\mathbf{F_1}}$	$\overline{\mathbf{F_0}}$	
()	0	0	0	0	0	0	
()	0	1	0	1	1	1	
()	1	0	0	1	1	1	
()	1	1	0	0	1	0	
1	l	0	0	0	1	1	1	
1	l	0	1	0	0	1	1	
1	l	1	0	0	0	1	0	
1	1	1	1	1	1	1	0	

可编程逻辑阵列(PLA)的特点:

- 1. 与阵和或阵都可编程,每个字线不一定是完全最小项,且字数少于2"。
- 2. 地址和字之间没有一一对应关系,因此一个地址可同时访问两个或两个以上的字。如:存储单元AB'CD和AD都可以用地址1011读出
- 3. 必须对表达式化简,即存储矩阵中是化简压缩的内容,与真值表不再有一一对应关系。
- 4. FPLA(现场可编程逻辑阵列)包含记忆元件(触发器网络)
- 5. FPLA既能实现组合逻辑又能实现时序逻辑

AC'

BC'


PLA产生的思想 --

将内容相同的存储单元用一个 存储单元来代替(让几个地址码读 出相同的内容)




Product

Inputs O



A B C	
	OR Array
A'B'	
AC'	•
В	
BC'	
AC	
AND Array	
	F_0 F_1 F_2 F_3

Term	ABC	$F_0 F_1 F_2 F_3$	
A'B'	0 0 –	1 0 1 0	$F_0 = A'B' +$
AC'	1 - 0	1 1 0 0	$F_1 = AC' + I$
В	- 1 -	0 1 0 1	$F_2 = A'B' +$
BC'	- 10	0 0 1 0	$F_3 = B + AC$
AC	1 – 1	0 0 0 1	



$$f_1 = \underline{a'bd} + \underline{abd} + \underline{ab'c'} + b'c$$

$$f_2 = c + \underline{a'bd}$$

$$f_3 = bc + \underline{ab'c'} + \underline{abd}$$


abcd	$f_1 f_2 f_3$
01-1	1 1 0
1 1 – 1	1 0 1
100-	1 0 1
- 0 1 -	1 0 0
1 _	0 1 0
_ 1.1	0 0 1

对于ROM和 PROM一个地 址只能选中一 个存储单元

If abcd =0001, 没有字线被选中 If abcd =1001, 只有第3行字线被选中, $f_1f_2f_3$ =101. If abcd= 0111,第1、5、6行字线同时被选中.

(PLA: 一个地址 (如 _abcd=0111) 能同时 _选中多个存储单元

例1: 利用PLA设计组合逻辑函数 F(ABCD)=∑(0,2,3,4,5,11,13,14,15)




 $F = \overline{A}\overline{C}\overline{D} + B\overline{C}D + \overline{A}\overline{B}C + ABC + ACD$

方法

- 1. 化简待设计组合逻辑函数为最简与或式。
- 2. 若最简表达式中包含某与项,则画出该 与项对应的字线,并在或阵列输出线与 该字线交点处打X

PLA: 需要5 个存储单元

PROM: 需要9 个存储单元



例2: 利用PLA设计1位全加器

$\mathbf{b_{i}c_{i}}$	-1	S_i		
a_i	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$b_i c_{i\text{-}1}$		C_i		
a_i	00	01	11	10
0	0	0	1	0
1	0	1	1	1)
_				

$$S_i = \overline{a}_i \overline{b}_i c_{i-1} + \overline{a}_i b_i \overline{c}_{i-1} + a_i \overline{b}_i \overline{c}_{i-1} + a_i b_i c_{i-1}$$

$$C_i = a_i c_{i-1} + a_i b_i + b_i c_{i-1}$$

全加器设计汇总

设计方案 不唯一

方法1:利用两个半加器

方法2: 利用单一逻辑门(如与非门)

方法3: 利用译码器芯片74138


方法4: 利用数据选择器芯片74153

方法5:利用PROM

方法6:利用PLA


方法7: 利用基本逻辑门(与、或、非)

方法8:利用异或门、与门、非门、或门等



Example

例3: 利用PLA设计4位二进制到格雷码转换器



$\mathbf{B}_{1}\mathbf{B}_{0}$				
B_3B_2	00	01	11	10
00	0	0	1	1
G_1 01	1	1	0	0
11	1	1	0	0
10	0	0	1	1

	$\mathbf{B}_{1}\mathbf{B}_{0}$)			
B_3B	2	00	01	11	10
	00	0	0	0	0
G_2	01	1	1	1	1
	11	0	0	0	0
	10	$\sqrt{1}$	1	1	1

	$\mathbf{B}_{1}\mathbf{B}_{0}$	0			
$\mathbf{B}_{3}\mathbf{I}$	B_2	00	01	11	10
	00	0	1	0	1
$\mathbf{G_0}$	01	0	1	0	1
	11	0	1	0	1
	10	0	1	0	1


进制	数(存化	能地址)	葛雷码(存储数据			
В3	$\mathtt{B_2}$	\mathtt{B}_1	В	G ₃	G_2	G_1	G_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

四位二进制码转换为葛雷码的真值表

$$\begin{cases} G_{3} = B_{3} \\ G_{2} = \overline{B}_{3} B_{2} + B_{3} \overline{B}_{2} \\ G_{1} = B_{2} \overline{B}_{1} + \overline{B}_{2} B_{1} \\ G_{0} = \overline{B}_{1} B_{0} + B_{1} \overline{B}_{0} \end{cases}$$

例3:利用PLA设计4位二进制到格雷码转换器

$$\begin{cases} \mathbf{G}_3 = \mathbf{B}_3 \\ \mathbf{G}_2 = \overline{\mathbf{B}}_3 \mathbf{B}_2 + \mathbf{B}_3 \overline{\mathbf{B}}_2 \\ \mathbf{G}_1 = \mathbf{B}_2 \overline{\mathbf{B}}_1 + \overline{\mathbf{B}}_2 \mathbf{B}_1 \\ \mathbf{G}_0 = \overline{\mathbf{B}}_1 \mathbf{B}_0 + \mathbf{B}_1 \overline{\mathbf{B}}_0 \end{cases}$$



用PROM实现

