

Unit-7

——Multiplexers and Decoders

张彦航

School of Computer Science Zhangyanhang@hit.edu.cn

7.2 二进制译码器及应用

- 译码器分类
- 二进制译码器
- 二进制译码器的典型应用

1. 译码器及分类


译码器——


◆ 特点: 多输入、多输出的组合逻辑电路

◆ 功能: 将一种编码转换为另一种编码

分类	特点	译码演示
二进制译码器	输入: n 位二进制码输出: N 位($N=2^n$),每根输出线都与一个输入最小项唯一对应(输出线编号值=最小项编号值) 每个最小项输入,只能使 N 根输出线中的一个输出有效 $\longrightarrow N$ ($N=2^n$) 中取一译码器,也称最小项译码器。	O C Y 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
代码转换译码器	从一种编码转换为另一种编码 (例如:8421BCD码→余3码)	$ \begin{array}{ccc} A \longrightarrow & & & & & & X_1 \\ B \longrightarrow & & & & & & X_2 \\ C \longrightarrow & & & & & & & & & \\ D \longrightarrow & & & & & & & & & \\ \end{array} $ $ \begin{array}{c} X_1 \\ X_2 \\ X_3 \\ X_4 \end{array} $
显示译码器	将输入的编码信号转换为十进制码或其它特定编 码,用来驱动显示器件显示相应的文字符号。	Seven-Segment Indicator $ \begin{array}{cccccccccccccccccccccccccccccccccc$

2. 二进制译码器举例——3线-8线译码器






ı														
	1	吏能夠	岩		输入	,				译码	输出	}		
i	G₁	G _{2A}	G _{2B}	ပ	В	Α	Y ₀	Y ₁	Y ₂	Y ₃	Y_4	Y ₅	Y ₆	Y.
i	0	X	X	X	X	X	1	1	1	1	1	1	1	1
i	X	1	X	X	X	X	1	1	1	1	1	1	1	1
	X	X	1	X	X	X	1	1	1	1	1	1	1	1
i	1	0	0	0	0	0	0	1	1	1	1	1	1	1
i	1	0	0	0	0	1	1	0	1	1	1	1	1	1
	1	0	0	0	1	0	1	1	0	1	1	1	1	1
	1	0	0	0	1	1	1	1	1	0	1	1	1	1
	1	0	0	1	0	0	1	1	1	1	0	1	1	1
l	1	0	0	1	0	1	1	1	1	1	1	0	1	1
l	1	0	0	1	1	0	1	1	1	1	1	1	0	1
	1	0	0	1	1	1	1	1	1	1	1	1	1	0

译码器输出: 低电平有效

$$\Rightarrow$$
 $y_i = \overline{m}_i = M_i$

2. 二进制译码器举例——3线-8线译码器

译码器输出:高电平有效 \Rightarrow $y_i = m_i$



I	1	吏能站	耑		输入				-	译码	输出								
	G₁	G _{2A}	G _{2B}	ပ	В	Α	Y ₀	Υ ₁	Y ₂	Y ₃	Y_4	Y ₅	Y ₆	Y ₇					
	0	X	X	X	X	X	0	0	0	0	0	0	0	0					
	X	1	X	X	X	X	0	0	0	0	0	0	0	0					
	X	X	1	X	X	X	0	0	0	0	0	0	0	0					
	1	0	0	0	0	0	1	0	0	0	0	0	0	0					
	1	0	0	0	0	1	0	1	0	0	0	0	0	0					
	1	0	0	0	1	0	0	0	1	0	0	0	0	0					
	1	0	0	0	1	1	0	0	0	1	0	0	0	0					
	1	0	0	1	0	0	0	0	0	0	1	0	0	0					
	1	0	0	1	0	1	0	0	0	0	0	1	0	0					
	1	0	0	1	1	0	0	0	0	0	0	0	1	0					
	1	0	0	1	1	1	0	0	0	0	0	0	0	1					

典型芯片

- 74LS139
- 74LS138
- 74LS154

3. 二进制译码器的典型应用

任意时刻只有一个外设被选中, ■ 微处理器的地址译码 其余外设的数据端均为高阻态。 外设8 外设1 外设2 $D_0 \cdots D_7$ \cdots D₇ 数据总线 D_0 D_7 Y0 微处理器 A_0 74ls138 通过片选端CS实现对 Y4 b-A₁₂ 多个外设的分时控制 Y5 **b**-A₁₃ Y6 0- A_{14} Y7

A₁₅ +

3. 二进制译码器的典型应用

A₁₄ ___

外设1

外设2

74ls138

■ 地址译码

图示电路的整个地址译码范围?各个外设的地址译码范围?

整个译码器的地址译码范围:

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	$\mathbf{A_0}$	A ₉ A Y7 D-
0	0	0	1	0	0	0	Ñ	Ñ	M	Ñ	Ñ	A	Ñ	Ñ	A	最小取值 1000H
:	:		:	:	:	i	:	:	:	:	:	:	:	:	:	
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	│ │最大取值 1FFFH


外设1的地址译码范围:

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	\mathbf{A}_5	A ₄	A ₃	\mathbf{A}_2	A ₁	$\mathbf{A_0}$	
0	0	0	1	0	1	0	Ø	Ø	A	M	M	Ø	Ñ	A	Ñ	最小取值 1400H
:	÷	:	:	:	:	:	:	:	:	:	÷	:	:	:	:	
0	0	0	1	0	1	0	1	1	1	1	1	1	1	1	1	最大取值 15FFH

3. 二进制译码器的典型应用

■ 译码器级联

3线-8线译码器扩展为4线-16线译码



(I)

	输	入			译码输出											
D	С	В	A	Y ₀	Y ₁	Y ₂	\mathbf{Y}_{3}	Y_4	Y ₅	Y ₆	Y_7					
0	0	0	0	0	1	1	1	1	1	1	1					
0	0	0	1	1	0	1	1	1	1	1	1					
0	0	1	0	1	1	0	1	1	1	1	1					
0	0	1	1	1	1	1	0	1	1	1	1					
0	1	0	0	1	1	1	1	0	1	1	1					
0	1	0	1	1	1	1	1	1	0	1	1					
0	1	1	0	1	1	1	1	1	1	0	1					
0	1	1	1	1	1	1	1	1	1	1	0					

(II)

	输	入			译码输出										
D	С	В	A	Y ₀	Y ₁	Y ₂	Y ₃	Y ₄	Y ₅	Y ₆	Y ₇				
1	0	0	0	0	1	1	1	1	1	1	1				
1	0	0	1	1	0	1	1	1	1	1	1				
1	0	1	0	1	1	0	1	1	1	1	1				
1	0	1	1	1	1	1	0	1	1	1	1				
1	1	0	0	1	1	1	1	0	1	1	1				
1	1	0	1	1	1	1	1	1	0	1	1				
1	1	1	0	1	1	1	1	1	1	0	1				
1	1	1	1	1	1	1	1	1	1	1	0				



7.2 二进制译码器及应用

- ■译码器分类
- 二进制译码器
- 二进制译码器的典型应用