# Unit 11


—Design Sequential Circuits with MSI blocks

张彦航

School of Computer Science Zhangyanhang@hit.edu.cn

序列信号发生器:能循环产生一组特定的串行数字序列信号的电路。

序列的长度:序列信号的位数。如:序列为00011,则序列长度为5。



#### 任意类型

- □ 使用D触发器设计
- □ 使用计数器 + 数据选择器设计;
- □ 用移位寄存器 + 反馈电路设计(逻辑门 or译码器 or数据选择器)
- □ 用计数器 + PROM设计


## 例:用D触发器设计一个 110100 序列信号发生器

- 方法1: 利用D触发器
- □ 序列信号长度为 L,则取 L个不同的状态
- □ 每个状态下时序电路的输 出就是序列信号中的一位。

#### 大体思路:

- 1. 实现序列信号一个 周期之内的波形
- 2. 将此波形循环再现

1. 画状态转换图




时序电路的不同 状态对应输出序 列中的各位。

#### 2. 状态编码

$$S_0 \longrightarrow 000$$
,  $S_3 \longrightarrow 011$   
 $S_1 \longrightarrow 001$ ,  $S_4 \longrightarrow 100$   
 $S_2 \longrightarrow 010$ ,  $S_5 \longrightarrow 101$ 

#### 4.卡诺图化简




$Q_1Q_0$						
$Q_2$	ັ00	01	11	10		
0	0	0	1	0		
1	7	0	Х	X		

#### 3. 状态转换真值

$Q_2Q_1Q_0$	$Q_2^{n+1}$	$Q_1^{n+1}$	$Q_0^{n+1}$	Υ
0 0 0	0	0	1	1
0 0 1	0	1	0	1
0 1 0	0	1	1	0
0 1 1	1	0	0	1
1 0 0	1	0	1	0
1 0 1	0	0	0	0

$$D_0 = Q_0'$$


$$D_1 = Q_2'Q_1'Q_0 + Q_1Q_0'$$



$$Y=Q_2'Q_1'+Q_1Q_0$$

 $D_2 = Q_2 Q_0' + Q_1 Q_0$ 

- 5. 电路实现(略)
- 6. 检查无关项



#### 方法1: 利用D触发器

- □ 序列信号长度为 L,则取 L个不同的状态
- □ 每个状态下时序电路的输 出就是序列信号中的一位。

例:设计一个 110100 序列信号发生器

方法2: 利用计数器+数据选择器


计数器+数据选择器

设计序列信号发生器的方法

- 数据选择器74151的输入 D<sub>0</sub>-D<sub>5</sub>接成110100。
- 74163接成模6加法计数器
- 计数器输出连接到数据选择 器的选择控制端CBA、经 过循环选择产生所需序列。

大体思路:


- 1. 实现序列信号一个 周期之内的波形
- 循环再现



(置数归零法)

例:设计一个00010111序列信号发生器

方法3: 移位寄存器+反馈电路设计(逻辑门 or译码器 or数据选择器)



例:设计一个00010111序列信号发生器

方法3: 移位寄存器+反馈电路设计(逻辑门 or译码器 or数据选择器)

#### 具体方法

□确定移位寄存器的位数。

序列信号长度为L,则移位寄存器的位数n应满足:

#### $2^n \ge L$


试探法: n 为满足条件的最小值,将序列数据循环左移, 画状态图。检查状态图中所有 L 个状态是否两两不 同,是,则n 值可用; 否则取n+1, 重复上述操作。

- □ 画状态转换表,确定左移时最低位输入的卡诺图,求出 表达式。如果有无关项,检察电路的自启动能力
- □ 实现最低位反馈输入(逻辑门 or 译码器 or 数据选择器)
- □ 取移位寄存器的某位输出即为所要求的序列信号。

#### 1. 确定移位寄存器位数

序列长度L=8,则n=3

#### 2. 状态转换图




例:设计一个00010111序列信号发生器

方法3: 移位寄存器+反馈电路设计

#### 3. 状态转换真值表






 $Q_1Q_0$ 


4.卡诺图化简

例:设计一个00010111序列信号发生器

方法3: 移位寄存器+反馈电路设计

1~4. 同上





Q<sub>B</sub>Q<sub>C</sub>Q<sub>D</sub>分别接**74151**的选 择控制端CBA,则:

转换为最小 项表达式

$$D_0 = D_2 = D_3 = D_5 = 1$$
,  
 $D_1 = D_4 = D_6 = D_7 = 0$ 

反馈电路:

数据选择器

例:设计一个00010111序列信号发生器 1~4.同上


方法3: 移位寄存器+反馈电路设计

$$L_{IN} = Q_B Q_C' Q_D + Q_B' Q_C + Q_B' Q_D'$$

 $= \sum m (0, 2, 3, 5)$ 

转换为最小 项表达式 Q<sub>B</sub>Q<sub>C</sub>Q<sub>D</sub>分别接74138的地 址输入端CBA,则:

Y<sub>0</sub>, Y<sub>2</sub>, Y<sub>3</sub>, Y<sub>5</sub>分别被译 中时, 反馈回1,否则反馈回**0** 



# 序列信号发生器设计方法总结

### 方法总结

#### 特殊类型

- □ 使用环形计数器设计
- □ 使用扭环计数器设计

#### 任意类型

- □ 使用D触发器设计
- □ 使用计数器 + 数据选择器设计;
- □ 用移位寄存器+反馈电路设计(逻辑门 or译码器 or数据选择器)
- □ 用计数器 + PROM设计