

Nama : Mu'taz Al Farisi

Nim : L200180152

Kelas : E

Modul 7 Flip Flop Dasar

Percobaan 1 (**NOR Latch**)

	S(Set)	R(Reset)	Output	
			Q	Q'
1	0	1	0	1
2	0	0	0	1
3	1	0	1	0
4	0	0	1	0
5	1	1	0	0

Pertanyaan :

- a. Apa yang akan terjadi jika kita berikan kondisi $S = R = 0$?

Jawab : Akan mengikuti output sebelumnya

- b. Kenapa kondisi $S = R = 1$ tidak diperbolehkan?

Jawab : dapat mematahkan persamaan logika $Q = \text{not } Q'$, Juga tidak sesuai dengan angkaian yang kedua input bernilai rendah secara bersamaan

Percobaan 2 (**NAND Latch**)

	S(Set)	R(Reset)	Output
--	--------	----------	--------

			Q	Q'
1	0	1	1	0
2	1	1	1	0
3	1	0	0	1
4	1	1	0	1
5	0	0	1	1

Pertanyaan :

- Apa yang akan terjadi apabila $S = R = 1$?
Jawab : akan mengikuti output sebelumnya (memory)
- Kenapa kondisi $S = R = 0$ tidak di perbolehkan?
Jawab : kondisi kombinasi terbatas yang dapat mematahkan persamaan logika $Q = \text{not } Q'$
- Berdasarkan analisis rangkaian flip flop di atas, apa opini anda tentang pernyataan flip flop dan latch sebagai elemen penyimpanan data:
Jawab: Rangkaian yang terbuat dari beberapa gerbang logika dengna kondisi tertentu sehingga memungkinkan untuk menyimpan informasi

Percobaan 3 (Flip Flop RS)

	S(Set)	R(Reset)	CLOCK	Output	
				Q	$Q_{(t+1)}$
1	0	0	0	-	-

2	0	0	1	-	-
3	0	1	0	-	-
4	0	1	1	0	1
5	1	0	0	0	1
6	1	0	1	1	0
7	1	1	0	1	0
8	1	1	1	0	0

Pertanyaan :

- Apa yang terjadi jika kita beri kondisi $S = R = 1$ dan clock berubah dari 1 ke 0?
Jawab : Error
- Bagaimana kondisi diatas dapat terjadi?
Jawab : Input di S dan R tidak boleh bernilai high diwaktu yang sama dengan clock bernilai high
- Bagaimana Flip Flop RS bekerja?
Jawab : flip flop hanya merespon selama ada clock, FF output tidak akan berubah selama bernilai 0, ada perubahan di inputannya, Output FF hanya akan berubah apabila clock bernilai 1.

Percobaan 4 (Flip Flop D)

	D	CLOCK	Output	
			Q	$Q_{(t+1)}$
1	0	0	-	-
2	0	1	0	1

3	1	0	0	1
4	1	1	1	0
5	0	0	1	0
6	0	1	0	1
7	1	0	0	1
8	1	1	1	0

Pertanyaan :

- a. Jelaskan Flip Flop D bekerja?

Jawab : D (data) sebagai penundaan FF yang terjadi pada data yang tersimpan

- b. Fungsi NOT gate pada FF D disbanding dengan FF RS?

Jawab : Supaya tidak terjadi invalid atau bernilai sama dengan FF

Percobaan 5 (Flip Flop JK)

	J	K	CLOCK	Output	
				Q	$Q_{(t+1)}$
1	0	0	0	0	1
2	0	0	1	0	1
3	0	1	0	0	1
4	0	1	1	0	1

5	1	0	0	1	0
6	1	0	1	1	0
7	1	1	0	0	1
8	1	1	1	1	0

Pertanyaan :

- Apa yang terjadi jika $J = K = 0$, dan clock rise up (change from 0 to 1) ?
Jawab : Output FF tetap sama yaitu 0 1
- Apa yang terjadi jika $J = K = 1$, dan clock rise up?
Jawab : Pada saat clock 0 maka outputnya 0 1
Pada saat clocknya 1 berubah menjadi 1 0
Dan bergantian terus
- Bagaiman FF JK bekerja?
Jawab : J dan K sebagai Input pengendali yang akan dilakukan FF ketika menerima clock yang meningkat.