


Nama : Helmi Asyam Nuruddin

Nim : L200180168

KEGIATAN PRAKTIKUM

Percobaan 1. NOR Latch

1. Buat dan simulasikan NOR latch seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan Latch.



2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!

	S (Set)	R (Reset)	Output	
			Q	Q'
1	0	1	0	1
2	0	0	0	1
3	1	0	1	0
4	0	0	1	0
5	1	1	0	0

3. Jawab pertanyaan berikut!

- a. Apa yang akan terjadi jika kita berikan kondisi $S = R = 0$?


Output Q menjadi 0 dan Output $\bar{Q} = 1$

- b. Kenapakondisi $S = R = 1$ tidak diperbolehkan?

Dapat mematahkan persamaan logika $Q = \text{not } \bar{Q}$

Percobaan 2. NAND Latch

1. Buat dan simulasikan NOR latch seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan Latch.



2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!

	S (Set)	R (Reset)	Output	
			Q	Q'
1	0	1	1	0
2	1	1	1	0
3	1	0	0	1
4	1	1	0	1
5	0	0	1	1

3. Jawab pertanyaan berikut!

- a. Apa yang akan terjadi jika kita berikan kondisi $S = R = 1$?

$Q = 0$ dan $Q' = 1$

- b. Kenapa kondisi $S = R = 0$ tidak diperbolehkan?


Karena output Q dan Q' menjadi 1

4. Berdasarkan analisis rangkaian flip-flop di atas, apa opini/pendapat anda tentang pernyataan "Flip-flop dan latch digunakan sebagai elemen penyimpanan data"?

Digunakan sebagai penyimpan data state

Percobaan 3. Flip-Flop RS

1. Buat dan simulasikan Flip-Flop RS seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan Flip-Flop RS.



2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!

	S (Set)	R (Reset)	CLOCK	Output	
				Q	$Q_{(t+1)}$
1	0	0	0	x	x
2	0	0	1	x	x
3	0	1	0	x	x
4	0	1	1	0	1
5	1	0	0	1	1
6	1	0	1	1	0
7	1	1	0	x	x
8	1	1	1	0	0

3. Jawab pertanyaan berikut!

Apa yang akan terjadi jika kita beri kondisi $S = R = 1$ dan clock berubah dari 1 ke 0?

Akan error

Bagaimana kondisi diatas dapat terjadi?

Jika clock diubah menjadi 0, akan terjadi logic race


4. Jelaskan bagaimana Flip-flop RS bekerja!

Output Q tidak dapat merespon input S dan R

sebelum input clock

Percobaan 4. Flip-Flop D

1. Buat dan simulasikan Flip-Flop D seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan flip-flop.



2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!

	D	CLOCK	Output	
			Q	$Q_{(t+1)}$
1	0	0	x	x
2	0	1	0	1
3	1	0	0	1
4	1	1	1	0
5	0	0	0	1
6	0	1	0	1
7	1	0	0	1
8	1	1	1	0

3. Jelaskan bagaimana Flip-flop D bekerja!


multivibrator dengan keadaan ganda

4. Apa fungsi NOT gate pada Flip-Flop D dibandingkan dengan Flip-Flop SR!

menghemat Saklar

Percobaan 5. Flip-Flop JK

1. Buat dan simulasikan JK Flip-Flop seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan flip-flop.



2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!

	J	K	CLOCK	Output	
				Q	$Q_{(t+1)}$
1	0	0	0	0	1
2	0	0	1	0	1
3	0	1	0	0	1
4	0	1	1	0	1
5	1	0	0	1	0
6	1	0	1	1	0
7	1	1	0	1	0
8	1	1	1	0	1

3. Jawab pertanyaan berikut ini

a. Apa yang akan terjadi jika $J = K = 0$, dan clock rise up (change from 0 to 1)?

tidak terjadi apa-apa

b. Apa yang akan terjadi jika $J = K = 1$, dan clock rise up?

Output Q dan Q' akan berubah

4. Jelaskan bagaimana Flip-flop JK bekerja!

flip flop master dipicu oleh sisi naik dan flip flop P dipicu oleh sisi turun