
Nama : Ulin Nuha Trisiana

NIM : L200180190

Kelas : F




Gambar 7.8. Simbol T flip-flop

#### KEGIATAN PRAKTIKUM

#### Percobaan 1. NOR Latch

1. Buat dan simulasikan NOR latch seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan Latch.



2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!


	S (Set)	R (Reset)	Output		
11.	3 (361)	it (iteset)	Q	Q'	
1 ,, ,	0	1	0	1	
2	0	0	0	1	
3	N. S.	0	1	0	
4	0	0	1	0	
5	1/2	1	0	0	

3.	Jawab	pertanyaan	berikut!
----	-------	------------	----------

a.	Apa yang a	kan terjadi	jika kita beri	kan kondis	i S = R = 0	?		
	Milai	out put	berbeda	Kondisi	logic 1	robe	o dan	1)
							- 1	
h	<i>V</i>	•••••					••••••	
υ.	Kenapakon	disi S = R =	= 1 tidak dipe	erbolehkan	? '} akan	been	ilai O	

# Percobaan 2. NAND Latch

 Buat dan simulasikan NOR latch seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan Latch.



2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!

	S (Set)	R (Reset)	Output		
	***	11 (110501)	Q	Q'	
1	0	1	* f		
2	. 1	1	12 1	0	
3	1	0	0		
4	1	1	0	1	
5	0	0	1	1	

- 3. Jawab pertanyaan berikut!
  - a. Apa yang akan terjadi jika kita berikan kondisi S = R = 1?

Logic probe akon bernilai O don 1

b. Kenapakondisi S = R = 0tidak diperbolehkan?


Parena logic probe akon bernilai sama (output=1)

4. Berdasarkan analisis rangkaian flip-flop di atas, apa opini/pendapat anda tentang pernyataan "Flip-flop dan latch digunakan sebagai elemen penyimpanan data":

don the-top distarkon melalui logika sekwansial

# Percobaan 3. Flip-Flop RS

 Buat dan simulasikan Flip-Flop RS seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan Flip-Flop RS.



2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!

	S (Set)	R (Reset)	CLOCK	Out	put
41 7 24 4	A 1	It (Iteset)	CLOCK	Q	$Q_{(t+1)}$
1	0	0	0		()
2	0	0	1		Ö
3	0	1	0	Ö	١
4	0	1	. 1	0	1
5	1	0	0	D	1
6	. 1	0	1		0
7	1	1	0	0	1
8	1	1	1	0	0

3. Jawab pertanyaan berikut!

Apa yang a	akan terjadi jika	kita beri kondisi	S = R = 1 dan cl	ock berubah	dari 1 ke 0?
terjadi	70119	and the special section	ra a Maria a Zaparon ing La Mili		
	• • • • • • • • • • • • • • • • • • • •			•••••••	

Bagaimana kondisi diatas danat teriadi?


Dagaillialle		_					- Flori
Karena	buto	of you	ya be	Nopar	daryon	inputan	Saat
pulsa							

4. Jelaskan bagaimana Flip-flop RS bekerja!

Merdinber	17.		logmof		5 t 5 t	-
	1 me	latui	lowpol.			

# Percobaan 4. Flip-Flop D

 Buat dan simulasikan Flip-Flop D seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan flip-flop.




2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!

	D	CLOCK -	Output		
		CLOCK	Q	$Q_{(t+1)}$	
1	0	0	0	1	
2	0	1	0	1	
3	1	0	1	0	
4	1	1		0	
5	0	0	i	D	
6	0	1	0	Ī	
7	1	0	1	O	
8	1	1	R a T Jases I	0	

3. Jelaskan bagaimana Flip-flop D bekerja!


Like	cluck	mat	(0)	Malea	akan	mengubah	rilai Q(111)	
Spala	mnya	lika	clock	hidup	make	Menaubah	rilai Q selat	A- 12.
	3 ,	J				J		J

4. Apa fungsi NOT gate pada Flip-Flop D dibandingkan dengan Flip-Flop SR!



#### Percobaan 5. Flip-Flop JK

 Buat dan simulasikan JK Flip-Flop seperti pada gambar! Dan kemudian klik switch SW-SPDT untuk mengoperasikan flip-flop.



2. Berdasarkan simulasi anda, isi titik-titik pada tabel berikut!

	na da <b>J</b> anai	K	CLOCK	Out	put
			CLOCK	Q	$Q_{(t+1)}$
1	0	0	0	D	1
2	0	0	1	0	(C) = 1 (C)
3	0	1	0	O	<u> </u>
4	0	1	1	0	1
5	1	0	0	1	0
6	1	0	1	T 2 -1 V	Õ
7	1500	2 of <b>1</b> km s	0	0	1
8	1	1	1	1	0

3. Jawab pertanyaan berikut ini

a.	Apa yan	g akan te	гјаси јіка .	J=K=0, as	in clock rise up (c	change fron	10 to 1)	?
	Outp	J + (	fand	muncul	awalnya	Q=0	dan	Q14
	1	, ,	77.				•••••••	•••••

leetika clock aliqubah nilai output tetap cama seperti sebelumnya.

4. Jelaskan bagaimana Flip-flop JK bekerja!