

Computerarchitectuur

 tuyaux.winak.be/index.php/Computerarchitectuur

Computerarchitectuur

Richting Informatica

Jaar Bachelor Informatica Keuzevakken

Bespreking

Voor het academiejaar 2008 - 2009 was dit vak een onderdeel van “Computerorganisatie en -architectuur” in 2de bachelor.

Theorie

Komt nog.

Praktijk

Komt nog.

Puntenverdeling

Komt nog.

Examenvragen

Academiejaar 2008 - 2009 - 1ste zittijd

Theorie

1. Construeer een 1-bit adder met carry-in en carry-out met behulp van enkel AND en OR poorten.
 1. geef de logische formule (gebruik + notatie voor OR en . notatie voor AND)
 2. geef de waarheidstabel
 3. teken de schakeling
2. Beschrijf en bouw (teken) een 1-bit ALU met AND, OR, +, - en SLT functionaliteit. Gebruik hierin enkel logische poorten (NOT, AND, OR), multiplexer, en de 1-bit adder van vraag 1.

3. Beschrijf:

1. de reden waarom “carry-lookahead” gebruikt wordt
2. het principe van de werking van “carry-lookahead”
3. de pijnlijnanalogie
4. bovenstaande aan de hand van een simpel voorbeeld. Kies zelf hoeveel bits je implementeert.

4. Leg het verschil uit tussen de verschillende soorten associatieve caches (het volledige spectrum).

1. Wat is het effect van toenemende associativiteit op de “miss rate”?
2. Wat is het neveneffect?
3. Teken de architectuur (input is adres, output is enerzijds data en anderzijds een “hit” bit) van een two-way set associatieve cache waarbij:
 - adres is 32 bit breed
 - data is 8 bit breed
4. Hoe breed is de index?
5. Hoe breed is de tag?

5. Teken op hoog niveau een typisch datapath van een (single-cycle) processor.

1. Beschrijf de verschillende componenten (enkel externe werking). Vergeet niet voor elk van de componenten de controlsignalen te beschrijven!

6. Wat zijn de verschillende fases (“stages”) in bovenstaand ontwerp?

1. Hoe moet het bovenstaande ontwerp aangepast worden in het geval van een multi-cycle implementatie en hoe is dit gerelateerd aan pipelining?
2. Welk soort performantie verhoogt pipelining en welk soort performantie verhoogt het niet?
3. Bereken beide soorten performantie voor een pijnlijn met SS “stages”, elke gebruik makende van een onafhankelijke “resource”, en dit voor een totaal van NN instructies.
4. Geef een voorbeeld van niet-onafhankelijkheid van de verschillende resources en hoe dit kan opgelost worden.
5. Geef een voorbeeld van een type instructie die niet alle resources gebruikt.

7. Wat zijn de verschillende soorten “hazards” bij pipelining? Geef voor elk type hazard:

1. beschrijving
2. voorbeeld (assembler instructies)
3. tekening

8. Wat is Code (re-)Scheduling in de context van pipelining en waar wordt het voor gebruikt? (Geef een voorbeeld.)

9. Wat is de hardware techniek die gebruikt wordt om de impact van hazards te beperken? Geef een beknopte beschrijving.

10. Gegeven de volgende instructies:

```
sub $2, $1, $3
and $12, $2, $5
or $13, $6, $2
add $14, $2, $2
sw $15, 100($2)
```

1. Maak een tekening waarin getoond wordt waar de “hazards” optreden
2. Beschrijf hoe de verschillende hazards kunnen gedetecteerd worden. Hint: welke extra hardware is nodig en wat zijn de verschillende condities die moeten getest worden?
3. Hoe moet het datapath aangepast worden (maak een tekening)

11. Hoe wordt een “stall” (“bubble”) typisch geïmplementeerd?

12. Beschrijf op hoog niveau hoe “exceptions” afgehandeld kunnen worden. Welke extra hardware is nodig? Wat zijn de voornaamste alternatieven?

13. Leg kort “Multiple Issue” uit. Hoe is dit gerelateerd aan VLIW (Very Long Instruction Word) instructiesets?

Academiejahr 2007 - 2008 - 1ste zittijd

Theorie

Theoretische vragen die gevraagd kunnen worden (hoofdstuk 6 moet volledig gekend zijn):

Appendix A

1. Explain the scheme on page 449 figure A.10.B (for the NAND and OR gate).
2. What is a MUX + When to use it + draw a 4-1 MUX using logical gates ?
3. Do the same for a DEMUX.

4. What is a PLA + when to use it ?
5. What is a D-flip-flop ? Draw it with logical gates + Give the time diagram + Explain the master-slave configuration ?
6. Supplementary question: What is a level-triggered flip-flop and an edge-triggered flip-flop ?

Appendix B

1. Explain the concept of Fan-in.
2. Fan-out.
3. What is meant by the circuit depth ?

Chapter 1

1. What are the 7 levels of abstraction
2. What is the difference between source-code compatibility and binary compatibility ?
3. What is an emulator ?

Chapter 3

1. Explain and describe the unsigned fixed point multiplier (give the scheme or a serial multiplier and give and calculate an example)
2. Do the same for division.
3. What is a carry lookahead adder ?
4. What is a parallel pipelined array multiplier ?
5. What is a group-carry-lookahead adder ?
6. Explain the BCD excess 3 adder and subtractor.
7. Compare these techniques to the ripple-carry adder.

Chapter 4

1. What is an accumulator, give advantages and disadvantages. Compare it with other addressing methods.
2. What is little and big endian.
3. Give a high level view of the CPU (page 104)
4. Give the fetch-execute cycle (page 105)
5. What is the use of the magical number in Java classes (cafe babe) + explain.

Chapter 5

1. Explain the different steps in the compilation process (page 152)
2. Explain two-pass assembler + assembler table + forward-referencing (p 162).
3. What is a frame pointer and a base pointer + Explain.
4. What are DLL's + advantages and disadvantages. Compare Windows with Unix systems.
5. What is the difference between macro's and subroutines.

Categorieën:

- Informatica
- BINF Keuzevakken