## 微机原理与接口技术 8088 CPU 外部特性与 IBM PC总线结构

## 8088 CPU 外部特性与IBM PC总线结构

#### •教学重点

- 最小组态下的基本引脚和总线形成
- 最小组态下的总线时序
- IBM PC总线

#### (1) 信号名称惯例

•通常在信号名称加上划线(如: MX) 或星号(如: MX\*) 或井号(如: #MX) 表示低电平有效

#### (2)8086与8088的区别

• 1.数据线引脚的位数不同: 8088数据线引脚为8个,是一个"准16位"的微处理器; 8086数据线引脚为16个,是真正的16位微处理器。

• 2.指令队列容量的差别

8088CPU的指令队列只能容纳 4个字节,当队列有一个字节空缺时就自动取指,当队列有一个字节就会执行。

8086CPU的指令队列可容纳6个字节,当队列有两个字节空缺时才自动取指,当队列有两个字节才会执行。

• 3.引脚特性的差别

8086定义AD15—AD0引脚为地址/数据复用总线;

8088由于只需用8条数据总线,因此AD7—AD0这8条引脚作为地址/数据复用。

#### (2)8086与8088的区别(续)


第28号引脚:

8088为IO/M\*, 8086为IO\*/M。

第34号引脚:

8088为SSO\*, 8086为BHE\*/S7(系统未定义状态信号S7的功能)

#### 8088的引脚图



## 8086的引脚图

				L
GND ———	1		40	VCC
AD <sub>14</sub> ———	2		39	$AD_{15}$
AD <sub>13</sub> ———	3		38	$A_{16}/S_3$
AD <sub>12</sub> ———	4		37	$A_{17}/S_4$
AD <sub>11</sub> ———	5		36	$A_{18}/S_5$
AD <sub>10</sub> ———	6		35	$A_{19}/S_6$
AD <sub>9</sub> ———	7	8086	34	BHE*/S <sub>7</sub>
AD <sub>8</sub> ———	8		33	MN / MX*
AD <sub>7</sub>	9		32	RD*
<b>AD</b> <sub>6</sub>	10		31	<b>HOLD</b> (RQ0*/GT0*)
AD <sub>5</sub> ———	11		30	——————————————————————————————————————
AD <sub>4</sub> ———	12		29	WR* (LOCK*)
AD <sub>3</sub> ———	13		28	——————————————————————————————————————
AD <sub>2</sub> ———	14		27	
AD <sub>1</sub> ———	15		26	DEN (S0)
$\mathbf{AD_0}$	16		25	ALE (QS0)
NMI —	17		24	INTA (QS1)
INTR	18		23	TEST*
CLK —	19		22	READY
GND	20		21	RESET
				I

#### (3) 8088的两种组态模式

• 两种组态构成两种不同规模的应用系统

#### •最小组态模式

- 构成小规模的应用系统
- 8088本身提供所有的系统总线信号

#### •最大组态模式

- •构成较大规模的应用系统,例如可以接入数值协处理器8087
- •8088和总线控制器8288共同形成系统总线信号

#### (3) 8088的两种组态模式

- •两种组态利用MN/MX\*引脚区别
  - MN/MX\*接高电平为最小组态模式
  - MN/MX\*接低电平为最大组态模式

#### (4) 8088最小组态的引脚信号

- 1. 数据和地址引脚
- 2. 读写控制引脚
- 3. 中断请求和响应引脚
- 4. 总线请求和响应引脚
- 5. 其它引脚

- $\bullet$  AD<sub>7</sub> $\sim$ AD<sub>0</sub> (Address/Data) (8088)
- •地址/数据分时复用引脚,双向、三态
- •分时复用就是一个引脚在不同的时刻具有两个甚至多个作用
- 总线复用的目的是为了减少对外引脚个数
- 8088 /8086CPU的数据地址线采用了总线复用方法

•双向:指信号的传递有两种方向,可以由引脚外向引脚内或相反方向传递。

• 三态: 指引脚上的信号除"0"、"1"状态外,还具有一种"高阻"状态;当处于"高阻"状态时,引脚可视为与总线间物理断开。


## 1.数据和地址引脚——三态

•三态功能由三态门器件实现。

•三态门: 功率放大、导通开关

- •器件共用总线时,一般使用三态电路:
  - 需要使用总线的时候打开三态门;
  - 不使用的时候关闭三态门, 使之处于高阻

## 1.数据和地址引脚——三态




○ 表示反相或低电平有效

## 1.数据和地址引脚——三态

双向三态缓冲器

具有双向导通和三态的特性



- 思考:
- •1) 数据和地址引脚的"双向"特性是针对数据信号还是地址信号?
- 2) CPU引脚的"三态"特性主要针对什么功能?

•  $AD_7 \sim AD_0$  (Address/Data) (8088) 地址/数据分时复用引脚,双向、三态

• 时序:

在访问存储器或外设的总线操作周期中,这些引 脚在第一个时钟周期输出存储器或I/O端口的低8 位地址 $A_7 \sim A_0$ 

T1状态:输出存储器地址或I/0地址

T2状态: 输出控制信号

T3和Tw状态: 总线操作持续, 并检测

READY以决定是否延长时序 T4状态: 完成数据传送

•其他时间用于传送8位数据D<sub>7</sub>~D<sub>n</sub>

- 1. 数据和地址引脚
- $\bullet A_{15} \sim A_8$  (Address)
- •中间8位地址引脚,输出、三态
- •这些引脚在访问存储器或外设时,提供全部20位地址中的中间8位地址A<sub>15</sub>~A<sub>8</sub>

- $\bullet A_{19}/S_6 \sim A_{16}/S_3$  (Address/Status)
- •地址/状态分时复用引脚,输出、三态
- •这些引脚在访问存储器的**第一个**时钟周期输出高  $4位地址A_{19}\sim A_{16}$
- •在访问外设的**第一个**时钟周期全部输出低电平**无**效
- •其他时间输出状态信号 $S_6 \sim S_3$

S<sub>6</sub>始终为低,指示8088是否连接在总线上;

S<sub>5</sub>为标志寄存器FR的中断允许标志IF的状态位,它 在每一个时钟周期开始时被修改;

 $S_4$ 和 $S_3$ 用以指示是哪一个段寄存器正在被使用,00为ES,01为SS,10为CS,11为DS。


在DMA方式时这4条线处于高阻状态。

•ALE(Address Latch Enable)地址锁存允许引脚, 输出、三态、高电平有效

- •ALE引脚高有效时,表示复用引脚: $AD_7 \sim AD_0$ 和  $A_{19}/S_6 \sim A_{16}/S_3$ 正在传送地址信息
- •由于地址信息在这些复用引脚上出现的时间很短暂,所以系统可以利用ALE引脚将地址锁存起来

## 2. 读写控制引脚——锁存


•锁存功能由**触发器**实现,最基本的为RS触发器。




## 2. 读写控制引脚——锁存

**D触发器**:信号保持,也可用作导通开关


时钟D触发器工作原理: S = R = D。其它与RS触发器相同。




- 避免瞬态干扰产生违反约束 条件的输入信号。
- CP控制脉冲或写入脉冲。



## 2. 读写控制引脚——锁存



• 考虑地址引脚与ALE引脚如何在总线上形成地址锁存。



实际中, 电平锁存也可不接CLK。

- IO/M\* (Input and Output/Memory)
- •I/O或存储器访问,输出、三态
- •该引脚输出**高电平**时,表示CPU将**访问I/O端口**,这时地址总线 $A_{15}\sim A_0$ 提供16位I/O口地址
- •该引脚输出**低电平**时,表示CPU将**访问存储器**,这时地址总线 $A_{19}\sim A_0$ 提供20位存储器地址


- WR\* (Write)
- 写控制,输出、三态、低电平有效
- •有效时,表示CPU正在**写出数据**给存储器或I/O 端口

- RD\* (Read)
- •读控制,输出、三态、低电平有效
- •有效时,表示CPU正在从存储器或I/O端口**读入 数据**

- IO/M\*、WR\*和RD\*是最基本的控制信号
- 组合后,控制4种基本的总线周期

总线周期	IO/M*	WR*	RD*
存储器读	低	恒	低
存储器写	低	低	高
I/O读	高	恒	低
I/O写	高	低	画

# 2. 读写控制引脚——基本控制信号的组合方法(IBM-PC总线)



T1状态: 输出存储器地址或I/0地址

T2状态: 输出控制信号

T3和Tw状态: 总线操作持续, 并检测

READY以决定是否延长时序

T4状态: 完成数据传送

#### READY

• 存储器或I/O口就绪,输入、高电平有效

- 在总线操作周期中,8088 CPU会在**第3个时钟周期的 前沿(下降沿)**测试该引脚
  - ·如果测到高有效,CPU直接进入第4个时钟周期
  - •如果测到无效,CPU将插入等待周期Tw

• CPU在等待周期中仍然要监测READY信号,有效则进入第4个时钟周期,否则继续插入等待周期Tw。

- DEN\* (Data Enable)
- 数据允许,输出、三态、低电平有效
- 有效时,表示当前数据总线上正在传送数据,可利用它来控制对数据总线的驱动

- DT/R\* (Data Transmit/Receive)
- 数据发送/接收,输出、三态
- 该信号表明当前总线上数据的流向
- 高电平时数据自CPU输出(发送)
- 低电平时数据输入CPU (接收)

- SSO\* (System Status 0)
- •最小组态模式下的状态输出信号
- •它与IO/M\*和DT/R\*一道,通过编码指示CPU在最小组态下的8种工作状态:
  - 1. 取指
  - 2. 存储器读
  - 3. 存储器写
  - 4. 过渡状态

- 5. 中断响应
- 6. I/O读
- 7. I/O写
- 8. 暂停 (HLT)

系统级操作为低电平, 指令级操作为高电平。

#### 3. 中断请求和响应引脚

- INTR (Interrupt Request)
- •可屏蔽中断请求,输入、高电平有效
- •有效时,表示请求设备向CPU申请可屏蔽中断
- •该请求的优先级别较低,并可通过关中断指令 CLI清除标志寄存器中的**IF标志**、从而对中断请 求进行屏蔽

3. 中断请求和响应引脚

- INTA\* (Interrupt Acknowledge)
- •可屏蔽中断响应,输出、低电平有效
- •有效时,表示来自INTR引脚的中断请求已被 CPU响应,CPU进入中断响应周期
- **中断响应周期是连续的两个**,每个都发出有效响应信号,以便通知外设他们的中断请求已被响应、并令有关设备将中断向量号送到数据总线

# 3. 中断请求和响应引脚

NMI (Non-Maskable Interrupt)

- •不可屏蔽中断请求,输入、上升沿有效
- •有效时,表示外界向CPU申请不可屏蔽中断
- 该请求的优先级别高于INTR,并且不能在CPU内被屏蔽
- 当系统发生紧急情况时,可通过他向CPU申请不可屏蔽中断服务

3. 中断请求和响应引脚

•主机与外设进行数据交换通常采用可屏蔽中断

•不可屏蔽中断通常用于处理掉电等系统故障

# 4. 总线请求和响应引脚

- HOLD
- 总线保持(即总线请求),输入、高电平有效
- •有效时,表示总线请求设备向CPU申请占有总线
- •该信号从有效回到无效时,表示总线请求设备对总线的使用已经结束,通知CPU收回对总线的控制权
- DMA控制器等主控设备通过HOLD申请占用系统总线(通常由CPU控制)

# 4. 总线请求和响应引脚

- HLDA (HOLD Acknowledge)
- 总线保持响应(即总线响应),输出、高电平有效
- •有效时,表示CPU已响应总线请求并已将总线释放
- •此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻,使总线请求设备可以顺利接管总线
- •待到总线请求信号HOLD无效,总线响应信号HLDA 也转为无效,CPU重新获得总线控制权

- RESET
- •复位请求,输入、高电平有效
- •该信号有效,将使CPU回到其初始状态;当它再度返回无效时,CPU将重新开始工作
- •8088/86复位后 CS=FFFFH、IP=0000H, 所以程序入口在物理地址FFFF0H

- CLK (Clock)
- •时钟输入
- 系统通过该引脚给CPU提供内部定时信号。8088的标准 工作时钟为5MHz
- IBM PC/XT机的8088采用了4.77MHz的时钟, 其周期约为210ns
- · IBM PC/XT机时钟信号由8284时钟信号发生器提供。

- Vcc
- •电源输入,向CPU提供+5V电源

- GND
- •接地(输入),向CPU提供参考地电平

- MN/MX\* (Minimum/Maximum)
- •组态选择,输入
- •接高电平时,8088引脚工作在最小组态;反之,8088工作在最大组态

- TEST\*
- •测试,输入、低电平有效
- 该引脚与WAIT指令配合使用
- 当CPU执行WAIT指令时,他将在每个时钟周期对该引脚进行测试:如果无效,则程序踏步并继续测试;如果有效,则程序恢复运行
- 也就是说,WAIT指令使CPU产生等待,直到引脚有效为 止
- 在使用协处理器8087时,通过引脚和WAIT指令,可使8088与8087的操作保持同步

浮点处理指令后面有WAIT指令。 有esc前缀的指令会由8087执行。

· CPU、接口芯脚信号上,产

个方面:

- (1) 引脚的
- (2) 信号的
- (3) 有效电
- (4) 三态能力

输出正常的低电平、 高电平外,还可以输 出高阻的第三态


CPU引脚是系统总线的基本信号可以分成三类信号:

- •8位**数据线:**  $D_0 \sim D_7$  (双向,三态)
- •20位**地址线**: A<sub>0</sub>~A<sub>19</sub> (单向,三态)
- •控制线:
  - ALE, IO/M\*, WR\*, RD\*, READY
  - INTR、INTA\*、NMI,HOLD、HLDA
  - RESET、CLK、Vcc、GND


英文缩写	功能定义	信号的流向	有效电平	三态能力
ALE	地址锁存允许	输出	高电平	-
IO/M*	I/O或存储器访问	输出	高电平/低电平	٧
WR*	写控制	输出	低电平	٧
RD*	读控制	输出	低电平	٧
READY	存储器或I/O口就绪	输入	高电平	_
INTR	可屏蔽中断请求	输入	高电平	_
INTA*	可屏蔽中断响应	输出	低电平	—
NMI	不可屏蔽中断请求	输入	上升沿	_
HOLD	总线保持(即总线 请求)	输入	高电平	_
HLDA	总线保持响应(即 总线响应)	输出	高电平	_
RESET	复位请求	输入	高电平	_

- •后续问题:
- CPU引脚如何与外部连接?
- •总线形成
- CPU引脚是如何相互配合,实现总线操作、控制系统工作的呢?
- •总线时序

#### (5) 最小组态的总线形成



# 1) 8282芯片外部引脚




具有三态输出的 TTL电平锁存器 (+5V等价于逻辑"1",0V等价于逻辑"0")

STB 电平锁存引脚 OE\*输出允许引脚

每一位都是一个三态锁存器,

8个三态锁存器的控制端连在一起

# 2) 8282芯片内部结构



### 3) 20位地址总线的形成


- •采用3个8282进行锁存和驱动
- •Intel 8282是三态透明锁存器,类似有Intel 8283和 通用数字集成电路芯片74LS373。

比8282的驱动能力更强。

#### •三态输出:

- •输出控制信号有效时,允许数据输出;
- 无效时,不允许数据输出,呈高阻状态
- •透明: 锁存器的输出能够跟随输入变化

# 4) 8286芯片外部引脚




8286

OE\*=0,导通 T=1 A→B T=0 A←B OE\*=1,不导通

每一位都是一个双向三态门,

8位具有共同的控制端

# 5) 8286芯片内部结构



# 6)8位数据总线的形成


- •采用数据收发器8286进行双向驱动
- •Intel 8286是8位三态双向缓冲器,类似功能的器件还有Intel 8287、通用数字集成电路74LS245等
- 另外,接口电路中也经常使用三态单向缓冲器, 例如通用数字集成电路74LS244就是一个常用的 双4位三态单向缓冲器

(5) 最小组态的总线形成

• (1) 20位地址总线——采用3个三态透明锁存器 8282进行锁存和驱动

• (2) 8位数据总线——采用数据收发器8286进行驱动


• (3) 系统控制信号——由8088引脚直接提供(其中少量信号需要外接简单的组合逻辑电路来生成)



#### 7) 系统控制信号的形成

8088的控制线不需驱 动可以直接用作系统 控制总线。

IO/M和RD、WR这3个信号经过如图所示的组合才能得到存储器读信MEMR,存储器写信MEMW、I/O读信号IOR和I/O写信号IOW。



# 8) 8284时钟发生器

8088内部没有时钟发生器,需要外接时钟发生器8284。

8284由三部分组成:


时钟发生电路

复位电路


准备就绪电路

其内部电路的框图和引脚图如图所示。


# 8)8284外部引脚图



### 8)8284外部引脚与内部结构



名 称	国标符号	IEEE 标准符号
与门	- &	<u>*</u>
或门	≥1 	
非门		
与非门	- &	*
或非门		



#### 8284的功能

#### 1. 时钟信号产生(时钟发生电路)

- •内部震荡器X1,X2,外接晶体即可震荡。
- 外时钟输入端EFI。
- 时钟选择端F/G\*,输入,为高选择外时钟,为低选择内时钟
- OSC: 输出,内部时钟同频信号。 提供给IBM显卡使用。
- PCLK: 输出,输入时钟6分频信号,占空比1/2。 作系统产生多任务、多线程、多进程的机制。
- CLK: 输出,输入时钟3分频信号,占空比为1/3。8086 (88) 时钟
- CSYNC: 输入,外部时钟的同步信号。使用内部时钟时,CSYNC接地

(1)8284内部有一个石英晶体振荡器,只需在石英晶体连接端X1、X2两端外接石英晶体(晶振频率为14.31818MHz)即可。

也可由外振源输入端EFI输入一个TTL电平的振荡信号为时钟源。由外振源/晶体端F/C\*来控制上述的两种选择。为高电平时,EFI端有效。

(2) 时钟同步输入端CSYNC是为多个8284的时钟同步而设置的。

在多个8284同时工作时,如果要求同相位的时钟信号,则把这些8284的EFI端接到同一个外振源,并用CSYNC信号来控制它们同步工作。当CSYNC为高电平时,8284的内部计数器复位;CSYNC变为低电平时,8284才开始工作。


使用晶体时,CSYNC应接地。

(3) **振荡信号**经3分频后由CLK输出一个占空比为 1/3的MOS**时钟信号**。CLK信号再经二分频为供 外部设备使用的**外部时钟PCLK**,这是一个占 空比为1/2的TTL电平信号。

(4) PC XT微机只使用一片8284,外接14.31818MHz的晶体(这是IBM彩色图形卡上必须使用的频率),输出三种频率信号:

OSC端输出14.32MHz的振荡信号:供显示器使用; CLK端输出4.77MHz的时钟信号:提供给CPU和系统; PCLK端输出2.38MHz的外部时钟信号:给8253定时/ 计数器提供时钟输入。

# 8284 工作波形图



### 8284的功能

#### 2. 复位逻辑

• 输入RES经斯密特触发器整形后,由系统时钟同步产生 RESET信号,给计算机系统复位。

复位电路由一个**施密特触发器**和一个**同步触发器**组成。复位输入信号RES经过施密特触发器**整形**,在时钟脉冲**下升沿**送入同步触发器,产生系统复位信号RESET。

由于在同步触发器D端接有一个施密特触发器,故对复位信号要求不严格,由简单的RC放电回路即可生成。

### 8284的功能


#### 3. 准备好控制逻辑

- 准备好控制电路由有两组控制信号,
- RDY1 ĀEN1 和 RDY2 ĀEN2

(1) **准备就绪电路**由两个D触发器和一些门电路组成。准备就绪信号RDY<sub>1</sub>、RDY<sub>2</sub>分别由对应的地址允许信号AEN<sub>1</sub>、AEN<sub>2</sub>来进行控制。


# 准备好控制逻辑

- AEN称为地址允许(高电平时说明总线上正在实施 DMA操作),它在8284的内部经反相后和RDY一起作 为与门的输入端。
- ·若系统不提供DMA功能,AEN和RDY可以同时连接存储器或接口芯片提供的RDY信号(AEN需取反再输入)。
- •两组输入可仅使用一组,**不用组的RDY接地,AEN接** Vcc。



## 准备好控制逻辑


(2) 当准备就绪输入信号已和时钟同步时,可只使用一级同步方式,同步方式选择输入端ASYNC接高电平;否则应选用二级同步方式,ASYNC接低电平,ASYNC为低多插入一个时钟周期。



# 准备好控制逻辑

一级同步方式是在ASYNC接高电平时,将准备就绪输入信号直接在CLK的下降沿同步到FF2,处于这种方式时,要求外设能够提供建立时间要求的RDY信号。

### 8284内部结构图




# 准备好控制逻辑

二级同步方式是在ASYNC接低电平时,准备就绪输入信号有效后,首先在CLK的上升沿同步到触发器1(FF1),然后在CLK下降沿同步到FF2,使READY有效(高电平)。

准备就绪输入信号无效时,将直接在CLK**下降沿**同步到FF2,使READY无效。

### 8284 工作波形图 例: RDY1和READY



•时序(Timing)是指信号高低电平(有效或无效) 变化及相互间的时间顺序关系。

•时序主要由CPU中的控制器来控制,决定系统各部件间的同步和定时。

·总线时序描述CPU引脚如何实现总线操作。

- 描述总线操作的微处理器时序有三级:
  - •指令周期 → 总线周期 → 时钟周期
- •**指令周期**是指一条指令经取指、译码、读写操作数到执行完成的过程。若干总线周期组成一个指令周期
- **总线周期**是指CPU通过总线操作与外部(存储器或I/O端口)进行一次数据交换的过程


· 总线操作是指CPU通过总线对外的各种操作

- •8088的总线操作主要有:
  - •存储器读、I/O读操作
  - •存储器写、I/O写操作
  - 中断响应操作
  - 总线请求及响应操作
  - CPU正在进行内部操作、并不进行实际对外操作的空 闲状态Ti

- 任何指令的**取指**阶段都需要存储器读总线周期,读取的 内容是指令代码
- 任何一条以存储单元为源操作数的指令都将引起存储器 读总线周期,任何一条以存储单元为目的操作数的指令 都将引起存储器写总线周期
- 只有执行IN指令才出现I/O读总线周期,执行OUT指令才出现I/O写总线周期
- CPU响应可屏蔽中断时生成中断响应总线周期

- •8088的基本总线周期需要4个时钟周期
  - •4个时钟周期编号为 $T_1$ 、 $T_2$ 、 $T_3$ 和 $T_4$
  - · 总线周期中的时钟周期也被称作"T状态"
  - 时钟周期的时间长度就是时钟频率的倒数
- 当需要延长总线周期时需要插入等待状态Tw

### 总线周期的构成



•总线操作中如何实现CPU与内存、接口芯片间的 时序同步是关键

#### •同步时序:

- 各部件都以系统时钟信号为基准
- 当相互不能配合时,快速部件(CPU)插入等待状态等待慢速部件(I/O和存储器)


#### •异步时序:


CPU与外设接口通过应答联络信号实现同步操作


### (7) 8088最小组态的总线时序


本节展开微处理器最基本的4种总线周期

存储器读总线周期 存储器写总线周期 I/O读总线周期 I/O写总线周期









### 等待状态Tw


• 同步时序通过插入**等待状态**,来使**速度差别较大**的两部分**保持同步** 

- •在读写总线周期中,判断是否插入Tw
  - 1. 在T3的前沿检测READY引脚是否有效
  - 2. 如果READY无效,在T3和T4之间插入一个等效于T3的Tw,转1
  - 3. 如果READY有效,执行完该T状态,进入T4状态

# (8) 8088最大组态中的引脚定义

- 8088的数据/地址等引脚在最大组态与最小组态时相同
- 有些控制信号不相同,主要是用于输出操作编码信号,由总线控制器8288译码产生系统控制信号:
  - S2\*、S1\*、S0\*——3个状态信号
  - LOCK\*——总线封锁信号
  - QS1、QS0——指令队列状态信号
  - RQ\*/GT0\*、RQ\*/GT1\*——2个总线请求/同意信号


### 8088的引脚图



# (8) 8088最大组态中的引脚定义

<b>S2</b> *	< <b>S1</b> <sup>×</sup>	* <b>SO</b> *	CPU的工作状态
0	0	0	中断响应
0	0	1	I/O读
0	1	0	I/O写
0	1	1	暂停
1	0	0	取指
1	0	1	存储器读
1	1	0	存储器写
1	1	1	过渡状态

(8) 8088最大组态的总线形成




### (9) 8088最大组态的总线形成

- (1) 系统地址总线 采用三态透明锁存器74LS373和三态单向缓冲器 74LS244
- (2) 系统数据总线 通过三态双向缓冲器74LS245形成和驱动
- (3) 系统控制总线 主要由总线控制器8288形成 MEMR\*、MEMW\*、IOR\*、IOW\*、INTA\*

# 最大组态控制总线形成

<b>S</b> 2	<b>S</b> 1	S0	8086总线周期	8288命令输出
0	0	0	中断响应	INTA
0	0	1	读I/O口	IORC
0	1	0	写I/O口	IOWC,AIOWC
0	1	1	暂停	
1	0	0	取指令代码	MRDC
1	0	1	读存储器	MRDC
1	1	0	写存储器	MWTC,AMWC
1	1	1	过渡状态	

### 8288总线控制器内、外部结构



### 8288工作方式相关的引脚

• CEN片选信号,CEN为高电平允许8288工作,否则禁止工作


• IOB工作方式选择,IOB接地,8288为单处理器工作方式; IOB接+5V为多处理器工作方式。

• AEN芯片工作允许,低电平有效。多处理器系统中由总线仲裁器控制8288工作。


### 8288工作方式相关的引脚

- MCE/PDEN:总线主模块允许/外设数据允许。
- 单处理器工作时为MCE。此信号控制主从方式工作 芯片协调工作。
- 多处理器系统中为PDEN。此信号作为数据总线收发器开启信号

## 8088最大组态的写总线时序(内存)



# 8088最大组态的读总线时序(内存)



# 8088最大组态下I/O读写时序

•基本与内存读写时序相同,区别在于状态信号的差异。

### (10) 微机系统总线

- 微机系统采用总线结构。系统中主要部件通过系统总线相互连接、实现数据传输,并使微机系统具有组态灵活、 易于扩展等诸多优点。
- 广泛应用的总线都实现了标准化,便于互连各个部件时 遵循共同的总线规范。接口的任一方只需要根据总线标 准的要求来实现和完成接口的功能,而不必了解对方的 接口方式。
- 总线接口也是一种通用的接口技术。


### (10) 微机系统总线

- **总线连接方法**广泛用于微机系统的**各个连接层次** 上
  - •大规模集成电路**芯片内部**(如微处理器的内部 总线)
  - 主机板中微处理器、存储器及I/O接口电路之间, 主机模板与各种接口模板之间
  - 微机系统之间以及微机系统与外部设备之间

### 芯片总线(Chip Bus)

- •一个大规模集成电路芯片内部,或一个较小系统中各种不同器件连接在一起的总线;用于芯片级互连
- 芯片总线也称为局部总线(Local Bus)
- 微处理器的引脚信号就是芯片总线
- 微处理器内部的控制器、运算器、寄存器之间,还有系统主机板上CPU、存储器、接口电路等之间通常就是利用芯片级总线互连的


# 芯片总线(Chip Bus)




### 内总线(Internal Bus)

- 微机系统中**模板与模板间连接的总线**,是微机系统所特有的总线;用于模板级互连
- •内总线也被称为板级总线或**系统总线**(System Bus)
- · 多数已实现标准化,例如STD总线、ISA总线等。
- 微机主板的各种扩展插槽多属于内总线

### 内总线(Internal Bus)



## 内总线(Internal Bus)





USB总线


PCI总线

ISA总线

## 外总线(External Bus)

- 微机系统之间或微机系统与其外设通信的总线, 用于设备级互连
- 外总线过去又称为通信总线,主要指串行通信总线,例如RS-232
- 现在,外总线的意义常延伸为外设总线,主要用于连接各种外设
- 外总线种类较多,常与特定设备有关,例如 Centronics并行打印机总线、IEEE 488智能仪器 仪表并行总线(又称为GPIB总线)

## 外总线(External Bus)



## 常见系统总线


•在微机发展和应用中出现了许多种内、外总线标准

- •第一个标准化的微机总线S-100总线
- •面向工业控制领域的STD总线
- •32位PC机上的ISA系统总线、EISA总线、VESA总线、PCI总线、USB总线等

# CPU组态与系统总线的区别与联系

- CPU的不同组态提供了不同的芯片总线形成方式
- •但CPU组态提供的总线信号并**不一定**被特定总线 标准直接**作为系统总线上的信号**。
- 多数总线标准是**在CPU引脚信号的基础上**增添自定义的逻辑电路,**生成**符合自己标准的**总线信号**

## IBM PC总线(一种系统总线)




- IBM PC总线是IBM PC/XT机上使用的8位系统总线
- 有62条信号线,用双列插槽连接,分A面(元件面)和B面(焊接面)
- •实际上是8088 CPU核心电路总线的扩充和重新驱动
- 与最大组态下的8088总线相似

#### IBM PC 总线

- • $D_0 \sim D_7$ ——8位双向数据线
- •A<sub>0</sub>~A<sub>19</sub>——20位输出地址线
- •ALE——地址锁存允许,每个CPU 总线周期的 T1 状态高电平有效
- •MEMR\*——存储器读,输出、低有效
- •MEMW\*——存储器写,输出、低有效
- IOR\*——I/O读,输出、低有效
- IOW\*——I/O写,输出、低有效
- •I/O CH RDY——I/O通道准备好,输入、高有效

## IBM PC 总线



最大、最小 组态兼容


### IBM PC总线

- • $IRQ_2 \sim IRQ_7$  —中断请求信号,输入、高有效
- •AEN——地址允许信号,输出、高有效,用于指示DMA总线周期
- DRQ<sub>0</sub>~DRQ<sub>3</sub>——DMA请求信号,输入、高有效
- DACK<sub>0</sub>\*~DACK<sub>3</sub>\*——DMA响应信号,输出、 低有效
- •T/C——计数结束信号,输出、正脉冲有效

#### IBM PC 总线

- RESET——复位信号,输出、高有效
- IOCHCK\*——I/O通道校验,输入、低有效
- OSC——晶振频率脉冲,输出14.31818MHz的主振频率 信号
- CLK——系统时钟,输出4.77MHz的系统时钟信号
- +5V、-5V、+12V、-12V、GND——电源和地线


## IBM PC总线——总线周期




#### 与8088CPU提供的总线周期一致:

基本总线周期由4个T状态组成:  $T_1$ 、 $T_2$ 、 $T_3$ 、 $T_4$ 等待时钟周期Tw,在总线周期的 $T_3$ 和 $T_4$ 之间插入空闲时钟周期Ti,在两个总线周期之间插入


## IBM PC总线——总线周期




## IBM PC存储器读总线周期




## IBM PC存储器写总线周期



## IBM PC I/O读总线周期



## IBM PC I/O写总线周期



## 本章教学目的

- 1. 了解8088的两种组态形式;
- 2. 掌握最小组态下的引脚定义、总线形成和总线时序;
- 3. 了解最大组态下的引脚定义、总线形成和总线时序;
- 4. 理解总线及其层次结构
- 5. 掌握IBM PC总线的引脚及其总线周期。