## Instituto Tecnológico de Buenos Aires

## 22.42 Laboratorio de electrónica

# Trabajo práctico 4

## Grupo 7

Stewart Harris, María Luz	57676
Parra, Rocío	57669
Pierdominici, Matías Nicolás	57498
González Orlando, Tomás Agustín	57090

## Profesores

COSSUTTA, Pablo Martín WEILL, María Alejandra SALVATI, Matás Damián

Presentado: 26/10/2018

## $\mathbf{\acute{I}ndice}$

1	Comportamiento de Amplificadores Operacionales						
	1.1	Introducción					
2	Car	Caracterización de amplificadores operacionales					
	2.1	Análisis matemático con modelo de polo dominante					
		Método de medición					
	2.3	Análisis de resultados					
		2.3.1 Respuesta en frecuencia					
		2.3.2 Impedancia de entrada					
	2.4	Conclusiones					

## 1 Comportamiento de Amplificadores Operacionales

### 1.1 Introducción

## 2 Caracterización de amplificadores operacionales

En esta sección se estudiará cómo la presencia del operacional afecta a un circuito que sin él es puramente resistivo, lo cual permite apreciar los cambios introducidos por los polos propios de este componente. El circuito en cuestión es el siguiente:




Figura 1: Circuito no inversor

Los componentes utilizados fueron:

Componente	Valor de la consigna	Valor comercial $(\pm 5\%)$	Valor medido
$R_1$	2	2.2	2.19
$R_2$	160	150	145
$R_3$	100	100	98

Table 1: Valores de resistencias en  $k\Omega$ 

El operacional utilizado fue el LM833, y el circuito fue armado en una protoboard.

### 2.1 Análisis matemático con modelo de polo dominante

Como el único componente de este circuito que puede introducir polos en este circuito es el *op amp* (dejando de lado capacidades e inductancias parásitas), la única forma de obtener una respuesta en frecuencia para este circuito que no sea una constante es considerando modelos de operacionales que tomen en cuenta las singularidades de los mismos.

Asumiendo que entre  $V^+$  y  $V^-$  no circula corriente, y aplicando un divisor de tensión obtenemos que:

$$\begin{cases} V^+ = V_{in} \\ V^- = \frac{R_1}{R_1 + R_2} \cdot V_{out} \end{cases}$$

Aplicando la ecuación fundamental del operacional y simplificando, resulta que la ganancia ideal (con  $A_0$  infinito) es:

$$G = 1 + \frac{R_2}{R_1} = 67.21 \sim 36.5dB \tag{1}$$

Como el  $A_0$  del operacional (según su hoja de datos) es de  $110dB \sim 3.16 \times 10^5 \gg G$ , entonces podemos utilizar el modelo explicado en la introducción para obtener la  $\omega_p'$  a esta ganancia, con lo cual la función transferencia del circuito queda:

$$H(s) = \frac{G}{\frac{s}{\omega_p'} + 1} \tag{2}$$

Habiendo obtenido el valor del bandwidth product de la data sheet del operacional, el valor de la frecuencia de corte es  $f_p' = \frac{BWP}{G} \sim 238kHz$ , de donde se puede completar la transferencia 2 con  $\omega_p' = 2\pi f_p'$ . El circuito tiene, entonces, un único polo que se encuentra en esta frecuencia, y para  $f \ll f_p'$ , la ganancia debería ser igual a la ideal.

Por otro lado, como consideramos que no circula corriente entre las entradas inversora y no inversora del operacional, la impedancia de entrada según este modelo es infinita.

#### 2.2 Método de medición

Hasta este punto, parecería que la resistencia  $R_3$  no tiene ninguna influencia en el comportamiento del circuito. Sin embargo, si consideramos que el valor de esta resistencia es de  $98k\Omega$ , se debería tener en cuenta que incluso una corriente del orden de los nA podría provocar una caída de tensión de varios mV. Siendo que según la hoja de datos del operacional, la corriente de bias del circuito es típicamente de 300nA, esperaríamos observar un offset en esta resistencia de  $R_3 \cdot I_b = 29.4mV$ . Siendo que además el circuito tiene una ganancia elevada, esta pequeña diferencia de potencial podría resultar en la salida de un offset de aproximadamente 1.98V, lo cual podría afectar considerablemente la saturación del circuito.

Para verificar que este análisis tiene mérito, se midió la diferencia de potencial entre la entrada y la salida cuando la fase entre ellas era de  $0^{\circ}$ , que se cumplía en f = 1kHz.




Figura 2: Offset entre la salida y la entrada cuando  $/H(f)|=0^{\circ}$ 

Efectivamente, se obtuvo un offset de 2.15V en esta medición. La discrepancia entre lo calculado y lo obtenido podría provenir de una corriente de bias superior a la típica: una corriente de 327nA explicaría perfectamente el resultado obtenido, y la información aportada por el fabricante indica que este valor puede llegar hasta los 750nA, con lo cual parecería un valor razonable. A su vez, parte de la tensión continua que se ve amplificada podría deberse a una  $V_{DC}$  parásita del generador utilizado, ya que 2.5mV extra en la entrada también explicarían el resultado obtenido. Cualquiera de estos dos factores, o una combinación de ambos, podría estar influyendo en el resultado.

Debido a este fenómeno, se debió trabajar con un offset de alrededor de -30mV a la hora de medir la respuesta en frecuencia y la impedancia de entrada del circuito (aproximadamente porque no en todas las mediciones se usó exactamente el mismo valor). No considerarlo llevaba a una asimetría en la saturación del operacional que limitaba la tensión de entrada aún más que lo que lo hacía la gran ganancia del circuito y el  $slew\ rate$ .




Figura 3: Saturación producto del offset entre la salida y la entrada

En cuanto a la impedancia de entrada, la misma se midió asumiendo que la resistencia  $R_3$  podía considerarse constante y con fase 0° para todas las frecuencias, de forma tal que midiendo  $V_{R_3}$ , se puede obtener la corriente como  $I = \frac{V_{R_3}}{R_3}$ .

#### 2.3 Análisis de resultados

#### 2.3.1 Respuesta en frecuencia

Superponiendo las mediciones de respuesta en frecuencia, lo calculado con la fórmula 2 y la simulación del circuito en LTspice, se elaboraron los diagramas de Bode de la figura 6  $^1$ .

Tanto el modelo utilizado para llegar a la función transferencia analíticamente como el utilizado por el simulador predicen que en la frecuencia de corte debe observarse un polo de primer orden. Sin embargo, las mediciones indican la presencia de un polo de segundo orden, donde los dos polos son complejos conjugados debido al sobrepico que se presenta.

Efectivamente este circuito está presentando otro polo además del dominante del capacitor. Una explicación que se podría ofrecer yace en la capacidad entre  $V^+$  y  $V^-$ , o differential input capacitance,

<sup>&</sup>lt;sup>1</sup>Los diagramas de bode se encuentran al final de esta sección

que el fabricante estima en 12pF. Planteado con la presencia de este capacitor, las ecuaciones del circuito resultan:




Figura 4: Circuito considerando la differential input capacitance

$$\begin{cases} V_{in} = V^{+} + I_{3} \cdot R_{3} \\ V^{+} = V^{-} + I_{3} \cdot \frac{1}{sC} \\ V_{out} = I_{2} \cdot R_{2} + V^{-} \\ V_{out} = A_{vol}(s) \cdot (V^{+} - V^{-}) \\ V^{-} = I_{1} \cdot R_{1} \\ I_{1} = I_{2} + I_{3} \end{cases}$$

Resolviendo el sistema, la nueva función transferencia se obtiene como:

$$H(s) = \left(\frac{A_0 \cdot (R_1 + R_2)}{R_2 + A_0 \cdot (R_1 + 1)}\right) \cdot \left(\frac{1}{\frac{K}{\omega_p \cdot (R_2 + A_0 \cdot (R_1 + 1))} \cdot s^2 + \frac{(\omega_p \cdot K + R_1 + R_2)}{\omega_p \cdot (R_2 + A_0 \cdot (R_1 + 1))} \cdot s + 1}\right)$$
(3)

En la expresión anterior, llamamos  $K = C \cdot (R_1 \cdot R_2 + R_3(R_1 + R_2))$ . Notamos que el término constante es idéntico al que habíamos obtenido sin considerar el capacitor, que aproximadamente la ganancia ideal del circuito.

Simulando con C = 12pF, se obtienen los resultados de la figura 7.

El modelo predice la presencia de un sobrepico, pero sin embargo no se llega a ajustar exactamente a lo que se midió. Esto puede deberse a que para un valor tan bajo de C, cualquier capacidad parásita presente en el circuito puede influir en el resultado obtenido. Por ejemplo, si considerásemos que podemos tener otros 10pF provenientes de la protoboard, y que la capacidad del operacional es de 14pF en lugar de 12pF (ya que el fabricante indica que son 12, pero no aporta valores máximos ni con cuánto error ni en qué condiciones fueron medidos), la capacidad podría llegar a resultar incluso el doble.

Estudiaremos el efecto de los errores de aproximación con un análisis Montecarlo. Simulando el circuito con las puntas del osciloscopio, el capacitor de 12pF con tolerancia 5% para todos los componentes del circuito, el resultado que se obtiene es:




Figura 5: Análsis de Montecarlo de la respuesta en frecuencia

Siendo que se observan picos de hasta 42dB, concluimos que los resultados obtenidos pueden explicarse con el modelo utilizado si tenemos en cuenta el error en el valor de los componentes.

Cabe destacar que en la función 3, si  $R_3 = 50\Omega$  (del generador), la función no sólo no presenta un sobrepico, sino que el segundo polo no se aprecia en absoluto en este rango de frecuencias. Esto quiere decir que la presencia de una resistencia de  $100k\Omega$  a la entrada, que según los modelos estudiados no debería afectar el comportamiento del circuito, ocasiona que un factor que de otra forma sería despreciable lleve la respuesta en frecuencia observable de primer orden a segundo orden.

#### 2.3.2 Impedancia de entrada

Si consideramos que la impedancia entre la entrada inversora y la no inversora del operacional es infinita, entonces también debería serlo la impedancia de entrada del circuito. Sin embargo, al estar midiendo una impedancia tan grande, debemos considerar que ya comienza a afectar las mediciones considerablemente la presencia de las puntas del osciloscopio. Como se utizaron en configuración x10, conectarlas al circuito implica poner en paralelo un capacitor de  $C_{osc} \sim 10pF$  y una resistencia de  $R_{osc} \sim 10 M\Omega$ . A su vez, con impedancias de este orden tampoco es razonable considerar que no entra ninguna corriente por el operacional. Deben tenerse en cuenta también, pues, los C=12pF que informa el fabricante que hay entre  $V^+$  y  $V^-$ , que quedarán en serie con  $R_1$ .

La impedancia de entrada que utilizaremos es entonces:

$$Z_{in}(s) = \frac{C_{osc}CR_{osc}R_{1}R_{3} \cdot s^{2} + [R_{3} \cdot (C_{osc}R_{osc} + CR_{1} + CR_{osc}) + R_{osc}CR_{1}] \cdot s + R_{3} + R_{osc}}{C_{osc}CR_{osc}R_{1} \cdot s^{2} + (C_{osc}R_{osc} + CR_{1} + CR_{osc}) \cdot s + 1}$$
(4)

Con esta función, simulando en Spice con las tres puntas utilizadas (antes  $R_3$ , después de  $R_3$  y en la salida para controlar que no se sature), se obtiene el diagrama de bode de la figura 8

El modelo utilizado por el simulador se asemeja más a los resultados obtenidos que el que respresenta la ecuación 4, sobre todo en la fase. Esto podría indicar que en Spice se están teniendo en cuenta parámetros adicionales del operacional, como por ejemplo el segundo polo de  $A_{vol}(s)$ , que sabemos que existe porque la  $unity\ gain\ frequency\ (9MHz)$  no es igual al  $bandwidth\ product\ (16MHz)$ . Sin embargo, la forma de la función medida se respeta en ambos casos.

#### 2.4 Conclusiones

Si bien los modelos de operacional discutidos en la introducción resultan útiles en muchos casos, es importante tener presente qué suposiciones se están haciendo cuando se los utiliza y si las mismas son válidas en cada circuito que se utiliza en particular. En este caso, la presencia de una resistencia de  $100k\Omega$  a la entrada provocó que no se pudiese despreciar el efecto de la corriente de bias, que producía un offset de 2V a la salida, así como que el efecto de la capacidad parásita del operacional fuera apreciable, resultando que el circuito presentara dos polos complejos conjugados en lugar de primer orden. No conocer la existencia de un sobrepico en un circuito podría ocasionar garrafales errores en ganancia en la frecuencia de corte y overshoot en el transitorio, con lo cual es importante tener en cuenta estos parámetros a la hora de diseñar circuitos.




Figura 6: Respuesta en frecuencia según modelo  ${\cal A}_{vol}(s)$ 




Figura 7: Respuesta en frecuencia considerando la  $\it differential~input~capacitance$ 




Figura 8: Impedancia de entrada