№	ДК-91	Тема розрахункової графічної роботи
1		Контроллер формування керуючих сигналів зовнішнім пристроєм
2		Контроллер генератору сигналів з протоколом 1-Wire
3		Контроллер передачі атмосферних параметрів протоколом SPI
4		Контроллер передачі власних даних протоколом І2С
5		Контроллер передачі числових даних протоколом UART
6		контроллер для передачі власних даних протоколом эгі
7		Контроллер передачі синусоїдального сигналу до ЦАП шиною UART
8		контроллер формування шилуг-сигналу по шинг бит
9		Контроллер передачі числових даних протоколом SPI для відображення на індикаторах
10		Контроллер генератору сигналів з протоколом I2C

Алгоритм:

- Адреса uart_mem починається з 32 і йде до 287 (255 + 32).
- Щоб почати надсилання потрібно взвести сигнал start

```
uart_sender.v U X

uart_sender.v

integer i;

always @(posedge i_start) begin

always @(posedge i_start) begin

o_read_addres = 0;

data_is_sent = 1;

end

end

24
```

• Для цього потрібно в остайню комірку памяті контролера записати нуль

• Використовую таку команду

Це єдина команда яка є в памяті




- Після того як виконалась ця команда почнеться передача по юарту
- Спершу встановиться сигнал start
- Потім sender почне починабчи з нуля збільшувати значення на адресі читання uart_mem
- При цьому sender буде діставати по 32 біти данних, тобто по 4 байти
- Передаватиме він по юарту кадри з розміром корисної інформації 8 біт
- Гармонічний сигнал я створив за допомогою сайту <u>Sine Look Up Table Generator Calculator</u> (daycounter.com) та записав його в пам'ять контролера

```
initial $readmemh("uart_mem_init.dat", mem);
```

• Сигнал юарт формується наступним чином

```
28 uart_message = { 1'b1, i_data[7:0], 1'b0, 1'b1, i_data[15:8], 1'b0, 1'b1, i_data[23:16], 1'b0, 1'b1, i_data[31:24], 1'b0 };
```

• А ось який сигнал передається юартом (зачеркнув корисні біти)



- Ресівер ж приймає сигнал за рахунок чіткої синхронізації з сендером
- Негативний фронт означає старт біт і його ловить і посчинає прийом данних


```
■ uart_sender.v U
■

■ uart receiver.v U ×
                                          ≣ core.v U


■ uart receiver.v

 18
           always @(i rst) begin
 19
 20
               start = 0;
               i = 0;
 21
 22
           end
 23
           always @(negedge i_data) begin
 24
               start = 1;
 25
           end
 27
           always @(posedge i clk) begin
               if (start && (i != 10)) begin
 29
                   data = {data[8:0], i data};
 30
                   i = i + 1;
 31
               end
 32
               if (start && (i == 10)) begin
 33
                   o data[0] = data[8];
                   o data[1] = data[7];
 35
                   o_data[2] = data[6];
 36
                   o data[3] = data[5];
 37
                   o data[4] = data[4];
 38
                   o data[5] = data[3];
                   o data[6] = data[2];
 40
 41
                   o data[7] = data[1];
                   i = 0;
 42
 43
               end
 44
           end
 45
       endmodule
 46
```


- Також є ресет але для його використання слід знаново обновити остайню комірку памяті котролерра
- Зауважу що сам поцесор не задіяий в передачі данних і може спокійно виконувати іншу роботу
- Ось наприклад аиконання сортування паралельно з ЛР 5 паралельно роботі контролерра



• Загальна схема виглядає так



• Сигнал на виході ресівера виглядає так



• Для перевірки найпростіше запустити проект командою консолі vsim –do sim.do