


# VerilogHDL 语言简介

主讲人: 王赞



# 目录一 CONTENTS

- - 2 数据类型

概述

- 3 模块构建
- 4 功能描述
- 5 系统函数
- 6 代码示例




1 概述

# 硬件描述语言简介



- 硬件描述语言(Hardware Description Language)是一种用形式化方法(即文本形式)来描述和设计数字电路和数字系统的高级模块化语言。它是设计人员和EDA工具之间的一个桥梁,主要用于编写设计文件,在EDA工具中建立电路模型;也用来编写测试文件进行仿真
- HDL发展至今已有近三十年的历史,到20世纪80年代,已出现了数十种硬件描述语言。80年代后期,HDL向着标准化、集成化的方向发展,VHDL、Verilog HDL先后成为IEEE标准



# Verilog HDL 特点



- ■可以形式化地表示电路的行为和结构
- 可以在多个层次上对所设计的系统加以描述
- 具有混合建模的能力,一个模块可以使用不同级别抽象模型来描述
- ■基本逻辑门、开关级结构模型可直接调用
- ■易创建用户定义原语
- ■仿真工具比较好用
- 较多第三方工具支持
- 易学易用,功能强




2 数据类型

# 数据类型——变量值



值	含义
0	代表逻辑0或否条件
1	代表逻辑1或真条件
X	代表未知的逻辑值(可能是0也可能是1)
Z	代表一个高阻态

- 0在电路中一般是低电平
- 1在电路中是高电平
- X一般是寄存器类型 (reg) 未初 始化
- Z是线型 (wire) 变量未接驱动



# 数据类型——wire & reg



- Verilog 中最常用的两种数据类型就是线网 (wire) 和寄存器 (reg)
- wire 类型用来表示硬件单元之间的物理连线

```
wire a;
wire b;
wire c = 1'b0;
```

■ reg 类型用来表示存储单元


```
2  reg    rstn;
3  initial begin
4    rstn = 1'b0;
5    #100;
6    rstn = 1'b1;
7  end
```

# 数据类型——向量 Vector



# 标量Scalar

1-bit位宽的线网或寄存器类型



# 向量Vector

n-bit位宽的线网或寄存器类型

reg [3:0] d0

3 2 1 0

# 数据类型——数组 Array



■ 在 Verilog 中允许声明 reg, wire, integer, time, real 及其向量类型的数组

```
reg y1 [11:0]; // y is an scalar reg array of depth=12, each 1-bit wide
wire [0:7] y2 [3:0] // y is an 8-bit vector net with a depth of 4
reg [7:0] y3 [0:1][0:3]; // y is a 2D array rows=2,cols=4 each 8-bit wide
```

■ 存储器:寄存器数组模拟存储器,可用来描述 RAM 或 ROM 的行为

# 数据类型——其他类型




- integer 是32位宽的通用整型变量,可在对硬件建模时用于其他目的(可综合)
- time 变量是无符号的,64位宽,可用于存储仿真时间量以进行仿真调试,realtime 变量是将时间存储为浮点数(不可综合)
- real 实数变量可以存储浮点值,可以与 integer 和 reg 相同的方式进行赋值 (不可综合)
- string 字符串存储在 reg 中, reg 变量的宽度必须足够大以容纳字符串 (可综合)



3 模块构建

# 模块构建——内容概要





# 模块构建——模块 Module



#### Verilog 的基本设计单元是"模块"。

Verilog 模块的结构由在module和 endmodule 关键词之间的4个主要部分组成:

```
module block1(a,b,c,d);
  input a,b,c;
  output d;
  wire x;
  assign d = a | x;
  assign x = (b & ~c);
endmodule
```

- 端口定义 module 模块名(端口1,端口2,...)
- I/O说明包括输入(input)、输出(output)和双向 (inout)
- **信号类型声明** 声明信号的数据类型和函数声明wire, reg, integer, real, time
- 功能描述 用来描述设计模块的内部结构和模块端口间的逻辑关系。常用 assign 语句、always 块语句等方法实现 ////////

# 模块构建——模块 Module



- 模块是具一个有特定功能的设计单元,在电路综合时模块会被转换 为相应的数字电路
- 给定模块一组输入,模块会返回一组输出,这意味着模块可以被重复使用,由此来实现更加复杂的电路
- 按照如下形式实例化模块:

```
module mod1 (input d, ...);
// Contents of the module
endmodule

module mod2;
wire data;
mod1 u0 (.d(data), ...);
// Contents of the module
endmodule
```





#### 功能

- 算术运算符
- 逻辑运算符
- 关系运算符
- 等值运算符
- 缩减运算符
- 条件运算符
- 位运算符
- 移位运算符
- 位拼接运算符

运算符也称操作符,是 Verilog HDL预定义的函 数符号,这些函数对被操 作的对象(即操作数)进 行规定的运算,得到一个 结果。



#### 操作数个数

- 单目运算符
- 双目运算符
- 三目运算符



算术运算符	功能
+	加
-	减
*	乘
/	除
%	求模
**	幂

逻辑运算符	功能
&&	逻辑与
	逻辑或
!(单目)	逻辑非

位运算符	功能
~(单目)	按位取反
&	按位与
1	按位或
٨	按位异或
^~,~^	按位同或

- 在逻辑运算中,如果操作数不止一位,应将操作数作为一个整体来对待
- 两个不同长度的操作数进行位运算时,将自动按右端对齐,位数少的操作数会在高位用0补齐。



关系运算符	功能	
<b>'</b>	小于	
<=	小于或等于	
>	大于	
>=	大于或等于	

等值运算符	功能	
==	等于	
!=	不等于	
===	全等	
!==	不全等	

缩减运算符	功能
&(单目)	山
~&(单目)	与非
(单目)	或
~ (单目)	或非
^(单目)	异或
^~,~^(单目)	同或

- 关系运算符优先级低于算术运算符,返回结果为逻辑值,0或1或x
- 等于运算符(==)和全等运算符(===)的区别:使用等于运算符时,两个操作数必须逐位相等,结果才为1,若某些位为x或z,则结果为x;使用全等运算符时,若两个操作数的相应位形式上完全一致,则结果为1,否则为0



移位运算符	功能
>>	右移
<<	左移

■ 在移位运算中,将操作数左移或者右移后空位补0

条件运算符	功能
信号 = 条件?表达式1:表达式2;	当条件为真,信号取表达式1的值,未 假,则取表达式2的值

位拼接运算符	功能	
{信号1的某几位,, 信号n的某几位}	用于将两个或多个信号的某些位拼接 起来	



类 别	运 算 符	优先级
逻辑非、按位取反	! ~	高
算术运算符	* / %	
 移位运算符	<< >>	
关系运算符	< <= > >=	
等式运算符	==!====!==	
缩减运算符	& ~& ^ ^~	
逻辑运算符	~  && 	) /rr
条件运算符	?:	低

# 模块构建——连续赋值



■ 连续赋值语句是 Verilog 数据流建模的基本语句,用于对 wire 型变量进行 赋值。其格式如下:

```
1 | assign <net_expression> = <expression of different signals or constant value>
```

- > 等式左边必须是一个标量或者线性向量,而不能是寄存器类型
- ▶ 等式右边的类型没有要求,等式右边的值一旦发生变化,就会立刻重新计算并同时赋值给左侧

```
module xyz;
wire i1, i2;
wire out;

assign out = i1 & i2;
endmodule
i1  out_i

O
RTL_AND
```



- 过程赋值是在 initial 或 always 语句块里的赋值,主要用于对寄存器类型 变量进行赋值
- 寄存器变量在被赋值后,其值将保持不变,直到重新被赋予新值
- 过程赋值只有在语句执行的时候, 才会起作用
- Verilog 过程赋值包括 2 种语句: 阻塞赋值与非阻塞赋值



- 过程赋值语句块——always 语句块
  - ▶ 通常带有触发条件
  - > 语句块中的语句会重复执行
  - ➤ 一个变量不能在多个 always 块中被赋值
  - ➤ 在 always 块中被赋值的只能是 register 型变量
  - > always 语句块即可以用来实现组合逻辑也可以用来实现时序逻辑

#### 模块声明

```
always @ (event)
[statement]

always @ (event) begin
[multiple statements]
end
```

- 不带有敏感信号的 always 语句块会一直 执行
  - > 可用于仿真时钟信号生成

```
1 | always #10 clk = ~clk;
```



■ always 设计组合逻辑电路

```
他的示例

module combo (input a, b, c, d, e, output reg z);

always @ (a or b or c or d or e) begin
    z = ((a & b) | (c ^ d) & ~e);
end

end


end

end

end

end

end
```





■ always 设计时序逻辑电路

# K 7

#### 代码示例

- ➤ 模N计算器, 计数器从0开始, 每个时钟周期上升沿自加1, 计算器加到N-1之后重新从0 开始计数。
- ➤ 模N计数器需要 log<sub>2</sub> N 个触 发器来保存计数值

```
module mod10_counter ( input
                                     clk,
                            input
                                     rstn,
                            output reg[3:0] out);
 4
        always @ (posedge clk) begin
            if (!rstn) begin
                out <= 0;
            end else begin
                if (out == 10)
 9
                    out <= 0;
10
                else
11
                    out <= out + 1;
12
            end
13
        end
14
    endmodule
```




# 阻塞赋值

- ▶ 阻塞赋值属于顺序执行,即下一条语句执行前,当前语句一定会执行完毕
- ▶ 阻塞赋值语句使用等号 = 作为赋值符
- ➤ 仿真中, initial 里面的赋值语句都是用的阻塞赋值

```
1 reg_variable = expression;
```

# 代码示例

```
always @ (posedge clk) begin
b = a;
c = b;
end
```






# 非阻塞赋值

- ▶ 非阻塞赋值属于并行执行语句,即下一条语句的执行和当前语句的执行是同时进行的,它不会阻塞位于同一个语句块中后面语句的执行
- ▶ 非阻塞赋值语句使用小于等于号 <= 作为赋值符</p>

```
1 reg_variable <= expression;</pre>
```

#### 代码示例

```
always @ (posedge clk) begin
b <= a;
c <= b;
end</pre>
```





- 过程赋值语句块——initial 语句块
  - ▶ 仅用于仿真,沿时间轴只执行一次
  - ▶ 用途主要是在仿真的初始状态对各变量进行初始化
  - 不可综合,常用于测试文件中生成激励波形(如复位信号)作为电路的仿真信号

```
initial
[single statement]

initial begin
[multiple statements]
end
```


```
module behave;
reg rstn;
reg [2:0] a;

initial begin
rstn = 1'b0;
#10 rstn = 1'b1;
a = 3'b001;
#30 $finish;
end
endmodule
```


# 模块构建——generate



- generate 可以用来循环实例化模块 或条件实例化模块
  - ➤ generate 与 for loop, 用来构造循环结构, 多次实例化某个模块
  - ➤ generate 与 if else 或 case,用来在 多个块之间选择一个代码块



```
// Design for a half-adder
    module ha (input a, b,
                output sum, cout);
4
      assign sum = a ^ b;
      assign cout = a & b;
    endmodule
    // A top level design that contains N instances of half adder
    module my design
        #(parameter N=4)
11
                input [N-1:0] a, b,
12
                output [N-1:0] sum, cout);
13
14
        // Declare a temporary loop variable to be used during
15
        // generation and won't be available during simulation
16
        genvar i;
17
18
        // Generate for loop to instantiate N times
19
20
        generate
            for (i = 0; i < N; i = i + 1) begin
21
              ha u0 (a[i], b[i], sum[i], cout[i]);
22
            end
23
        endgenerate
24
    endmodule
```



# 4 功能描述

# 功能描述——内容概要



结构描述

• 结构 (Structural) 描述是对设计电路的结构进行描述,即描述设计 电路使用的元件及这些元件之间的连接关系,属于低层次的描述方法

数据流描述

数据(Data Flow)流描述采用持续赋值语句,抽象级别位于结构描述和行为描述之间

行为描述

 行为(Behavioural)描述是对设计电路的逻辑功能的描述,并不用 关心设计电路使用哪些元件以及这些元件之间的连接关系,属于高层 次的描述方法

# 功能描述——结构描述



- **结构描述**是对设计电路的结构进行描述,即描述设计电路使用的元件及这些元件之间的连接关系
- 结构描述通过调用电路元件(如逻辑门,甚至晶体管)来构建电路,属于低层次的描述方法
- 一个逻辑网络由许多逻辑门组成,用逻辑门的模型来描述逻辑网络最直观
- 结构描述在一些电路设计中也有一定的实际意义(系统速度快)
- 直接调用门原语进行结构描述

# 功能描述——结构描述



- 基本逻辑门关键字是Verilog HDL预定义的逻辑门,包括and、or、not、xor、nand、nor等
- Verilog HDL内置了26个基本元件,其中14个门级元件,12个开关级元件
- 调用门原语句法:


```
gate_keyword < instance > ( output, input1, ..., inputn );
```

#### ■ 示例:

# 功能描述——数据流描述



- **数据流描述**方式要比结构化描述方式抽象级别要高一些,因为它不在需要清晰地刻画出具体的数字电路架构,而是可以比较直观地表达底层的逻辑行为
- 数据流描述方式又称为 RTL 级描述方式,即寄存器传输级描述
- 从数据的变换和传送的角度来描述设计模块,常用 assign 连续赋值语句实现,因此抽象级别没有行为描述方式高,纯数据流的描述方式只适用于小规模的电路设计



# 功能描述——行为描述



- **行为描述**是对设计电路的逻辑功能的描述,并不关心设计电路使用哪些元件以及这些元件之间的连接关系
- 最能体现 EDA 风格的硬件描述方式,既可以描述简单的逻辑门,也可以描述复杂的数字系统乃至微处理器; 既可以描述组合逻辑电路, 也可以描述 时序逻辑电路
- 属于高层次的描述方法,类似高级语言可以使用控制流和循环语句等功能

# 功能描述——行为描述



- 语句块将一组语句组合在一起,这些语句在语法上等效于单个语句
- 顺序执行的语句常包装在 begin end 关键字中,并且将以给定的顺序依次执行。出现多组 begin end 应注意其对应匹配。
- 并行执行的语句常包装在fork join关键字内, 多用于仿真

```
initial begin
    #10 data = 8'hfe;
fork
    #10 data = 8'h11;
begin
    #20 data = 8'h00;
    #30 data = 8'haa;
end
join
end
```



- Control Flow 语句在 Verilog 中主要包括条件语句、循环语句。
- 其中条件语句主要为 if-else 和 case 两种关键字。

#### if-else语句

```
// if statement without else part
    if (expression)
        [statement]
    // if statment with an else part
    if (expression)
        [statement]
    else
        [statement]
    // if-else-if statement
    if (expression)
        [statement]
    else if (expression)
        [statement]
15
    else
16
        [statement]
```

#### case 语句

```
// Here 'expression' should match one of the items
   case (<expression>)
                       <single statement>
       case item1 :
       case item2,
4
       case item3 :
                       <single statement>
       case item4 :
                       begin
6
                            <multiple statements>
                            end
8
       default
                     : <statement>
9
   endcase
```



#### 循环语句

- for语句——有条件的循环语句。通过3个步骤来决定语句的循环执行:
  - 1. 给控制循环次数的变量赋初值
  - 2. 判定循环执行条件,若为假则跳出循环;若为真,执行指定的语句后,转到第3步
  - 3. 修改循环变量的值,返回第2步



#### 循环语句

- repeat 语句——连续执行—条语句 n 次
- while 语句——执行一条语句直到某个条件不满足。首先判断循环执行条件表达式是否为真,若为真,则执行后面的语句或语句块,直到条件表达式不为真;若不为真,则其后的语句一次也不被执行
- forever 语句——无限连续地执行语句,可用 disable 语句中断! 多用在 initial 块中,以生成时钟等周期性波形



#### ■ task 语句

- ▶ 用来由用户定义任务,任务类似高级语言中的子程序,用来单独完成某项具体任务,并可以被模块或其他任务调用
- 当希望能够对多个信号进行一些运算并输出多个结果(即有多个输出变量)时, 宜采用任务结构

#### ■ function 语句

- ▶ 用来定义函数,函数的目的是通过返回一个用于某表达式的值,来响应输入信号,适于对不同变量采取同一运算的操作
- ▶ 函数在模块内部定义,通常在本模块中调用,也能根据按模块层次分级命名的函数名从其他模块调用,而 task 只能在同一模块内定义与调用



# 5 系统函数

# 系统函数与代码示例——系统函数



■ 在仿真时将一定内容显示出来是非常常用的,\$display 和 \$write 函数就主要用于显示信息和调试信息,其区别是 \$display会在字符串末尾追加一个换行符,\$write则不会

```
module tb;
initial begin

$display ("This ends with a new line ");

$write ("This does not,");

$write ("like this. To start new line, use newline char");

$display ("This always start on a new line !");

end
endmodule
```

■ Verilog 还提供一个连续监视器 \$monitor 函数,每当其参数列表中的变量或表达式发生更改时,会自动打印出变量或表达式的值。

# 系统函数与代码示例——系统函数


出到文件,从文件中读取值和关闭文件等。



- Verilog 也有系统函数来处理文件相关操作,包括打开文件,将值输
  - > 打开和关闭文件
  - > 向文件中输入信息
  - > 读取文件
  - > 读取文件数据到存储器:

```
$readmemb("<数据文件名>",<存储器名>);
$readmemh("<数据文件名>",<存储器名>);
```

```
module tb:
        reg[8*45:1] str;
        integer
                    fd:
        initial begin
          fd = $fopen("my file.txt", "r");
          // Keep reading lines until EOF is found
          while (! $feof(fd)) begin
            // Get current line into the variable 'str'
            $fgets(str, fd);
13
            // Display contents of the variable
14
            $display("%0s", str);
          end
          $fclose(fd);
        end
   endmodule
```




# 6 代码示例



#### ■ 4-bit 全加器——设计源码

```
`timescale 1ns / 1ps
     module full adder 1bit(
                                                           a[3:0]
         input wire a, b, cin,
                                                           b[3:0]
         output wire sum, cout
 6
         );
         assign sum = (a ^ b) ^ cin;
         assign cout = (a & b) | ((a ^ b) & cin);
 9
     endmodule
10
11
     module full adder 4bit(
12
         input wire[3:0] a, b,
13
         output wire[3:0] sum,
14
         output wire cout
15
16
         );
17
         wire [3:0] carry;
18
         full_adder_1bit bit0(a[0], b[0], 1'b0, sum[0], carry[0]);
19
20
         full_adder_1bit bit1(a[1], b[1], carry[0], sum[1], carry[1]);
         full adder_1bit bit2(a[2], b[2], carry[1], sum[2], carry[2]);
21
         full_adder_1bit bit3(a[3], b[3], carry[2], sum[3], carry[3]);
22
23
24
         assign cout = carry[3];
25
     endmodule
26
```






#### ■ 4-bit 全加器——仿真源码

```
`timescale 1ns / 1ps
     module testbench();
     reg[3:0] a, b;
     wire[3:0] sum;
     wire cout;
     initial begin
 9
         a = 4'b0011;
      b = 4'b0110;
10
      #10;
11
         a = 4'b1001;
12
         b = 4'b0111;
13
14
     end
15
     full adder 4bit adder(a, b, sum, cout);
17
     endmodule.
18
19
```

- ➤ 初始a和b分别赋值4'b0011, 4'b0110, 计算结果sum和 cout分别是4'b1001, 1'b0
- ➢ 经过10ns, a和b分别赋值4'b1001, 4'b0111, 计算结果 sum和cout分别是4'b0000, 1'b1, 即发生溢出





rdata[31:0]

#### ■ 可读写存储器 regfile —— 设计源码

```
regfile reg
      `timescale 1ns / 1ps
                                                                            > WCLK
                                                           clk
     module regfile(
                                                                            WE1
          input wire
                                                          wen
                              clk,
          input wire
                                                      addr[4:0]
                                                                                         RO1[31:0]
                                                                            RA1[4:0]
                              ren,
                                                                                                              S=1'b1
                                                                                                                    10[31:0]
          input wire
 6
                              wen,
                                                                            WA1[4:0]
                                                                                                            input wire[31:0]
                              wdata,
                                                    wdata[31:0]
                                                                            WD1[31:0]
          input wire[4:0]
                              addr,
          output wire[31:0] rdata
 9
                                                                                  RTL RAM
10
          );
                                                           ren
11
          reg[31:0] regfile[31:0];
12
13
          initial begin
14
              $readmemh("C:\\ram data.txt", regfile);
15
16
          end
17
          assign rdata = (ren == 1'b1) ? regfile[addr] : 32'b0;
18
                                                                                 🗐 ram_data.txt - 记事本
19
          always @(posedge clk) begin
                                                                                 文件(\underline{F}) 编辑(\underline{F}) 格式(\underline{O}) 查看(\underline{V}) 帮助(\underline{H})
20
21
              if (wen)
                                                                                a0000000
                   regfile[addr] = wdata;
22
                                                                                a0000001
23
          end
                                                                                a0000002
     endmodule
24
                                                                                a0000003
25
```

- initial 语句在仿真开始时执行,不可综合!
- 通过\$readmemh 系统函数,将文本文件中定义的值 加载到reg变量中,文本文件内容如下:

rdata i

O[31:0]


RTL MUX

```
^{2}
```



#### ■ 可读写存储器 regfile —— 仿真源码

```
`timescale 1ns / 1ps
     module testbench3();
 4
 5
                    clk;
         reg
 6
         reg
                    ren;
         reg
                    wen;
 8
         reg[4:0]
                    addr;
         reg[31:0] wdata;
 9
         wire[31:0] rdata;
10
11
         regfile regfile0(clk, ren, wen, wdata, addr, rdata);
12
13
14
         initial begin
15
             clk = 1'b0;
             ren = 1'b0;
16
17
             wen = 1'b0;
             addr = 5'b00011;
18
             wdata = 32'h0;
19
20
             #12
             wen = 1'b1;
21
             wdata = 32'h0a0a0a0a;
22
23
24
             wen = 1'b0;
25
26
             ren = 1'b1;
27
         end
28
29
         always #5 clk = ~clk;
30
31
     endmodule
32
```





# 感谢聆听