

# DIPARTIMENTO DI ELETTRONICA E TELECOMUNICAZIONI Corso di Laurea Magistrale in Ingegneria Elettronica

# Sistemi Digitali Integrati OPERAZIONE SAN SILVESTRO

Progettazione di un calcolatore di FFT

Prof. Maurizio Zamboni

Author:

Letizia Bricco (s328719)

A.A. 2023/2024

# Indice

I Progettazione													
1	Introduzione	4											
2	Considerazioni sulla dinamica dei dati												
3	Data Flow Diagram (DFD) e time scheduling  3.1 Progetto a risorse limitate												
4	Derivazione dell'architettura 4.1 Progetto e ottimizzazione	16											
5	Derivazione della Control Unit	18											
6	Calcolatore FFT	25											
II	Test	28											
7	Test Butterfly	28											
8	Test FFT	29											
Α	A.1 Component Execution Unit  A.1.1 Registro di pipe sfixed  A.1.2 Registro sfixed con enable  A.1.3 Multiplexer sfixed a due vie  A.1.4 Multiplexer sfixed a quattro vie  A.1.5 Sommatore sfixed pipelinato  A.1.6 Sottrattore sfixed pipelinato  A.1.7 Moltiplicatore/shifter pipelinato con ingressi fractional point  A.1.8 Rounder	33 34 34 35 36 37											
	A.2 Component Control Unit	40 40											
	A.3 Processore Butterfly  A.3.1 Register file  A.3.2 Micro-ROM  A.3.3 Status PLA  A.3.4 Control Unit microprogrammata  A.3.5 Top level  A.4 Calcolatore FFT	42 46 47 48											

В	Test processore Butterfly	68
	B.1 Testbench a scopo di <i>debug</i>	68
	B.2 Automatizzazione della simulazione con C++	70
	B.3 Generazione di vettori di I/O mediante script MATLAB	70
	B.4 Testbench automatizzata	75
	B.4.1 Classe Simulation	78
	B.4.2 Main	82
	Test calcolatore FFT	86
	C.1 Testbench	86

#### Sommario

L'obiettivo del progetto è sviluppare e testare un'unità di elaborazione basata sul processore Butterfly per il calcolo della trasformata di Fourier di un vettore di sedici numeri complessi mediante l'algoritmo FFT (*Fast Fourier Transform*).

Avendo a che fare con un'architettura integrata complessa, in fase di progetto si possono distinguere due fasi:

- 1. La prima parte è dedicata al design completo del processore Butterfly, di cui si devono definire l'algoritmo da implementare, la struttura della Execution Unit e della Control Unit e il timing, al fine di garantire la corretta sincronizzazione dei vari blocchi;
- 2. La seconda parte, invece, prevede l'assemblaggio delle unità Butterfly progettate in precedenza per la realizzazione dell'unità di calcolo effettiva; si tratta di un'operazione puramente "meccanica", in quanto le specifiche impongono di progettare il PE in modo che le varie Butterfly interfacciabili senza bisogno di alcun elemento aggiuntivo.

L'architettura del processore Butterfly è stata progettata rispettando rigorose specifiche sulla dinamica dei dati in ingresso e in uscita al *processing element*:

- Gli ingressi e le uscite sono numeri *signed fixed point*, definiti in forma frazionaria, in complemento a due (C2) e con un parallelismo di 24 bit (formato Q1.23).
- Di conseguenza, la dinamica è limitata all'intervallo [-1, +1] sia in ingresso sia in uscita.
- Nello svolgimento delle operazioni interne alla Butterfly potrebbero esserci fino a 2 bit di overflow; quindi, le uscite calcolate potrebbero avere una dinamica eccessivamente grande rispetto a quella imposta.
  - Per ricondursi al range [-1,+1], imposto dalle specifiche, si deve utilizzare la tecnica dell'*unconditional block floating point scaling*, che consiste in un opportuno scalamento dei valori numerici ottenuti. Ai fini della progettazione dell'hardware, lo scalamento da implementare è sempre di 1 bit.
- I calcoli interni devono essere svolti *a precisione infinita*, i.e., senza effettuare alcun tipo di troncamento e, quindi, estendendo opportunamente il parallelismo delle linee per evitare *overflow*;
- L'arrotondamento deve essere effettuato solo sui dati di uscita, utilizzando la tecnica del *rounding to nearest even*.

Per il progetto della *Execution Unit*, si deve tenere conto della limitatezza delle risorse, a causa della quale alcuni blocchi di elaborazione devono essere utilizzati più volte per lo svolgimento di operazioni su dati differenti. Questo, ovviamente, renderà il progetto meno ottimizzato rispetto alle prestazioni che otterremmo con un progetto a risorse infinite, ma ha il vantaggio di contenere il costo della macchina realizzata.

La Control Unit va progettata come macchina microprogrammata, utilizzando la tecnica dell'indirizzamento implicito. La bassa complessità computazionale dell'algoritmo, costituito da non più di una ventina di step, consentirebbe di portare avanti il progetto anche con una semplice Macchina a Stati Finiti (FSM); ciononostante, la capacità di progettare un'architettura microprogrammata è una competenza importante nell'ottica di realizzare IP più complesse, in cui il numero di stati può facilmente essere dell'ordine delle centinaia.

La descrizione dell'architettura è stata implementata in VHDL in maniera gerarchica e il corretto comportamento è stato verificato sia mediante diverse *testbench*.

La simulazione è stata condotta utilizzando l'ambiente di sviluppo basato su Quartus-ModelSim e, per testare il blocco in maniera il più possibile completa, è stata automatizzata mediante uno script in linguaggio C++.

Per verificare la correttezza dei risultati, invece, si è utilizzato il software MATLAB®, che consente di effettuare in maniera molto rapida le operazioni sui numeri complessi.

## Parte I

# Progettazione

# 1 Introduzione

Prima di iniziare la progettazione del *processing element*, è doverosa un'introduzione matematica sul calcolo della trasformata di Fourier mediante l'algoritmo FFT.

Si consideri il segnale  $t\mapsto x(t)$ , definito nel dominio del tempo, e sia  $\omega\mapsto X(\omega)$  la sua trasformata di Fourier. Assumendo di campionare x in N punti

$$\{x[0], x[1], \dots, x[N-1]\},$$
 (1.1)

è possibile ottenere altrettanti punti dello spettro  $\left\{X[0],X[1],\ldots,X[N-1]\right\}$  mediante la formula

$$X_N(k) = \sum_{n=0}^{N-1} x(n) W_N^k, \quad k = 0, \dots, N-1,$$
 (1.2)

dove  $W_N^k$  prende il nome di *twiddle factor* ed è definito come segue:

$$W^{k} \equiv W_{N}^{k} := \exp\left(-j\frac{2\pi k}{N}\right) = \cos\frac{2\pi k}{N} - j\sin\frac{2\pi k}{N}, \quad k = 0, ..., N - 1.$$
 (1.3)

Applicando alcune regole basilari dell'analisi complessa, possiamo notare la seguente proprietà dei twiddle factor, che ci sarà utile nel seguito per la derivazione dell'algoritmo:

$$W^{k+\frac{N}{2}} = \exp\left[-j\frac{2\pi}{N}\left(k+\frac{N}{2}\right)\right] = \underbrace{\exp\left(-j\frac{2\pi k}{N}\right)}_{=W^k} \underbrace{\exp\left(-j\pi\right)}_{=-1} = -W^k. \tag{1.4}$$

Questo significa che, per ottenere ognuno degli N campioni dello spettro, è necessario svolgere N operazioni. Di conseguenza, la complessità dell'algoritmo risulta essere  $\mathcal{O}\left(N^2\right)$ ; per N grandi, il numero di operazioni da svolgere "esplode" e i tempi per ottenere i risultati diventano troppo grandi.

Per minimizzare il numero di oprazioni svolte, è possibile sostituire l'algoritmo appena presentato con l'algoritmo di **Cooley-Tookey**, che si basa sulla scomposizione ricorsiva della trasformata come somme di trasformate su opportuni sottoinsiemi dei valori di ingresso; la cardinalità di tali sottoinsiemi prende il nome di radix e si denota, tipicamente, con r.

In particolare, scegliendo la radix 2 è possibile scrivere ogni campione come una somma di due trasformate fatte sulla metà dei campioni:

$$X_N(k) = \sum_{n=0}^{\frac{N}{2}-1} x(2n) W_{N/2}^k + W_N^k \sum_{n=0}^{\frac{N}{2}-1} x(2n+1) W_{N/2}^k.$$
 (1.5)

In tal modo, il costo computazionale della trasformata di Fourier risulta  $\mathcal{O}(N \log_2 N)$ .

Senza entrare ulteriormente nel dettaglio, denotiamo con  $A,B,W\in\mathbb{C}$  gli ingressi del processore Butterfly:

$$A = \Re\{A\} + j\Im\{A\} =: A_{r} + jA_{i}, \tag{1.6a}$$

$$B = \Re\{B\} + j\Im\{B\} =: B_{r} + jB_{i}, \tag{1.6b}$$

$$W^{k} = \Re\{W^{k}\} + j\Im\{W^{k}\} =: W_{r} + jW_{i}, \tag{1.6c}$$

Utilizzando il sopracitato algoritmo di Cooley-Tukey, si dimostra che le uscite, denotate con  $A', B' \in \mathbb{C}$ , sono date dalle seguenti equazioni:

$$A' = A'_{r} + jA'_{i} = A + BW^{k} \tag{1.7a}$$

$$A' = A_{r} + jA_{i} = A + BW^{k + \frac{N}{2}} \equiv A - BW^{k}$$
(1.7a)
$$B' = B'_{r} + jB'_{i} = A + BW^{k + \frac{N}{2}} \equiv A - BW^{k}$$
(1.7b)

dove si è sfruttata la proprietà dei twiddle factor presentata nell'Equazione (1.4).

Sviluppiamo i calcoli per dettagliare ulteriormente le operazioni da implementare:

$$\begin{cases}
A'_{r} = \Re\left\{ (A_{r} + jA_{i}) + (W_{r} + jW_{i})(B_{r} + jB_{i}) \right\} = A_{r} + B_{r}W_{r} - B_{i}W_{i} \\
A'_{i} = \Im\left\{ (A_{r} + jA_{i}) + (W_{r} + jW_{i})(B_{r} + jB_{i}) \right\} = A_{i} + B_{r}W_{i} + B_{i}W_{r} \\
B'_{r} = \Re\left\{ (A_{r} + jA_{i}) - (W_{r} + jW_{i})(B_{r} + jB_{i}) \right\} = A_{r} - B_{r}W_{r} + B_{i}W_{i} = 2A_{r} - A'_{r} \\
B'_{i} = \Im\left\{ (A_{r} + jA_{i}) - (W_{r} + jW_{i})(B_{r} + jB_{i}) \right\} = A_{i} - B_{r}W_{i} - B_{i}W_{r} = 2A_{i} - A_{i}
\end{cases} (1.8)$$

L'implementazione dell'algoritmo si può dunque ricondurre allo svolgimento delle seguenti operazioni:

$$\begin{cases}
M_{1} := B_{r}W_{r} \\
M_{2} := B_{i}W_{i} \\
M_{3} := B_{r}W_{i}
\end{cases}$$

$$\begin{cases}
\Sigma_{1} := A_{r} + M_{1} \\
\Sigma_{2} := \Sigma_{1} - M_{2} \\
\Sigma_{3} := A_{i} + M_{3}
\end{cases}$$

$$\Sigma_{4} := \Sigma_{3} + M_{4}$$

$$\Sigma_{5} := M_{5} - \Sigma_{2}$$

$$\Sigma_{6} := M_{6} - \Sigma_{4}$$

$$(1.9)$$

Dal momento che tornerà molto utile nel seguito, riscriviamo le operazioni separando quelle necessarie alla valutazione della parte reale (a sinistra) e immaginaria (a destra):

$$\begin{cases} M_{1} = B_{r}W_{r} \\ M_{2} = B_{i}W_{i} \\ M_{5} = 2A_{r} \end{cases} \begin{cases} M_{3} = B_{r}W_{i} \\ M_{4} = B_{i}W_{r} \\ M_{6} = 2A_{i} \end{cases}$$

$$\sum_{1} = A_{r} + M_{1} \\ \sum_{2} = \sum_{1} - M_{2} \\ \sum_{5} = M_{5} - \sum_{2} \end{cases} \begin{cases} \Sigma_{3} = A_{i} + M_{3} \\ \Sigma_{4} = \sum_{3} + M_{4} \\ \sum_{6} = M_{6} - \sum_{4} \end{cases}$$

$$(1.10)$$

Come possiamo notare, grazie all'algoritmo di Cooley Tookey ed alle proprietà dei numeri complessi, un algoritmo appartenentemente complicato è stato ridotto ad un insieme di 12 semplici operazioni di cui quattro moltiplicazioni, due *shift left* (moltiplicazioni per 2), tre somme e tre sottrazioni.

# 2 Considerazioni sulla dinamica dei dati

Come anticipato nel sommario, le specifiche di progetto impongono i seguenti vincoli:

- 1. Ingressi e uscite come numeri signed fixed point, in C2 e in formato Q1.23;
- 2. Il parallelismo delle linee interne va esteso opportunamente per svolgere i calcoli senza avere overflow;
- 3. Prima di inviare i risultati in uscita, essi devono essere scalati di 1 bit secondo la tecnica del unconditional block floating point scaling per rientrare nell'intervallo [-1, +1].

Per realizzare il calcolatore di FFT completo, le Butterfly dovranno essere concatenate secondo uno schema a più livelli, in cui le uscite di ogni Butterfly diventano gli ingressi altre due, appartenenti al livello immediatamente successivo. In tale contesto, è possibile assumere che

- durante il primo stadio, in cui i dati provengono dall'esterno, sia possibile un overflow di
   2 bit:
- durante tutti gli **stadi successivi**, in cui i dati provengono dalle Butterfly dei livelli precedenti, sia possibile un *overflow* di **1 bit**.

Di conseguenza, il sistema può essere progettato come segue:

- Il blocco destinato alle operazioni di arrotondamento e scalamento implementa sempre uno scalamento di 1 bit;
- L'utilizzatore si impegna a far sì che la dinamica dei dati in ingresso al primo stadio sia contenuta nel range [-0.5, +0.5]: in questo modo, tenendo conto dell'overflow di 2 bit e dello scalamento di 1 bit, la dinamica di uscita è, come previsto, [-1,+1].

# 3 Data Flow Diagram (DFD) e time scheduling

Il primo passo dello sviluppo del progetto è la derivazione del **Data Flow Diagram**; quello relativo al *processing element* progettato è riportato in Figura 3.2.

#### 3.1 Progetto a risorse limitate

Il processore Butterfly deve essere progettato avendo a disposizione i seguenti blocchi hardware:

- 1 moltiplicatore/shifter aritmetico, con due livelli di pipeline per le operazioni di moltiplicazione e un livello di pipeline per le operazioni di *shift left*; la modalità di lavoro dipende dal valore di un opportuno segnale di selezione M/S;
- 1 sommatore con un livello di pipeline;
- 1 sottrattore con un livello di pipeline;
- 1 rounder/scaler puramente combinatorio per le operazioni di arrotondamento e scalamento sui dati di uscita.

Per derivare il Data Flow Diagram, tuttavia, è opportuno partire dall'ipotesi di **progetto a risorse infinite**: dal momento che la soluzione ASAP (*As Soon As Possible*) richiederebbe di avere a disposizione ben 6 moltiplicatori, è possibile concentrarsi fin da subito sulla soluzione ALAP (*As Late As Possible*), mostrata in Figura 3.1:

• Lo spazio compreso tra due linee tratteggiate rappresenta un colpo di clock;




Figura 3.1: Data Flow Diagram del processore Butterfly nell'ipotesi di progetto a risorse infinite.




Figura 3.2: Data Flow Diagram del processore Butterfly nell'ipotesi di progetto a risorse limitate.

- Ad ogni operazione corrisponde un colore diverso: viola per le moltiplicazione, rosso per gli shift left, giallo per le somme e arancione per le sottrazioni.
- I cerchi più scuri rappresentano gli operatori, mentre gli ovali più chiari rappresentano la durata delle operazioni a seconda del numero di livelli di pipeline interni;
- Coerentemente con la filosofia di progetto ALAP, l'inizio di ogni operazione viene rimandato fino a quando il suo svolgimento non risulta strettamente necessario per procedere.

Sebbene formalmente corretto, questo scheduling non è implementabile perché richiede un numero di blocchi hardware maggiore di quelli a disposizione (2 moltiplicatori, 2 sommatori, 2 sottrattori).

Di conseguenza, il grafo in Figura 3.1 va modificato, spostando i punti di inizio delle operazioni in modo che, ad ogni step, non inizino mai due operazioni dello stesso tipo: in tal modo, si ottiene il diagramma di Figura 3.2. Nonostante il numero di step algoritmici richiesti (13) aumenti rispetto alla soluzione a risorse infinite, si tratta dell'unico modo per rispettare i *constraint* imposti.

Notiamo che, quando un operatore è disponibile all'uscita del blocco che lo ha generato, non può essere riutilizzato immediatamente ma si deve aspettare, come minimo, lo step algoritmico successivo: questo avviene perché ogni variabile viene memorizzata in un opportuno registro interno, garantendo così il sincronismo del circuito.

#### 3.2 Analisi del tempo di vita e ottimizzazione dei registri interni

Una volta derivato il DFD, lo step immediatamente successivo è rappresentato dall'analisi del tempo di vita delle variabili (variable timelife), i.e., il tempo che intercorre tra

- 1. l'istante in cui un dato viene scritto nel rispettivo registro interno;
- 2. l'istante in cui il dato viene letto per l'ultima volta dal medesimo registro.

Se i tempi di vita di due variabili si sovrappongono, esse possono condividere lo stesso registro, ottimizzando così il numero complessivo di registri interni. All'atto pratico, l'ottimizzazione si implementa in tre step:

- Derivazione del tempo di vita delle variabili per una Butterfly in modalità di esecuzione isolata<sup>1</sup>: a tale scopo, è possibile utilizzare primo dei due DFD riportati in Appendice; il risultato è riportato in Tabella 3.1.
- 2. Derivazione del DFD e del tempo di vita delle variabili per una Butterfly in modalità di esecuzione continua<sup>2</sup>: per fare ciò, si può notare che, a partire dallo step 7, il moltiplicatore non riceve più alcun dato in ingresso. Di conseguenza, da questo istante è possibile inviare alla Butterfly un nuovo blocco di dati e far partire una seconda sequenza di operazioni.
  - La stesura del nuovo DFD, che si compone di 19 step algoritmici, è molto semplice: è sufficiente sovrapporre un secondo DFD al primo, sfalsato di 6 colpi di clock; il risultato è mostrato nel grafo posto in Appendice a questo documento. Per il tempo di vita delle variabili si procede come nella modalità singola e il risultato delle operazioni è mostrato in Tabella 3.2.
- 3. Minimizzazione del numero di registri: dalla Tabella 3.2, si vede che il numero massimo di registri occupati è pari a 9 (durante gli step 7 e 8): gli operatori possono pertanto essere riorganizzati nei registri  $REG_1 \div REG_9$ , come mostrato in Tabella 3.3.

<sup>&</sup>lt;sup>1</sup>Si parla di *modalità isolata* quando alla Butterfly viene inviata una sola sequenza di dati da elaborare.

<sup>&</sup>lt;sup>2</sup>Si parla di *modalità continua* quando alla Butterfly viene inviato uno stream continuo di dati.

Tabella 3.1: Tempo di vita delle variabili per un processore Butterfly in esecuzione isolata.

Operatore	1	2	3	4	5	6	7	8	9	10	11	12
$W_{r}$			$W_{r}$									
$W_{i}$		$W_{i}$										
$A_{r}$			$A_{r}$									
$A_{i}$				Ai								
$B_{r}$	Ε	3 <sub>r</sub>										
Bi			$B_{i}$									
$M_1$				$M_1$								
					$M_3$							
$\Sigma_1$						$\Sigma_1$						
$M_2$						$M_2$						
$\Sigma_3$							$\Sigma_3$					
$M_4$							$M_4$					
$M_5$							٨	<b>1</b> 5				
$M_6$								٨	И <sub>6</sub>			
$\Sigma_2$								$\Sigma_2$				
$\Sigma_4$									$\Sigma_4$			
$\Sigma_5$										$\Sigma_5$		
$\Sigma_6$											$\Sigma_6$	
$A'_{r}$										F	$A'_r$	
$A'_{i}$											$A'_{i}$	
<i>B</i> ' <sub>r</sub>											E	3′ <sub>r</sub>
<i>B</i> ' <sub>i</sub>												$B'_{i}$

Tabella 3.2: Tempo di vita delle variabili per un processore Butterfly in esecuzione continua.

I	l				l	l	l			l	I	l											1
12′																					$B_{ m r}'$	B' <sub>.</sub>	4
11,																		$\Sigma_6$	$A_{\rm r}'$	A' <sub>;</sub>	F		4
10,																	$\Sigma_5$		1				3
9,														$M_6$		$\Sigma_4$							3
∞́													$M_5$	7	$\Sigma_2$								3
7′											$\Sigma_3$	$M_4$	2										3
12									$\Sigma_1$	$M_2$											$B_{\rm r}'$	$B_{i}^{\prime}$	7
11								$M_3$										$\Sigma_6$	$A_{\rm r}'$	$\mathcal{A}_{\dot{I}}'$	E		7
10				A			$\mathcal{M}_1$										$\Sigma_5$		1				8
6	$W_{\rm r}$		Ar	1		Bi								$M_6$		$\Sigma_4$							8
∞	7	$W_{i}$			Br	F							$M_5$	<	$\Sigma_2$								6
7					F						$\Sigma_3$	$M_4$	<										6
9									$\Sigma_1$	$M_2$													3
5								$M_3$															3
4				Ą			$\mathcal{M}_1$																2
8	$M_{\rm r}$		A	1		$B_{ec{I}}$																	2
2	7	$W_{i}$			$B_{\rm r}$	F																	9
н					F																		9
Operatore	$M_{\rm r}$	$W_{\mathrm{i}}$	Ą	Ai	Br	Bi	$\mathcal{M}_1$	$M_3$	$\Sigma_1$	$M_2$	$\Sigma_3$	$M_4$	$M_5$	$M_6$	$\Sigma_2$	$\Sigma_4$	$\Sigma_5$	$\Sigma_6$	$A_r'$	A',	$B_{\rm r}'$	$B_{\rm i}'$	Registri occupati

Tabella 3.3: Ottimizzazione dei registri interni.

9' 10' 11' 12'						$\Sigma_5$ $\Sigma_6$ $B_1'$	Σ <sub>6</sub> Β',	Σ <sub>6</sub> Β' <sub>1</sub> 4' <sub>1</sub>	Σ <sub>6</sub> Β <sub>7</sub> 4	Σ <sub>5</sub> Σ <sub>6</sub>
								Ms		$\frac{M_5}{\Sigma_3} \qquad M_4$
				$\Sigma_1$	Σ1	$\Sigma_{6}$	$\Sigma_{6}$	Σ <sub>6</sub>	Σ <sub>6</sub>	Σ <sub>6</sub>
	$W_{\rm r}$	<u></u>		A <sub>r</sub>	A <sub>r</sub> A <sub>i</sub>		Ą.	Ar Ai Es	A' Ai Σ5	A <sub>1</sub>
		W <sub>i</sub>				Br				$\begin{array}{c c} & & & \\ & & & \\ \hline & & & \\ & & & \\ \hline & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & \\ & & \\ & & \\ & & \\ & & \\ & & \\ & & \\ & & \\ & & \\ & & \\ & & \\ & & \\ & & \\ & \\ & & \\ &$
			$\sum_1$	1	1					M <sub>1</sub> M <sub>3</sub> M <sub>2</sub>
	$M_{\rm r}$	W;	Å.	١, ,	A	B <sub>r</sub>	<u> </u>	B B	- <u>6</u>	B A A
l legisti o	REG <sub>1</sub>	REG <sub>2</sub>	REG <sub>3</sub>		REG <sub>4</sub>	REG <sub>4</sub>	REG <sub>5</sub> REG <sub>6</sub>	REG <sub>5</sub> REG <sub>6</sub> REG <sub>7</sub>	REG <sub>4</sub> REG <sub>5</sub> REG <sub>6</sub> REG <sub>7</sub>	REG <sub>5</sub> REG <sub>6</sub> REG <sub>7</sub> REG <sub>8</sub> REG <sub>9</sub>

Tabella 4.1: Numero di porte di ingresso e uscite coinvolte nello scambio di dati ad ogni step.

Step	1	2	3	4	5	6	7	8	9	10	11	12	7′	8′	9′	10'	11'	12'
In	2	2	2	4	3	3	4	5	5	5	4	3	2	3	3	1	1	0
Out	0	0	1	1	2	3	2	2	3	3	3	3	2	2	2	2	1	0

### 4 Derivazione dell'architettura

## 4.1 Progetto e ottimizzazione

Prima di derivare l'architettura vera e propria, è opportuno definire i simboli degli ingressi e delle uscite dei blocchi principali presenti nel circuito:

- D<sub>1M</sub> e D<sub>2M</sub>: ingressi del moltiplicatore/shifter;
- Q<sub>M</sub> e Q<sub>SH</sub>: uscite del moltiplicatore/shifter;
- D<sub>1A</sub> e D<sub>2A</sub>: ingressi del sommatore;
- Q<sub>A</sub>: uscita del sommatore;
- D<sub>1S</sub> e D<sub>2S</sub>: ingressi del sottrattore;
- Q<sub>SB</sub>: uscita del sottrattore;
- D<sub>R</sub> e Q<sub>R</sub>: ingresso e uscita del rounder/scaler.

È inoltre necessario stabilire il **timing di ingresso dei dati** all'interno del processore; ovviamente, la sequenza di ingresso deve essere riprodotta allo stesso modo in uscita per permettere alle uscite di una Butterfly di interfacciarsi con gli ingressi di un'altra.

Per sempicità, può essere comodo scegliere di inviare tutti e sei i dati di ingresso sullo stesso colpo di clock, insieme ad un impulso di START che fa partire il processore; analogamente, è previsto un segnale di DONE che viene asserito per un colpo di clock in modo da segnalare che le uscite sono disponibili e possono essere campionate.

La Tabella 4.1, derivata direttamente dal DFD, mostra il numero di linee di ingresso e di uscita dei blocchi su cui transitano dei dati ad ogni step algoritmico: come vediamo, il numero massimo di linee occupate è 5 per quelle di ingresso, 3 per quelle di uscita.

In linea di principio, pertanto, sarebbe possibile progettare il *datapath* del processore inserendo tutti i registri in una struttura *register-file-like* dotata di **5 porte di uscita** e **3 porte di ingresso**.

Anche se, nel seguito, verrà utilizzato spesso il termine *register file*, va sottolineato che la struttura di memorizzazione scelta non è un register file nel vero senso del termine perché i dati contenuti nei registri risultano disponibili in uscita nel colpo di clock immediatamente successivo a quello in cui vengono scritti; per come è stato pensato, serve semplicemente a raggruppare in un unico componente tutti i registri anziché lasciarli nel datapath come registri sparsi.

Tale soluzione, tuttavia, non è molto ottimizzata: infatti, raggruppando le operazioni per tipo:

$$\begin{cases} M_1 = B_r W_r \\ M_2 = B_i W_i \\ M_3 = B_r W_i \\ M_4 = B_i W_r \end{cases} \begin{cases} M_5 = 2A_r \\ M_6 = 2A_i \end{cases} \begin{cases} \sum_1 = A_r + M_1 \\ \sum_3 = A_i + M_3 \\ \sum_4 = \sum_3 + M_4 \end{cases} \begin{cases} \sum_2 = \sum_1 - M_2 \\ \sum_5 = M_5 - \sum_2 \\ \sum_6 = M_6 - \sum_4 \end{cases} \begin{cases} A'_r = r(\sum_2) \\ A'_i = r(\sum_4) \\ B'_r = r(\sum_5) \\ B'_i = r(\sum_6) \end{cases}$$

si nota immediatamente che

- 1. gli ingressi del moltiplicatore/shifter ( $D_{1M}$  e  $D_{2M}$ ) provengono sempre dalle porte di ingresso del PE, mentre l'uscita dello shifter  $Q_{SH}$  va sempre inviata all'ingresso  $D_{1S}$  del sottrattore;
- 2. l'ingresso D<sub>2A</sub> del sommatore proviene sempre dall'uscita del moltiplicatore Q<sub>M</sub>;
- 3. l'ingresso  $D_{2S}$  del sottrattore può provenire dalle uscite del moltiplicatore  $Q_M$ , del sommatore  $Q_A$  e del sottrattore  $Q_{SB}$ .

Queste considerazioni, in particolare i punti 2 e 3, suggeriscono di "tirare fuori" dal register file alcuni dei registri e di collegarli direttamente agli ingressi e/o alle uscite dei blocchi, mediante opportuni multiplexer.

In base allo schema riportato in tabella 3.3, la scelta più ovvia è portare fuori dal register file REG<sub>7</sub>, REG<sub>8</sub> e REG<sub>9</sub>; infatti, in tali registri vengono memorizzati i risultati di tutte le moltiplicazioni ( $M_1 \div M_4$ ), tutti gli shift ( $M_5$ ,  $M_6$ ) due delle tre somme ( $\Sigma_3$ ,  $\Sigma_4$ ) e una delle tre sottrazioni ( $\Sigma_2$ ).

Viceversa, siccome nei registri  $REG_1 \div REG_6$  vengono memorizzati tutti i valori di ingresso, è opportuno che siano tutti riuniti in un'unica struttura, anche per una questione di "ordine mentale".

In questo modo,  $D_{2A}$ ,  $D_{2S}$ ,  $Q_M$  e  $Q_{SH}$  non necessitano più di alcun collegamento con il register file in quanto comunicano solo i registri sparsi REG<sub>7</sub>, REG<sub>8</sub> e REG<sub>9</sub>; di conseguenza:

- Il numero di linee di uscita del register file verso il datapath è ridotto da 5 a 4;
- Il numero di linee di ingresso nel register file dal datapath è ridotto da 3 a 2.

A questo punto, non resta che procedere ai collegamenti tra i vari blocchi del datapath; a tale scopo, può essere utile riformulare la Tabella 3.3 come mostrato nelle Tabelle 4.2, 4.3 e 4.4.

Tabella 4.2: Operatori entranti in ogni blocco e relativi registri di partenza.

Operat	ori e reg	istri di p	artenza
Ar	Ai	B <sub>r</sub>	Bi
REG <sub>3</sub>	REG <sub>4</sub>	REG <sub>5</sub>	REG <sub>6</sub>
$W_{\rm r}$	$W_{\rm i}$		
-			
$A_{r}$	$A_{i}$	$\Sigma_3$	
REG <sub>3</sub>	REG <sub>4</sub>	REG <sub>8</sub>	
$M_1$	$M_3$	$M_4$	
REG <sub>9</sub>	REG <sub>9</sub>	REG <sub>9</sub>	
$\Sigma_1$	$M_5$	$M_6$	
REG <sub>3</sub>	REG <sub>7</sub>	REG <sub>8</sub>	
$M_2$	$\Sigma_2$	$\Sigma_4$	
REG <sub>9</sub>	REG <sub>9</sub>	REG <sub>9</sub>	
$\Sigma_2$	$\Sigma_4$	$\Sigma_5$	$\Sigma_6$
REG <sub>9</sub>	REG <sub>9</sub>	REG <sub>5</sub>	REG <sub>5</sub>
	$A_r$ REG $_3$ $W_r$ REG $_1$ $A_r$ REG $_3$ $M_1$ REG $_9$ $\Sigma_1$ REG $_3$ $M_2$ REG $_9$	$\begin{array}{cccc} A_r & A_i \\ REG_3 & REG_4 \\ \hline W_r & W_i \\ REG_1 & REG_2 \\ \hline A_r & A_i \\ REG_3 & REG_4 \\ \hline M_1 & M_3 \\ REG_9 & REG_9 \\ \hline \Sigma_1 & M_5 \\ REG_3 & REG_7 \\ \hline M_2 & \Sigma_2 \\ REG_9 & REG_9 \\ \hline \Sigma_2 & \Sigma_4 \\ \hline \end{array}$	$\begin{array}{cccccccccccccccccccccccccccccccccccc$

Tabella 4.3: Operatori uscenti da ogni blocco e relativi registri di arrivo.

Uscita	Opera	atori e re	gistri di	arrivo
Q <sub>M</sub>	M <sub>1</sub> REG <sub>9</sub>	M <sub>2</sub> REG <sub>9</sub>	M <sub>3</sub> REG <sub>9</sub>	M <sub>4</sub> REG <sub>9</sub>
Q <sub>SH</sub>	M <sub>5</sub> REG <sub>7</sub>	M <sub>6</sub> REG <sub>8</sub>		
Q <sub>A</sub>	$\Sigma_1$ $REG_3$	$\Sigma_3$ REG <sub>8</sub>	$\Sigma_4$ REG <sub>9</sub>	
Q <sub>SB</sub>	$\Sigma_2$ REG <sub>9</sub>	$\Sigma_5$ REG $_5$	$\Sigma_6$ REG <sub>5</sub>	
Q <sub>R</sub>	A' <sub>r</sub> REG <sub>7</sub>	A' <sub>i</sub> REG <sub>8</sub>	$B'_{\rm r}$ REG <sub>6</sub>	B' <sub>i</sub> REG <sub>5</sub>

**Tabella 4.4:** Per ognuno dei registri, operatori entranti ed uscenti con le rispettive porte di partenza (Q) e di arrivo (D).

REG <sub>#</sub>	Opera	atori en	ntranti				Opei	atori us	scenti			
REG <sub>1</sub>	$W_{\rm r}$						$W_{\rm r}$					
	ext						$D_{2M}$					
REG <sub>2</sub>	Wi						$W_{i}$					
_	ext						$D_{2M}$					
REG <sub>3</sub>	$A_{\rm r}$	$\Sigma_1$					$A_{r}$	$\Sigma_1$				
· ·	ext	$Q_A$					$D_{1M}$	_				
							$D_{1A}$					
REG <sub>4</sub>	$A_{i}$						$A_{i}$					
·	ext						$D_{1M}$					
							$D_{1A}$					
REG <sub>5</sub>	$B_{\rm r}$	$\Sigma_5$	$\Sigma_6$	$B'_{i}$			$B_{r}$	$\Sigma_5$	$\Sigma_6$	$B'_{i}$		
-	ext	$Q_{SB}$	$Q_{SB}$	$Q_R$			$D_{1M}$		$D_R$	ext		
REG <sub>6</sub>	Bi	$B'_{r}$					Bi	$B'_{r}$				
-	ext	$Q_R$					$D_{1M}$					
REG <sub>7</sub>	$M_5$	$A'_{\rm r}$					$M_5$	$A'_{r}$				
	$Q_{SH}$	$Q_R$					$D_{1S}$	ext				
REG <sub>8</sub>	$\Sigma_3$	$M_6$	$A'_{i}$				$\Sigma_3$	<i>M</i> <sub>6</sub>	$A'_{i}$			
-	$Q_A$	$Q_{SH}$	$Q_R$				$D_{1A}$	$D_{1S}$	ext			
REG <sub>9</sub>	$M_1$	<i>M</i> <sub>3</sub>	$M_2$	<i>M</i> <sub>4</sub>	$\Sigma_2$	$\Sigma_4$	$M_1$	<i>M</i> <sub>3</sub>	$M_2$	$M_4$	$\Sigma_2$	$\Sigma_4$
-	$Q_{M}$	$Q_{M}$	$Q_{M}^{-}$	$Q_{M}$	$Q_{SB}$	$Q_A$	$D_{2A}$		$D_{2S}^{-}$	$D_{2A}$	$D_{2S}^{-}$	$D_{2S}$
											$D_R$	$D_R$

L'architettura può essere osservata nelle immagini riportate in Appendice; nel complesso, i blocchi costituenti risultano essere i seguenti:

- 1 moltiplicatore/shifter, denotato con il label MPY\_SHIFTER;
- 1 sommatore, denotato con il label ADDER;
- 1 sottrattore, denotato con il label SUBTRACTOR;
- 1 rounder/scaler, denotato con il label ROUNDER SCALER;
- 3 registri sparsi, denotati con i label REG 7, REG 8 e REG 9;
- 1 struttura di memorizzazione, denotata con il label REG\_FILE e contenente i restanti 6 registri e alcuni multiplexer prima alle porte di ingresso o dopo le porte di uscita dei registri stessi;
- 3 multiplexer davanti agli ingressi di REG\_7, REG\_8 e REG\_9, denotati con i label mux R7, mux R8 e mux R9;
- 3 multiplexer davanti alle porte di ingresso D1A del sommatore, D1S del sottrattore e DR del rounder:
- 1 multiplexer davanti alla porta di ingresso IN\_AS del register file.

#### 4.2 Parallelismo interno

L'utilizzo di numeri in forma frazionaria permette di stabilire il parallelismo interno della macchina trattando i dati come numeri interi in complemento a due. È noto che, in tali condizioni, un numero X codificato su n bit è compreso tra  $-2^{n-1}$  e  $+(2^{n-1}-1)$ ; è pertanto possibile condurre i seguenti ragionamenti:

**Moltiplicatore.** Gli ingressi  $D_{1M}$  e  $D_{2M}$  provengono dall'esterno o da un'altra Butterfly; pertanto, le specifiche impongono che siano codificati su 24 bit; l'uscita  $Q_M$ , invece, è codificata su  $2 \times 24 - 1 = 47$  bit in virtù delle regole dell'aritmetica fractional point in C2.

**Shifter.** Come nel caso del moltiplicatore, l'ingresso  $D_{1M}$  proviene dall'esterno ed è quindi codificato su 24 bit; dal momento che la moltiplicazione per 2 di un numero binario equivale a uno *shift left* di una posizione, per l'uscita  $Q_{SH}$  sono necessari 25 bit.

**Sommatore**. Gli ingressi  $D_{1A}$  e  $D_{2A}$  provengono dall'esterno, dal moltiplicatore o dal sommatore stesso. Il *worst case* è rappresentato dall'operazione

$$\Sigma_4 = \Sigma_3 + M_4 \equiv A_i + M_3 + M_4, \tag{4.1}$$

in cui vengono sommati tre numeri codificati, rispettivamente, su 24, 47 e 47 bit. Come anticipato, possiamo studiare i valori minimo e massimo di  $\Sigma_4$  supponendo di avere a che fare con numeri interi:

$$\min\left\{ \Sigma_{4}\right\} =-2^{23}-2^{46}-2^{46}=-2^{47}-2^{23}<-2^{47} \tag{4.2a}$$

$$\max\left\{ \Sigma_{4}\right\} =\left(2^{23}-1\right)+2\left(2^{46}-1\right)=\left(2^{47}-1\right)+\left(2^{23}-2\right)>2^{47}-1\tag{4.2b}$$

Segue che, per non avere overflow, sia gli ingressi sia l'uscita devono essere codificati almeno su 49 bit.

Tabella 4.5: Parallelismo dei dati in ingresso e in uscita a ogni blocco.

$D_{1M}$	D <sub>2M</sub>	$Q_M$	Q <sub>SH</sub>	$D_{1A}$	$D_{2A}$	$Q_A$	$D_{1S}$	D <sub>2S</sub>	$Q_SB$	$D_R$	Q <sub>R</sub>
24	24	47	25	49	49	49	50	50	50	50	24

**Sottrattore.** Gli ingressi  $D_{1S}$  e  $D_{2S}$  provengono dal moltiplicatore, dallo shifter, dal sommatore o dal sottrattore stesso. Il worst case è rappresentato dall'operazione

$$\Sigma_5 = M_5 - \Sigma_2 \equiv M_2 + M_5 - \Sigma_1, \tag{4.3}$$

in cui i termini sono codificati, rispettivamente, su 47, 25 e 49 bit:

$$\min\left\{\Sigma_{5}\right\} = -2^{48} - 2^{46} - 2^{24} < -2^{48} \tag{4.4a}$$

$$\max\left\{\Sigma_{5}\right\} = \left(2^{48} - 1\right) + \left(2^{46} + 2^{24} - 2\right) > 2^{48} - 1 \tag{4.4b}$$

Pertanto, il minimo parallelismo richiesto è pari a 50 bit.

Rounder. L'ingresso  $D_R$  deve essere codificato su 50 bit per poter ricevere i dati uscenti dal sottrattore; l'uscita, invece, sarà un numero a 24 bit opportunamente arrotondato secondo la tecnica rounding to nearest even descritta nel paragrafo 4.3.

La tabella 4.5 riassume il parallelismo degli ingressi e delle uscite di tutti i blocchi presenti nell'architettura.

#### 4.3 Arrotondamento e scalamento

Preliminarmente, definiamo i possibili risultati dell'operazione di arrotondamento secondo la tecnica rounding to nearest even in base alla seguente tabella:

$D_R$	$r(D_R)$	f	errore	
X000X	<i>X</i> 0	Α	0	-
X001X	<i>X</i> 0	Α	-0.25	
X010X	<i>X</i> 0	Α	0.50	
X011X	<i>X</i> 1	В	0.25	(4.5
X100X	<i>X</i> 1	В	0	
X101X	<i>X</i> 1	В	-0.25	
X110X	X1 + 1	C	0.50	
X111X	X1 + 1	С	0.25	

Dal momento che  $D_R$  è codificato su 50 bit in formato Q4.46, mentre il risultato dell'arroton-damento è in formato Q1.23:

- La parte più significativa del dato, il cui valore è don't care, è data dai bit  $3 \div -22$ ;
- Per effettuare l'arrotondamento, bisogna analizzare i bit -23, -24 e -25 di D<sub>R</sub>; in particolare, definiamo

$$x_1 := D_R(-23), \quad x_2 := D_R(-24), \quad x_3 := D_R(-25).$$
 (4.6)

• La parte meno significativa del dato, che viene troncata, è data dai bit  $-26 \div -46$ .

Realizzando la tabella di verità della funzione di arrotondamento f, è pobbibile scriverla come somma di *minterm*:

$$f(x_1, x_2, x_3) = Am_A + Bm_B + Cm_C, (4.8)$$

dove

$$\begin{cases}
m_A = \overline{x}_1 (\overline{x}_2 + x_2 \overline{x}_3) \\
m_B = x_1 \overline{x}_2 + \overline{x}_1 x_2 x_3 \\
m_C = x_1 x_2
\end{cases}$$

Lo stesso risultato si ottiene utilizzando una mappa di Karnaugh:

$$x_{2}x_{3}$$
00 01 11 10

 $x_{1}$ 
1 B B C C

### 5 Derivazione della Control Unit

Il nucleo della Control Unit microprogrammata è rappresentato dalla **micro-ROM**, una struttura di memorizzazione che può essere letta ma non modificata; che si caratterizza come segue:

- Ogni riga rappresenta uno degli step algoritmici previsti dal DFD; pertanto, in totale sono presenti 20 righe;
- Ogni cella è costituita da 43 bit suddivisi come segue:
  - 1. Bit 42 ÷ 15: segnali di controllo (selettori dei multiplexer, write enable dei registri, selettore della modalità di lavoro del moltiplicatore);
  - 2. Bit 14: segnale di DONE;
  - 3. Bit  $13 \div 9$  e  $6 \div 2$ : jump address J\_ADD\_1 e J\_ADD\_2;
  - 4. Bit  $8 \div 7$  e  $1 \div 0$ : condition code CC 1 e CC 2.

L'evoluzione di stato dipende dalla modalità di accesso agli indirizzi della microROM in base ai seguenti principi:





Figura 5.1: Flow chart dell'evoluzione di stato.



**Figura 5.2:** Control Unit con indirizzamento implicito. Sono indicati i parallelismi di tutte le linee e i nomi dei segnali, coerentemente con la descrizione VHDL.

- Se entrambi i condition code sono nulli, l'indirizzo dello stato futuro è quello immediatamente successivo, ottenuto incrementando l'indirizzo dello stato presente di 1;
- Se uno dei due condition code è non nullo, l'indirizzo dello stato futuro è dato da uno dei due jump address.

Per stabilire i valori dei condition code e dei jump address ad ogni step è stato utilizzato il flowchart riportato in Figura 5.1. I condition code hanno la seguente tabella di decodifica:

A livello architetturale, come mostrato in Figura 5.2, oltre alla micro-ROM sono presenti i seguenti blocchi:

Micro-Instruction Register. Registro sensibile ai fronti di salita del clock, in cui viene memorizzata la cella di memoria selezionata dall'indirizzo dello stato presente;

**Status PLA.** Blocco asincrono che riceve in ingresso i condition code contenuti nel micro-IR e lo start e determina il valore del selettore di un multiplexer a due vie, incaricato di scegliere tra l'indirizzo sequenziale e i due jump address; la funzione logica implementata al suo interno è la seguente:

i	<i>x</i> <sub>1</sub>	<i>X</i> <sub>2</sub>	<i>X</i> 3	<i>X</i> 4	<i>X</i> 5	m	$f(x_1, x_2, x_3, x_4, x_5)$
0	0	0	0	0	0	$\overline{X}_1\overline{X}_2\overline{X}_3\overline{X}_4\overline{X}_5$	00
1	0	0	0	0	1	$\overline{x}_1\overline{x}_2\overline{x}_3\overline{x}_4x_5$	00
8	0	1	0	0	0	$\overline{x}_1 x_2 \overline{x}_3 \overline{x}_4 \overline{x}_5$	01
9	0	1	0	0	1	$\overline{x}_1 x_2 \overline{x}_3 \overline{x}_4 x_5$	01
16	1	0	0	0	0	$x_1\overline{x}_2\overline{x}_3\overline{x}_4\overline{x}_5$	01
17	1	0	0	0	1	$X_1\overline{X}_2\overline{X}_3\overline{X}_4X_5$	00
28	1	1	1	0	0	$x_1x_2x_3\overline{x}_4\overline{x}_5$	10
29	1	1	1	0	1	$X_1X_2X_3\overline{X}_4X_5$	01

Di conseguenza, f può essere scritta come somma di *minterm*:

$$f(x_1, x_2, x_3, x_4, x_5) = s_0 00 + s_1 01 + s_2 10, (5.2)$$

dove

$$\begin{cases}
s_0 = \overline{x}_2 \overline{x}_3 \overline{x}_4 (\overline{x}_1 + x_1 x_5) \\
s_1 = \overline{x}_3 \overline{x}_4 (\overline{x}_1 x_2 + x_1 \overline{x}_2 x_5) + x_1 x_2 x_3 \overline{x}_4 x_5 \\
s_2 = x_1 x_2 x_3 \overline{x}_4 \overline{x}_5
\end{cases} (5.3)$$

Micro-Address Register. Registro sensibile ai fronti di discesa del clock, in cui viene memorizzato l'indirizzo dello stato futuro selezionato dal mux. Il campionamento sul fronte di discesa è necessario per evitare che l'unità di controllo sia pipelinata sul controllo, il che impedirebbe la corretta evoluzione di stato.

Per costruire la micro-ROM è necessario procedere step per step e determinare i valori di tutti i segnali di controllo presenti nel circuito; lo schema utilizzato è riportato nel seguito.

Step #	Operazioni	Controlli	Done
0	Load register file Wait start (impulso di 1 CK)	$\begin{aligned} WR_R1 &= 1 \\ WR_R2 &= 1 \\ WR_R3 &= 1,  s_R3 = 0 \\ WR_R4 &= 1 \\ WR_R5 &= 1,  s_R5 = 0  (00) \\ WR_R6 &= 1,  s_R6 = 0 \end{aligned}$	0
1	Start $M_1 = B_r W_r$ (mpy) $D_{1M} = B_r$ , leggo da REG <sub>5</sub> $D_{2M} = W_r$ , leggo da REG <sub>1</sub>	$M/\overline{S} = 1$ $s_1M = 2 (10)$ $s_2M = 0$	0
2	Start $M_3 = B_r W_i$ (mpy) $D_{1M} = B_r$ , leggo da REG <sub>5</sub> $D_{2M} = W_i$ , leggo da REG <sub>2</sub> Pipe $M_1 = B_r W_r$ (mpy)	$M/\overline{S} = 1$ $s_1M = 2 (10)$ $s_2M = 1$	0
3	Start $M_2 = B_i W_i$ (mpy) $D_{1M} = B_i$ , leggo da REG <sub>6</sub> $D_{2M} = W_i$ , leggo da REG <sub>2</sub> $Q_M = M_1$ , scrivo in REG <sub>9</sub> Pipe $M_3 = B_r W_i$	$M/\overline{S} = 1$ $s_1M = 3 (11)$ $s_2M = 1$ $WR_R9 = 1$ , $s_R9 = 0 (00)$	0
4	Start $M_4 = B_i W_r$ (mpy) $D_{1M} = B_i$ , leggo da REG <sub>6</sub> $D_{2M} = W_r$ , leggo da REG <sub>1</sub> Start $\Sigma_1 = A_r + M_1$ $D_{1A} = A_r$ , leggo da REG <sub>3</sub> $D_{2A} = M_1$ , leggo da REG <sub>9</sub> $Q_M = M_3$ , scrivo in REG <sub>9</sub> Pipe $M_2 = B_i W_i$	$M/\overline{S} = 1$ $s_1M = 3 (11)$ $s_2M = 0$ $s_1AS = 0$ , $s_D1A = 1$ $WR_R9 = 1$ , $s_R9 = 0 (00)$	0
5	Start $M_5 = 2A_r$ (shift) $D_{1M} = A_r$ , leggo da REG <sub>3</sub> Start $\Sigma_3 = A_i + M_3$ $D_{1A} = A_i$ , leggo da REG <sub>4</sub> $D_{2A} = M_3$ , leggo da REG <sub>9</sub> $Q_M = M_2$ , scrivo in REG <sub>9</sub> $Q_A = \Sigma_1$ , scrivo in REG <sub>3</sub> Pipe $M_4 = B_i W_r$	$M/\overline{S} = 0$ $s_1M = 0 (00)$ $s_1AS = 1$ , $s_D1A = 1$ $WR_R9 = 1$ , $s_R9 = 0 (00)$ $s_1N_AS = 0$ , $WR_R3 = 1$ , $s_R3 = 1$	0
6 <b>≡</b> 0′	Start $M_6 = 2A_i$ (shift) $D_{1M} = A_i$ , leggo da REG <sub>4</sub> Start $\Sigma_2 = \Sigma_1 - M_2$ $D_{1S} = \Sigma_1$ , leggo da REG <sub>3</sub> $D_{2S} = M_2$ , leggo da REG <sub>9</sub> $Q_M = M_4$ , scrivo in REG <sub>9</sub> $Q_{SH} = M_5$ , scrivo in REG <sub>7</sub> $Q_A = \Sigma_3$ , scrivo in REG <sub>8</sub>	$M/\overline{S} = 0$ $s_1M = 1 (01)$ $s_1AS = 0$ , $s_D1S = 2 (10)$ $WR_R9 = 1$ , $s_R9 = 0 (00)$ $WR_R7 = 1$ , $s_R7 = 0$ $WR_R8 = 1$ , $s_R8 = 1 (01)$ $WR_R1 = 1$	0

Continua nella pagina successiva

Continua dalla pagina precedente

Step #	Operazioni	Controlli	Done
	Wait start (impulso di 1 CK)	WR_R2 = 1 WR_R3 = 1, s_R3 = 0 WR_R4 = 1 WR_R5 = 1, s_R5 = 0 (00) WR_R6 = 1, s_R6 = 0	
<b>7</b> ≡ 1′	Start $\Sigma_4 = \Sigma_3 + M_4$ $D_{1A} = \Sigma_3$ , leggo da REG <sub>8</sub> $D_{2A} = M_4$ , leggo da REG <sub>9</sub> $Q_{SH} = M_6$ , scrivo in REG <sub>8</sub> $Q_{SB} = \Sigma_2$ , scrivo in REG <sub>9</sub> Start $M_1 = B_r W_r$ (mpy) $D_{1M} = B_r$ , leggo da REG <sub>5</sub> $D_{2M} = W_r$ , leggo da REG <sub>1</sub>	_ ` '	0
<b>8</b> ≡ 2′	$Q_R = A_r'$ , scrivo in REG <sub>7</sub> Start $\Sigma_5 = M_5 - \Sigma_2$ $D_{1S} = M_5$ , leggo da REG <sub>7</sub> $D_{2S} = \Sigma_2$ , leggo da REG <sub>9</sub> $Q_A = \Sigma_4$ , scrivo in REG <sub>9</sub> Start $M_3 = B_r W_i$ (mpy) $D_{1M} = B_r$ , leggo da REG <sub>5</sub>	$s_DR = 1$ $WR_R7 = 1$ , $s_R7 = 1$ $s_D1S = 1$ (01) $WR_R9 = 1$ , $s_R9 = 1$ (01) $M/\overline{S} = 1$ $s_1M = 2$ (10) $s_2M = 1$	0
9 ≡ 3′	Start $\Sigma_6 = M_6 - \Sigma_4$ $D_{1S} = M_6$ , leggo da REG <sub>8</sub> $D_{2S} = \Sigma_4$ , leggo da REG <sub>9</sub> $Q_{SB} = \Sigma_5$ , scrivo in REG <sub>5</sub> Start $M_2 = B_i W_i$ (mpy) $D_{1M} = B_i$ , leggo da REG <sub>6</sub> $D_{2M} = W_i$ , leggo da REG <sub>2</sub>		0
10 ≡ 4′	${\sf D_R}=\Sigma_5$ , leggo da REG $_5$ ${\sf Q_R}=B_{\sf r}'$ , scrivo in REG $_6$ ${\sf Q_{SB}}=\Sigma_6$ , scrivo in REG $_5$	$s_DR = 0$ $WR_R6 = 1$ , $s_R6 = 1$ $s_IN_AS = 1$ , $WR_R5 = 1$ , $s_R5 = 1$ (01) $M/\overline{S} = 1$ $s_IM = 3$ (11)	0

Continua nella pagina successiva

Continua dalla pagina precedente

		Continua dalla pagina precedente	
Step #	Operazioni	Controlli	Done
	$D_{2M} = W_r$ , leggo da REG <sub>1</sub>	$s_2M = 0$	
	Start $\Sigma_1 = A_r + M_1$		
	$D_{1A} = A_r$ , leggo da REG <sub>3</sub>	$s_1AS = 0$ , $s_D1A = 1$	
	$D_{2A} = M_1$ , leggo da REG <sub>9</sub>	M/D D0 1 D0 0 (00)	
	$Q_{\rm M}=M_3$ , scrivo in REG <sub>9</sub>	$WR_R9 = 1$ , $s_R9 = 0$ (00)	
	Pipe $M_2 = B_i W_i$		
$11 \equiv 5'$	· ·		0
	$D_R = \Sigma_6$ , leggo da $REG_5$	$s_DR = 0$	
	$Q_R = B'_i$ , scrivo in REG <sub>5</sub>	$WR_R5 = 1$ , $s_R5 = 2$ (10)	
	Start $M_5 = 2A_r$ (shift)	$M/\overline{S} = 0$	
	$D_{1M} = A_r$ , leggo da REG <sub>3</sub>	$s_1M = 0 (00)$	
	Start $\Sigma_3 = A_{i} + M_3$		
	$D_1A = A_i$ , leggo da $REG_4$	$s_1AS = 1$ , $s_D1A = 1$	
	$D_{2A} = M_3$ , leggo da REG <sub>9</sub>		
	$Q_{M} = M_2$ , scrivo in REG <sub>9</sub>	$WR_R9 = 1$ , $s_R9 = 0$ (00)	
	$Q_A = \Sigma_1$ , scrivo in REG $_3$	$s_{N} = 0$ , WR_R3 = 1, $s_{R3} = 1$	
	Pipe $M_4 = B_i W_r$		
12	Start $M_6 = 2A_i$ (shift)	$M/\overline{S} = 0$	1
	$D_{1M} = A_{i}$ , leggo da $REG_{4}$	$s_1M = 1 (01)$	
	Start $\Sigma_2 = \Sigma_1 - \textit{M}_2$		
	$D_{1S} = \Sigma_{1}$ , leggo da $REG_{3}$	$s_1AS = 0$ , $s_D1S = 2$ (10)	
	$D_{2S} = M_{2}$ , leggo da REG <sub>9</sub>		
	$Q_{M} = M_4$ , scrivo in REG <sub>9</sub>	$WR_R9 = 1$ , $s_R9 = 0$ (00)	
	$Q_{SH} = M_5$ , scrivo in REG <sub>7</sub>	$WR_R7 = 1$ , $s_R7 = 0$	
	$Q_A = \Sigma_3$ , scrivo in REG <sub>8</sub>	$WR_R8 = 1$ , $s_R8 = 1$ (01)	
6'	Start $M_6 = 2A_i$ (shift)	$M/\overline{S} = 0$	0
·	$D_{1M} = A_{i}$ , leggo da $REG_{4}$	$s_1M = 1 (01)$	
	Start $\Sigma_2 = \Sigma_1 - M_2$		
	$D_{1S} = \Sigma_{1}$ , leggo da $REG_{3}$	$s_1AS = 0$ , $s_D1S = 2$ (10)	
	$D_{2S} = M_2$ , leggo da REG <sub>9</sub>		
	$Q_{M} = M_4$ , scrivo in REG <sub>9</sub>	$WR_R9 = 1$ , $s_R9 = 0$ (00)	
	$Q_{SH} = M_5$ , scrivo in REG <sub>7</sub>	$WR_R7 = 1$ , $s_R7 = 0$	
	$Q_A = \Sigma_3$ , scrivo in REG <sub>8</sub>	$WR_R8 = 1$ , $s_R8 = 1$ (01)	
7′	Start $\Sigma_4 = \Sigma_3 + M_4$		0
	$D_{1A}=\Sigma_3$ , leggo da REG $_8$	$s_D1A = 0$	
	$D_{2A} = M_4$ , leggo da REG $_9$		
	$Q_{SH} = M_6$ , scrivo in REG <sub>8</sub>	$WR_R8 = 1$ , $s_R8 = 0$ (00)	
	$Q_{SB} = \Sigma_2$ , scrivo in REG <sub>9</sub>	$WR_R9 = 1$ , $s_R9 = 2 (10)$	
8'	Round $\Sigma_2$		0
	$D_R = \Sigma_2$ , leggo da REG <sub>9</sub>	s DR = 1	
	$Q_R = A'_r$ , scrivo in REG <sub>7</sub>	$\overline{WR}_{R}R7 = 1, \ s_{R}R7 = 1$	
	Start $\Sigma_5 = M_5 - \Sigma_2$	_	
	$D_1 = \mathit{M}_{5}$ , leggo da $REG_{7}$	$s_D1S = 1 (01)$	

Continua nella pagina successiva

		Continua dana pagina precedente	
Step #	Operazioni	Controlli	Done
	$D_{2S} = \Sigma_2$ , leggo da REG <sub>9</sub>	WD DO 1 DO 1 (01)	
	$Q_A = \Sigma_4$ , scrivo in REG <sub>9</sub>	$WR_R9 = 1$ , $s_R9 = 1$ (01)	
9′	Round $\Sigma_4$		0
	$D_R = \Sigma_4$ , leggo da $REG_9$	$s_DR = 1$	
	$Q_R = A'_i$ , scrivo in REG <sub>8</sub>	$WR_R8 = 1$ , $s_R8 = 2$ (10)	
	Start $\Sigma_6 = M_6 - \Sigma_4$		
	$D_{1S} = M_6$ , leggo da REG <sub>8</sub>	$s_D1S = 0 (00)$	
	$D_{2S} = \Sigma_4$ , leggo da REG <sub>9</sub>		
	$Q_{SB} = \Sigma_5$ , scrivo in REG <sub>5</sub>	$s_{N_AS} = 1$ , $WR_{R5} = 1$ , $s_{R5} = 1$ (01)	
10′	Round $\Sigma_5$		0
	$D_R = \Sigma_5$ , leggo da $REG_5$	$s_DR = 0$	
	$Q_R = B'_r$ , scrivo in REG <sub>6</sub>	$WR_R6 = 1$ , $s_R6 = 1$	
	$Q_{SB} = \Sigma_6$ , scrivo in REG <sub>5</sub>	$s_{N_AS} = 1$ , $WR_{R5} = 1$ , $s_{R5} = 1$ (01)	
11'	Round $\Sigma_6$		0
	$D_R = \Sigma_6$ , leggo da $REG_5$	$s_DR = 0$	
	$Q_R = B'_i$ , scrivo in REG <sub>5</sub>	$\overline{WR}_{R5} = 1$ , $s_{R5} = 2$ (10)	
12'			1

Continua dalla pagina precedente

### 6 Calcolatore FFT

Una volta terminata la realizzazione del processore Butterfly, la cui descrizione in VHDL è riportata nell'appendice è possibile utilizzarlo come elemento base per la costruzione di un calcolatore di FFT.

Lo schema della macchina, nell'implementazione  $16 \times 16$  è riportato in Figura 6.2; come detto, l'unica difficoltà di questa parte consiste nel comprendere come collegare e sincronizzare le 32 Butterfly che compongono l'architettura:

- Vi sono quattro livelli di gerarchia, ognuno costituito da otto Butterfly;
- Le Butterfly che lavorano con lo stesso twiddle factor si dicono appartenenti allo stesso gruppo;
- Il numero di gruppo presenti al livello i è pari a 2i (rispettivamente 1, 2, 4 e 8 gruppi);
- Ad ogni passo dell'elaborazione, si ricomincia l'ordine dei twiddle factor secondo la logica del *bit reverse order* (0, 4, 2, 6, 1, 5, 3, 7).

Inoltre, è importante sottolineare quanto segue:

- ullet Tutte le Butterfly del primo livello lavorano con il Twiddle Factor  $W^0$  e ricevono i dati dall'esterno;
- Le Butterfly dei livelli successivi al primo ricevono i dati dalle Butterfly del livello precedente;





Figura 6.1: Schema semplificato delle connessioni I/O del processore Butterfly.



**Figura 6.2:** Schema calcolatore FFT  $16 \times 16$ .

- Lo START e il DONE sono condivisi da tutte le Butterfly appartenenti allo stesso livello: in particolare:
  - Primo livello: lo START è un impulso inviato dall'esterno insieme ai dati;
  - Livelli successivi al primo: lo START coincide con il DONE del livello precedente.

## Parte II

# **Test**

# 7 Test Butterfly

Il test del funzionamento del processore Butterfly è stato automatizzato con MATLAB® e C++ in modo da ottenere risultati il più possibile completi. I codici e le testbench utilizzati sono riportati nell'Appendice B.

La simulazione è suddivisa in due parti:

Prima parte. Consiste nell'esecuzione dello script MATLAB $^{\circledR}$  test.m, all'interno del quale vengono calcolati i valori dei twiddle factor e alcune combinazioni significative dei vettori di input. L'idea è calcolare la dinamica di ingresso e di uscita delle Butterfly appartenenti al calcolatore di FFT  $16 \times 16$ , in modo da verificare il funzionamento del processore nelle condizioni peggiori in cui si troverà ad operare. Sono stati pertanto analizzati i seguenti casi:

- 1. Butterfly I livello con  $W = W^0$  (L1\_W0): dinamica [-0.5, +0.5];
- 2. Butterfly II livello con  $W = W^0$  (L2 W0): dinamica fissata dalle uscite di L1 W0;
- 3. Butterfly II livello con  $W = W^4$  (L2 W4): dinamica fissata dalle uscite di L1 W0;
- 4. Butterfly III livello con  $W = W^0$  (L3 W0): dinamica fissata dalle uscite di L2 W0;
- 5. Butterfly III livello con  $W = W^4$  (L3 W4): dinamica fissata dalle uscite di L2 W0;
- 6. Butterfly III livello con  $W = W^2$  (L3 W2): dinamica fissata dalle uscite di L2 W4;
- 7. Butterfly III livello con  $W = W^6$  (L3\_W6): dinamica fissata dalle uscite di L2 W4;
- 8. Butterfly IV livello con  $W = W^0$  (L4 W0): dinamica fissata dalle uscite di L3 W0;
- 9. Butterfly IV livello con  $W = W^4$  (L4 W4): dinamica fissata dalle uscite di L3 W0;
- 10. Butterfly IV livello con  $W = W^2$  (L4 W2): dinamica fissata dalle uscite di L3 W4;
- 11. Butterfly IV livello con  $W = W^6$  (L4 W6): dinamica fissata dalle uscite di L3\_W4;
- 12. Butterfly IV livello con  $W = W^1$  (L4 W1): dinamica fissata dalle uscite di L3 W2;
- 13. Butterfly IV livello con  $W = W^5$  (L4 W5): dinamica fissata dalle uscite di L3 W2;
- 14. Butterfly IV livello con  $W = W^3$  (L4 W3): dinamica fissata dalle uscite di L3 W6;
- 15. Butterfly IV livello con  $W = W^7$  (L4\_W7): dinamica fissata dalle uscite di L3\_W6.

L'output del programma MATLAB® è una serie di file di testo contenenti i dati da fornire in ingresso alla Butterfly per verificarne il corretto comportamento;

Seconda parte. Consiste nell'esecuzione di uno script C++ che, grazie ai principi della programmazione ad oggetti, effettua opportune sostituzioni all'interno della testbench per consentire l'accesso ai file corretti per ogni simulazione, avvia automaticamente ModelSim e confronta i file di output prodotti dalle simulazioni con quelli generati da MATLAB<sup>®</sup>.


L'esecuzione del programma di collaudo ha permesso di verificare la correttezza dei valori calcolati sia in modalità "single" sia in modalità "continuous".


Nella simulazione automatizzata, è stata testata solo la modalità di lavoro continua, che sarà di fatto quella adottata dal calcolatore di FFT; dovendo testare anche la modalità isolata, è stata scritta una semplice testbench, in cui vengono inviati dei valori casuali all'interno della dinamica prevista; in questo modo, è stato possibile vrificare che entrambe le modalità di lavoro funzionano correttamente.


# 8 Test FFT

Il corretto funzionamento del calcolatore di FFT è stato testato utilizzando i vettori di ingresso riportati nel file input\_data\_fft.txt. Tutti i vettori sono costituiti da numeri ai limiti della dinamica, in modo da far lavorare l'unità di elaborazione nelle condizioni peggiori possibili.

Confrontando i risultati generati dalla testbench con quelli ottenuti mediante la funzione fft() di MATLAB $^{\textcircled{R}}$ , è stato possibile verificare la correttezza dei risultati ottenuti.







#### A Descrizione dell'hardware

# A.1 Component Execution Unit

#### A.1.1 Registro di pipe sfixed

```
--* Registro di pipe per numeri signed fixed point
   library ieee;
5
   use ieee.std_logic_1164.all;
6
   use ieee.numeric_std.all;
   use ieee.fixed_pkg.all;
9
   entity pipe_sfixed is
11
     generic (
         M : integer := 0; -- MSB
12
         N : integer := 24 -- lunghezza numero [bit]
13
     );
14
     port (
15
         ck : in std_logic;
16
         d : in sfixed(M downto (M - N + 1)); -- ingresso
17
         q : out sfixed(M downto (M - N + 1)) -- uscita
18
      );
19
   end entity pipe_sfixed;
20
21
   architecture structure of pipe_sfixed is
22
23
   begin
24
      CK_process : process (ck)
25
26
        if (ck'event and ck = '1') then q <= d;</pre>
27
28
         end if;
      end process CK_process;
30
   end architecture structure;
```

#### A.1.2 Registro sfixed con enable

```
--* Registro per memorizzazione di numeri signed fixed point
  library ieee;
6
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
  use ieee.fixed_pkg.all;
9
  entity register_sfixed is
11
   generic (
       M : integer := 0; -- MSB
12
       N : integer := 24 -- lunghezza numero [bit]
13
14
   port (
15
       ck : in std_logic;
                                -- clock
16
```

```
en : in std_logic;
                                                  -- enable (attivo alto)
17
            d : in sfixed(M downto (M - N + 1)); -- ingresso
18
            q : out sfixed(M downto (M - N + 1)) -- uscita
19
   end entity register_sfixed;
   architecture structure of register_sfixed is
23
24
25
   begin
26
        CK_process : process (ck)
27
          if (ck'event and ck = '1') then
               if (en = '1') then
29
                   q \le d;
30
               end if;
31
            end if;
32
       end process CK_process;
33
34 end architecture structure;
```

#### A.1.3 Multiplexer *sfixed* a due vie

```
--* Multiplexer a due vie con ingressi e uscita su N bit signed fixed point
  --* s=0: out_mux = IN_0
   --* s=1: out_mux = IN_1
   5
6
   library ieee;
7
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
9
   use ieee.fixed_pkg.all;
   entity mux2to1_sfixed is
    generic (
13
        M : integer; -- MSB
14
         N : integer -- lunghezza numero [bit]
15
16
     port (
17
               : in std_logic;
                                             -- selettore a 1 bit
18
         IN_0, IN_1: in sfixed(M downto (M - N + 1)); -- input a N bit Q(M+1).(N-M-1)
19
         uscita : out sfixed(M downto (M - N + 1)) -- output a N bit Q(M+1).(N-M-1)
      );
21
22
  end entity mux2to1_sfixed;
23
  architecture structure of mux2to1_sfixed is
24
25
     uscita <= IN_0 when s = '0' else
26
        IN_1;
27
   end structure;
```

#### A.1.4 Multiplexer sfixed a quattro vie

```
5 --* s=10: out_mux = IN_2 (2)
6
   --* s=11: out_mux = IN_3 (3)
   8
   library ieee;
9
use ieee.std_logic_1164.all;
11
   use ieee.numeric_std.all;
   use ieee.fixed_pkg.all;
13
   entity mux4to1_sfixed is
14
     generic (
15
16
          M : integer; -- MSB
17
          N: integer -- lunghezza numero [bit]
     );
18
     port (
19
                               : in std_logic_vector(1 downto 0); -- selettore a 2 bit
          IN_0, IN_1, IN_2, IN_3 : in sfixed(M downto (M - N + 1)); -- input a N bit
21
          Q(M+1).(N-M-1)
          uscita
                               : out sfixed(M downto (M - N + 1)) -- output a N bit
           Q(M+1).(N-M-1)
23
   end entity mux4to1_sfixed;
24
   architecture structure of mux4to1_sfixed is
26
27
   begin
       uscita <=
28
          IN_0 when s = "00" else --0
20
          IN_1 when s = "01" else --1
30
          IN_2 when s = "10" else --2
31
32
   end structure;
33
```

#### A.1.5 Sommatore *sfixed* pipelinato

```
--* Sommatore di numeri signed fixed point con un livello di pipeline
   library ieee;
6 use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
8
   use ieee.fixed_pkg.all;
9
   entity adder_pipe_sfixed is
     generic (
          M : integer := 2; -- MSB
12
          N : integer := 49 -- lunghezza numero [bit]
13
      );
14
      port (
15
                 : in std_logic;
16
          D1A, D2A: in sfixed(M downto (M - N + 1)); -- ingressi (default Q3.46)
17
                 : out sfixed(M downto (M - N + 1)) -- uscita (default Q3.46)
18
19
   end entity adder_pipe_sfixed;
21
   architecture structure of adder_pipe_sfixed is
23
```

```
-- somma non pipelinata
24
25
        signal QA_async : sfixed(M downto (M - N + 1));
26
        -- registro di pipe
27
        component pipe_sfixed is
           generic (
             M : integer := 0;
30
               N : integer := 24
31
           );
32
          port (
33
               ck : in std_logic;
34
               d : in sfixed(M downto (M - N + 1));
35
               q : out sfixed(M downto (M - N + 1))
36
           );
37
       end component;
39
40
   begin
41
        -- N.B. Q2.46 + Q2.46 = Q3.46
42
        QA_async \le D1A((M-1) downto (M-N+1)) + D2A((M-1) downto (M-N+1));
43
44
       PIPE : pipe_sfixed
45
        generic map(M => M, N => N)
46
        port map(
47
           ck => CK
48
           d => QA_async, -- default Q3.46
49
            q => QA -- default Q3.46
        );
51
52
   end architecture structure;
53
```

## A.1.6 Sottrattore *sfixed* pipelinato

```
--* Sottrazione di numeri signed fixed point con un livello di pipeline
   library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
8
  use ieee.fixed_pkg.all;
9
10
  entity subtractor_pipe_sfixed is
    generic (
         M : integer := 3; -- MSB
         N : integer := 50 -- lunghezza numero [bit]
13
    );
14
     port (
15
                : in std_logic;
                                            -- clock
16
         D1S, D2S : in sfixed(M downto (M - N + 1)); -- ingressi (default Q4.46)
17
                : out sfixed(M downto (M - N + 1)) -- uscita (default Q4.46)
18
      );
19
20
   end entity subtractor_pipe_sfixed;
21
   architecture structure of subtractor_pipe_sfixed is
22
23
      -- differenza non pipelinata
24
```

```
signal QSB_async : sfixed(M downto (M - N + 1));
25
        -- registro di pipe
27
        component pipe_sfixed is
            generic (
29
               M : integer := 0;
30
                N : integer := 24
31
            );
32
           port (
33
                ck : in std_logic;
34
                d : in sfixed(M downto (M - N + 1));
35
                q : out sfixed(M downto (M - N + 1))
36
            );
37
        end component;
38
39
   begin
40
41
        -- N.B. Q3.46 - Q3.46 = Q4.46
42
        QSB_async \le D1S((M-1) downto (M-N+1)) - D2S((M-1) downto (M-N+1));
43
44
        PIPE : pipe_sfixed
45
46
        generic map(M => M, N => N)
        port map(
47
            ck => CK,
48
            d => QSB_async, -- default Q4.46
49
            q => QSB
                       -- default Q4.46
50
        );
51
52
   end architecture structure;
53
```

## A.1.7 Moltiplicatore/shifter pipelinato con ingressi fractional point

```
--* Moltiplicatore/shifter di numeri sfixed fractional point
   --* Due livelli di pipeline per il moltiplicatore (M_nS=1)
   --* Un livello di pipeline per lo shifter (M_nS=0)
   library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
9
   use ieee.fixed_pkg.all;
   entity mpy_shifter_pipe_sfixed is
     generic (N : integer := 24); -- lunghezza numero [bit]
13
       port (
14
           CK
                  : in std_logic;
                                                    -- clock
                                                    -- operation mode (1 mpy, 0 shift)
16
           M_nS
                   : in std_logic;
           D1M, D2M : in sfixed(0 downto (-N + 1));
17
                                                    -- ingressi (default Q1.23)
                   : out sfixed(0 downto (-2 * N + 2)); -- uscita moltiplicatore (default
           Q1.46)
           QSH
                   : out sfixed(1 downto (-N + 1))
                                                  -- uscita shifter (default Q2.23)
       );
    end entity mpy_shifter_pipe_sfixed;
21
22
   architecture structure of mpy_shifter_pipe_sfixed is
24
```

```
-- definizione segnali interni
25
         signal QM_async : sfixed(1 downto (-2 * N + 2)); -- moltiplicazione non pipelinata
         signal QM_pipe1 : sfixed(0 downto (-2 * N + 2)); -- moltiplicazione dopo 1 stadio
27
         di pipe
         signal QSH_async : sfixed(1 downto (-N + 1));
                                                            -- shift non pieplinato
         -- registro di pipe
30
         component pipe_sfixed is
31
             generic (
32
                 M : integer := 0;
33
                 N : integer := 24
34
             );
35
            port (
36
                 ck : in std_logic;
37
                 d : in sfixed(M downto (M - N + 1));
                 q : out sfixed(M downto (M - N + 1))
39
             );
40
         end component;
41
42
    begin
43
44
         -- process per scegliere tra moltiplicazione e shift in funzione di M_nS
45
         -- la sensitivity list deve contenere sia il segnale di controllo, sia gli ingressi
46
         del blocco!!!
         MPY_SHIFT_PROCESS: process(M_nS, D1M, D2M)
47
48
         begin
             if (M_nS = '1') then -- multiply (N.B. Q1.23 * Q1.23 = Q2.46)
49
                 QM_async <= D1M * D2M;
50
                 QSH_async <= (others => '0');
51
             else -- shift
52
                 QM_async <= (others => '0');
53
                 QSH_async <= D1M & '0';
54
             end if;
55
         end process MPY_SHIFT_PROCESS;
56
57
         PIPE_1_MPY : pipe_sfixed -- primo stadio di pipeline mpy
58
         generic map(M \Rightarrow 0, N \Rightarrow 2*N-1)
59
         port map(
60
61
             ck => CK,
62
             d \Rightarrow QM_async(0 downto (-2 * N + 2)),
63
             q => QM_pipe1
64
65
         PIPE_2_MPY : pipe_sfixed -- secondo stadio di pipeline mpy
66
         generic map(M \Rightarrow 0, N \Rightarrow 2*N-1)
67
         port map(
68
             ck => CK,
69
             d => QM_pipe1,
70
             q \Rightarrow QM
71
72
73
         PIPE_SHIFT : pipe_sfixed -- stadio di pipeline shift
74
75
         generic map(M \Rightarrow 1, N \Rightarrow N+1)
76
         port map(
77
             ck => CK,
             d => QSH_async,
78
             q => QSH
79
         );
80
81
```

```
82 end architecture structure;
```

#### A.1.8 Rounder

```
--* Blocco HW per arrotondamento e scalamento di numeri signed fixed point
   --* Arrotondamento in forma Q1.23 secondo la tecnica del rounding to nearest even
   --* Scalamento secondo la tecnica del "Unconditional Block Floating Point Scaling"
   --* Si assume che lo scalamento da implementare sia sempre di 1 bit
   library ieee;
8
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   use ieee.fixed_pkg.all;
11
   entity rounder_sfixed is
13
       generic (
14
           M : integer := 3; -- MSB
15
           N : integer := 50 -- lunghezza numero [bit]
       );
17
18
       port (
           DR : in sfixed(M downto (M - N + 1)); -- ingresso (default Q4.46)
19
           QR : out sfixed(0 downto -23)
                                              -- uscita Q1.23
21
   end entity rounder_sfixed;
22
    architecture structure of rounder_sfixed is
24
25
        -- definizione segnali interni
26
       signal x1, x2, x3 : std_logic;
                                               -- bit -23, -24 e -25 di DR
27
                                       -- minterm
       signal mA, mB, mC : std_logic;
28
       signal A, B, C, f : sfixed(3 downto -23); -- Q4.23
29
       signal LSB_one : sfixed(2 downto -23); -- Q2.23
30
31
   begin
32
33
      x1 \le DR(-23);
34
      x2 \le DR(-24);
35
       x3 \le DR(-25);
36
37
38
       -- somme di minterm ottenute dalla K-map
       mA \leftarrow (not x1) and ((not x2) or (x2 and (not x3)));
39
       mB \le (x1 \text{ and } (not x2)) \text{ or } ((not x1) \text{ and } x2 \text{ and } x3);
40
       mC \le x1 and x2;
41
42
       -- possibili risultati del rounding to nearest even in funzione di x1, x2 e x3
43
           <= DR(3 downto -23);
44
               <= DR(3 downto -22) & '1';
45
       LSB_one <= (-23 \Rightarrow '1', others \Rightarrow '0');
46
               <= DR(2 downto -23) + LSB_one;
47
48
       -- process per scegliere il valore di f tra A, B e C
49
       -- f = (mA * A) + (mB * B) + (mC * C)
       ROUND_PROCESS : process (mA, mB, mC, A, B, C)
51
       begin
52
           if (mA = '1') then
53
```

```
f <= A;
54
           elsif (mB = '1') then
55
               f <= B;
56
            elsif (mC = '1') then
57
               f <= C;
            end if;
59
      end process ROUND_PROCESS;
60
61
        -- eliminazione dei bit 3 e 2 + scalamento di 1 bit per ricondursi alla forma Q1.23
63
        QR \le f(1 \text{ downto } -22);
64
   end architecture structure;
```

# A.2 Component Control Unit

## A.2.1 Registro sensibile ai fronti di salita

```
--* Registro sensibile ai fronti di salita del clock
  3
  library ieee;
  use ieee.std_logic_1164.all;
6
  use ieee.numeric_std.all;
8
  entity reg_rising is
9
   generic (N : integer);
   port (
11
    clk : in std_logic;
12
     d : in std_logic_vector(N - 1 downto 0);
13
        : out std_logic_vector(N - 1 downto 0)
14
    );
15
  end entity reg_rising;
16
  architecture structure of reg_rising is
  begin
19
    CK_process : process (clk)
21
22
    if (clk'event and clk = '1') then
     q <= d;
24
    end if;
25
26
   end process CK_process;
27
  end structure;
```

## A.2.2 Registro sensibile ai fronti di discesa

```
entity reg_falling is
     generic (N : integer);
10
11
      port (
       clk : in std_logic;
12
       rst : in std_logic;
13
       d : in std_logic_vector(N - 1 downto 0);
14
       q : out std_logic_vector(N - 1 downto 0)
15
16
   end entity reg_falling;
17
18
   architecture structure of reg_falling is
19
20
21
      CK_process : process (clk, rst)
22
     begin
23
      if (rst = '1') then
24
         q <= (others => '0');
25
       elsif (clk'event and clk = '0') then
26
        q <= d;
27
28
       end if;
      end process CK_process;
29
30
    end structure;
```

## A.2.3 Multiplexer a due vie

```
--* Multiplexer a due vie con ingressi e uscita su N bit
   --* s=0: out_mux = IN_0
3
   --* s=1: out_mux = IN_1
4
   library ieee;
  use ieee.std_logic_1164.all;
8
  use ieee.numeric_std.all;
9
  entity mux2to1 is
11
   generic (N : integer := 16);
12
   port (
13
              : in std_logic;
                                           -- selettore a 1 bit
14
     IN_0, IN_1 : in std_logic_vector(N - 1 downto 0); -- input a N bit
15
     uscita : out std_logic_vector(N - 1 downto 0) -- output a N bit
16
    );
17
  end mux2to1;
18
19
  architecture structure of mux2to1 is
  begin
21
   uscita <= IN_0 when s = '0' else
23
     IN_1;
  end structure;
24
```

# A.3 Processore Butterfly

## A.3.1 Register file

```
--* Register file per memorizzazione di ingressi e risultati parziali
  3
  library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
8
  use ieee.fixed_pkg.all;
9
  entity register_file is
10
    port (
11
        CK : in std_logic;
        13
        WR_R1 : in std_logic;
14
        WR_R2 : in std_logic;
15
        WR_R3 : in std_logic;
16
        WR_R4 : in std_logic;
17
        WR_R5 : in std_logic;
18
        WR_R6 : in std_logic;
19
21
        s_R3 : in std_logic;
        s_R5 : in std_logic_vector(1 downto 0);
        s_R6 : in std_logic;
24
        s_1M : in std_logic_vector(1 downto 0);
25
26
        s_2M : in std_logic;
        s_1AS : in std_logic;
27
28
        D_Wr : in sfixed(0 downto -23); -- Q1.23
29
        D_Wi : in sfixed(0 downto -23); -- Q1.23
30
        ______
31
        D_Ar : in sfixed(0 downto -23); -- Q1.23
32
        D_Ai : in sfixed(0 downto -23); -- Q1.23
        D_Br : in sfixed(0 downto -23); -- Q1.23
34
        D_Bi : in sfixed(0 downto -23); -- Q1.23
36
        IN_AS : in sfixed(3 downto -46); -- Q4.46
37
        IN_R : in sfixed(0 downto -23); -- Q1.23
38
        39
        Q_Br : out sfixed(0 downto -23); -- Q1.23
40
        Q_Bi : out sfixed(0 downto -23); -- Q1.23
41
42
        OUT_1M : out sfixed(0 downto -23); -- Q1.23
43
        OUT_2M : out sfixed(0 downto -23); -- Q1.23
44
        OUT_1AS : out sfixed(3 downto -46); -- Q4.46
45
        OUT_R : out sfixed(3 downto -46) -- Q4.46
46
     );
47
  end entity register_file;
48
49
  architecture structure of register_file is
50
51
     52
     --* Definizione segnali interni
53
```

```
55
        signal D_Ar_50 : sfixed(3 downto -46); -- D_Ar Q3.46 (IN_0 mux_R3)
56
        signal D_Br_50 : sfixed(3 downto -46); -- D_Br Q3.46 (IN_0 mux_R5)
57
        signal IN_R_50 : sfixed(3 downto -46); -- IN_R Q3.46 (IN_2 mux_R5)
58
        _____
59
        signal D_R3 : sfixed(3 downto -46); -- ingresso REG_3 Q3.46 (uscita mux_R3)
60
        signal D_R5: sfixed(3 downto -46); -- ingresso REG_5 Q3.46 (uscita mux_R5)
61
        signal D_R6 : sfixed(0 downto -23); -- ingresso REG_6 Q1.23 (uscita mux_R6)
62
63
        signal Q_R1 : sfixed(0 downto -23); -- uscita REG_1 Q1.23 (IN_0 mux_2M)
64
65
        signal Q_R2 : sfixed(0 downto -23); -- uscita REG_2 Q1.23 (IN_1 mux_2M)
        signal Q_R3 : sfixed(3 downto -46); -- uscita REG_3 Q4.46 (IN_0 mux_1AS)
66
        signal \ Q\_R3\_24 \ : \ sfixed(0 \ downto \ -23); \ -- \ uscita \ REG\_3 \ Q1.23 \ (IN\_0 \ mux\_1M)
67
        signal Q_R4 : sfixed(0 downto -23); -- uscita REG_4 Q1.23 (IN_1 mux_1M)
68
        signal Q_R4_50: sfixed(3 downto -46); -- uscita REG_4 Q4.46 (IN_1 mux_1AS)
69
        signal Q_R5 : sfixed(3 downto -46); -- uscita REG_5 Q4.46 (out OUT_R)
71
        signal Q_R5_24 : sfixed(0 downto -23); -- uscita REG_5 Q1.23 (IN_2 mux_1M, out Q_Bi)
72
        signal Q_R6 : sfixed(0 downto -23); -- uscita REG_6 Q1.23 (IN_3 mux_1M, out Q_Br)
        ______
73
        signal zero : sfixed(3 downto -46);
74
75
76
        --* Dichiarazione component
77
        78
79
        -- registro
81
        component register_sfixed is
82
           generic (
               M : integer := 0; -- MSB
83
               N : integer := 24 -- lunghezza numero [bit]
84
           );
85
           port (
87
              ck : in std_logic;
               en : in std_logic;
               d : in sfixed(M downto (M - N + 1));
               q : out sfixed(M downto (M - N + 1))
90
           );
91
        end component;
92
93
        -- mux a due vie
94
95
        component mux2to1_sfixed is
96
           generic (
               M : integer; -- MSB
97
               N : integer -- lunghezza numero [bit]
98
           );
99
           port (
                        : in std_logic;
               IN_0, IN_1: in sfixed(M downto (M - N + 1));
               uscita : out sfixed(M downto (M - N + 1))
103
           );
104
        end component;
105
106
107
        -- mux a 4 vie
108
        component mux4to1_sfixed is
           generic (
110
               M : integer; -- MSB
               {\tt N} : integer -- lunghezza numero [bit]
111
           );
112
           port (
113
```

```
114
                                      : in std_logic_vector(1 downto 0);
                IN_0, IN_1, IN_2, IN_3: in sfixed(M downto (M - N + 1));
115
                                     : out sfixed(M downto (M - N + 1))
116
            );
117
        end component;
    begin
121
        -- vettore di zeri
122
        zero <= (others => '0');
123
        -- estensioni da Q1.23 a Q4.46
        D_{Ar}_{50} \le D_{Ar}(0) \& D_{Ar}(0) \& D_{Ar}(0) \& D_{Ar} \& zero(-24 downto -46);
125
        D_Br_50 \le D_Br(0) \& D_Br(0) \& D_Br(0) \& D_Br \& zero(-24 downto -46);
126
        IN_R_50 \le IN_R(0) \& IN_R(0) \& IN_R(0) \& IN_R \& zero(-24 downto -46);
         Q_R4_50 <= Q_R4(0) & Q_R4(0) & Q_R4(0) & Q_R4 & zero(-24 downto -46); 
        -- riduzioni da Q4.46 a Q1.23
        Q_R3_24 \le Q_R3(0 \text{ downto } -23);
130
        Q_R5_24 \le Q_R5(0 \text{ downto } -23);
132
        --* Istanze component
134
        135
136
        mux_R3 : mux2to1_sfixed
137
        generic map(M => 3, N => 50) -- Q4.46
138
        port map(
139
            S
                   => s_R3,
140
            IN_0 => D_Ar_50,
141
            IN_1 => IN_AS,
142
            uscita => D_R3
143
        );
144
145
        mux_R5 : mux4to1_sfixed
146
        generic map(M => 3, N => 50) -- Q4.46
147
        port map(
148
                   => s_R5,
149
            s
            IN_0 \Rightarrow D_Br_50,
                  => IN_AS,
            IN_1
            IN_2 => IN_R_50,
IN_3 => zero,
153
154
            uscita => D_R5
155
        );
156
        mux_R6 : mux2to1_sfixed
157
        generic map(M => 0, N => 24) -- Q1.23
158
159
        port map(
                   => s_R6,
            IN_0 \Rightarrow D_Bi,
161
            IN_1 => IN_R,
162
            uscita => D_R6
163
164
165
166
        REG_1 : register\_sfixed
167
        generic map(M => 0, N => 24) -- Q1.23
168
        port map(
            ck => CK,
169
            en \Rightarrow WR_R1,
170
            d => D_Wr,
171
            q \Rightarrow Q_R1
172
```

```
);
173
174
           REG_2 : register_sfixed
175
           generic map(M \Rightarrow 0, N \Rightarrow 24) -- Q1.23
176
           port map(
177
               ck => CK
178
               en \Rightarrow WR_R2,
179
               d => D_Wi,
180
181
               q \Rightarrow Q_R2
182
           );
183
           REG\_3 : register_sfixed
184
           generic map(M => 3, N => 50) -- Q4.46
185
           port map(
               ck => CK,
187
               en \Rightarrow WR_R3,
189
               d => D_R3,
               q => Q_R3
190
           );
191
192
           REG_4 : register_sfixed
193
           generic map(M => 0, N => 24) -- Q1.23
194
           port map(
195
               ck => CK,
196
               en \Rightarrow WR_R4,
197
               d => D_Ai,
198
               q \Rightarrow Q_R4
199
           );
           REG_5 : register_sfixed
202
           generic map(M => 3, N => 50) -- Q4.46
203
204
           port map(
              ck => CK,
205
               en \Rightarrow WR_R5,
206
               d \Rightarrow D_R5,
               q \Rightarrow Q_R5
208
          );
           REG_6 : register_sfixed
211
212
           generic map(M => 0, N => 24) -- Q1.23
213
           port map(
214
               ck => CK,
               en \Rightarrow WR_R6,
215
               d \Rightarrow D_R6,
216
               q \Rightarrow Q_R6
217
           );
218
219
          mux_1M : mux4to1_sfixed
           generic map(M \Rightarrow 0, N \Rightarrow 24) -- Q1.23
221
           port map(
               s
                       => s_1M,
               IN_0 \Rightarrow Q_R3_24,
224
225
               IN_1 \Rightarrow Q_R4,
226
               IN_2 \Rightarrow Q_R5_24,
227
               IN_3 \Rightarrow Q_R6,
               uscita => OUT_1M
228
           );
229
230
          mux_2M : mux2to1_sfixed
231
```

```
generic map(M => 0, N => 24) -- Q1.23
232
          port map(
233
                     => s_2M,
234
             s
              IN_0 => Q_R1,
              IN_1 \Rightarrow Q_R2,
236
              uscita => OUT_2M
         );
         mux_1AS : mux2to1_sfixed
240
         generic map(M => 3, N => 50) -- Q4.46
241
         port map(
242
                     => s_1AS,
             S
243
              IN_0 \Rightarrow Q_R3,
244
              IN_1 => Q_R4_50,
245
              uscita => OUT_1AS
         );
247
         Q_Br <= Q_R6;
Q_Bi <= Q_R5_24;
249
250
         OUT_R <= Q_R5;
251
252
     end architecture structure;
```

#### A.3.2 Micro-ROM

```
--* Micro ROM per la microprogrammazione della control unit
  --* Ogni riga è costituita da 36 bit
  --* Bit 35-7: segnali di controllo che governano il funzioanmento del circuito
4
  --* Bit 6-2: jump address
5
  --* Bit 1-0: condition code
  library ieee;
9
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
11
  entity uROM_butterfly is
13
    port (
14
      ADDR : in integer range 0 to 19;
15
      CELL : out std_logic_vector(42 downto 0)
16
    );
17
18
  end entity uROM_butterfly;
19
  architecture structure of uROM_butterfly is
21
    type rom is array (0 to 19) of std_logic_vector(42 downto 0);
22
    constant micro_rom : rom := (
      24
      25
      26
      27
      28
      30
      31
      32
```

```
33
  34
  36
  40
  41
  42
  43
44
 );
45
46
begin
47
48
 CELL <= micro_rom(ADDR);</pre>
49
50
end architecture structure;
51
```

#### A.3.3 Status PLA

```
--* Status PLA processore Butterfly
  2
            3
          library ieee;
  5
          use ieee.std_logic_1164.all;
  6
           use ieee.numeric_std.all;
  7
  8
            entity status_PLA_butterfly is
  9
                      port (
                                 START : in std_logic;
11
                                 CC1 : in std_logic_vector(1 downto 0); -- condition code 1
                                 CC2 : in std_logic_vector(1 downto 0); -- condition code 2
13
                                                  : out std_logic_vector(1 downto 0) -- selettore mux
14
15
           end entity status_PLA_butterfly;
16
17
            architecture structure of status_PLA_butterfly is
18
19
20
                       signal x1, x2, x3, x4, x5 : std_logic;
21
                       signal s0, s1, s2 : std_logic;
22
           begin
23
24
                      x1 <= CC1(1);
25
26
                      x2 <= CC1(0);
                      x3 <= CC2(1);
27
                      x4 <= CC2(0);
28
                      x5 <= START;
29
30
                       s0 \le (not x2) and (not x3) and (not x4) and ((not x1) or (x1 and x5));
31
                       s1 \le ((not x3) and (not x4) and (((not x1) and x2) or (x1 and (not x2) and (not x3)) and (x3) and (x4) and (x5) and (x
                      x5)))) or (x1 and x2 and x3 and (not x4) and x5);
                       s2 \le x1 and x2 and x3 and (not x4) and (not x5);
34
```

```
ADD_PROCESS : process (s0, s1, s2)
35
36
        begin
           if (s0 = '1') then
               s <= "00";
38
            elsif (s1 = '1') then
39
               s <= "01";
40
            elsif (s2 = '1') then
41
               s <= "10";
42
            end if;
43
        end process ADD_PROCESS;
44
45
   end architecture structure;
```

## A.3.4 Control Unit microprogrammata

```
--* CU processore Butterfly con tecnica della microprogrammazione
3
  library ieee;
6
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
8
  entity CU_butterfly is
9
   port (
        CK
            : in std_logic;
11
         START : in std_logic;
        RST : in std_logic;
13
         CTRL : out std_logic_vector(28 downto 0)
14
15
  end entity CU_butterfly;
16
   architecture structure of CU_butterfly is
18
      20
      --* Definizione segnali interni
21
      23
                  : std_logic_vector(1 downto 0); -- condition code 1
      signal CC_1
24
      signal J_ADD_1 : std_logic_vector(4 downto 0); -- jump address 1
25
      signal CC_2
                  : std_logic_vector(1 downto 0); -- condition code 2
26
      signal J_ADD_2 : std_logic_vector(4 downto 0); -- jump address 2
27
28
      signal NJ_ADD : std_logic_vector(4 downto 0); -- no jump address
                  : std_logic_vector(1 downto 0); -- selettore next address
29
      signal s_ADD
                  : std_logic_vector(42 downto 0); -- uscita uROM
      signal Q_uROM
30
      signal Q_uIR
                   : std_logic_vector(42 downto 0); -- uscita uIR
31
      signal P_ADD
                   : std_logic_vector(4 downto 0); -- present address
32
                 : std_logic_vector(4 downto 0); -- next address
      signal N_ADD
      signal PS_int
                   : integer range 0 to 20;
                                            -- indirizzo uROM
34
      signal NJ_ADD_int : integer range 1 to 20;
                                           -- indirizzo uROM + 1
35
36
      37
38
      --* Dichiarazione component
      39
40
      -- micro rom butterfly
41
      component uROM_butterfly is
42
```

```
port (
43
                 ADDR : in integer range 0 to 19;
44
                 CELL : out std_logic_vector(42 downto 0)
45
            );
46
        end component;
47
48
         -- registro che campiona sul fronte di salita del clock
49
        component reg_rising is
50
            generic (N : integer);
51
             port (
52
                 clk : in std_logic;
53
                 d : in std_logic_vector(N - 1 downto 0);
54
                   : out std_logic_vector(N - 1 downto 0)
55
             );
56
        end component;
57
58
         -- registro che campiona sul fronte di discesa del clock
59
60
        component reg_falling is
             generic (N : integer);
61
62
            port (
                 clk : in std_logic;
63
64
                 rst : in std_logic;
                 d : in std_logic_vector(N - 1 downto 0);
65
                    : out std_logic_vector(N - 1 downto 0)
             );
67
68
        end component;
69
         -- mux a 4 vie
71
        component mux4to1 is
            generic (N : integer := 16);
72
            port (
73
                 s
                                         : in std_logic_vector(1 downto 0); -- selettore a
74
                 2 bit
                 IN_0, IN_1, IN_2, IN_3 : in std_logic_vector(N - 1 downto 0); -- input a N
75
                 bit
                                         : out std_logic_vector(N - 1 downto 0) -- output a N
                 uscita
                 bit
            );
77
78
        end component;
79
         -- status PLA
81
        component status_PLA_butterfly is
82
            port (
                 START : in std_logic;
83
                 CC1 : in std_logic_vector(1 downto 0); -- condition code 1
84
                 CC2 : in std_logic_vector(1 downto 0); -- condition code 2
85
                      : out std_logic_vector(1 downto 0) -- selettore mux
            );
87
88
        end component;
89
90
    begin
91
92
        PS_int
                    <= to_integer(unsigned(P_ADD));</pre>
93
        NJ_ADD_int <= PS_int + 1;
94
        NJ_ADD
                  <= std_logic_vector(to_unsigned(NJ_ADD_int, 5));</pre>
95
        CTRL
                 <= Q_uIR(42 downto 14);
96
        J_ADD_1 \leftarrow Q_uIR(13 \text{ downto } 9);
97
98
        CC_1 <= Q_uIR(8 downto 7);</pre>
```

```
J_ADD_2 \leftarrow Q_uIR(6 \text{ downto } 2);
99
100
       CC_2 <= Q_uIR(1 downto 0);</pre>
       --* Istanze component
103
       104
       uROM : uROM_butterfly
106
       port map(
107
108
          ADDR => PS_int,
           CELL => Q_uROM
109
110
111
       uIR : reg_rising
112
       generic map(N \Rightarrow 43)
113
       port map(
114
          clk => CK,
115
          d => Q_uROM,
116
           q => Q_uIR
117
118
119
       mux_uAR : mux4to1
120
       generic map(N => 5)
121
       port map(
         S
                => s_ADD,
123
          IN_O => NJ_ADD, -- no jump
124
          IN_1 => J_ADD_1, -- jump 1
          IN_2 => J_ADD_2, -- jump 2
126
          IN_3 => "00000",
           uscita => N_ADD
128
       );
129
130
      uAR : reg_falling
131
      generic map(N => 5)
132
      port map(
133
         clk => CK,
134
          rst => RST,
135
          d => N_ADD,
136
           q => P_ADD
137
138
      );
139
140
       PLA : status_PLA_butterfly
141
       port map(
          START => START,
142
           CC1 => CC_1,
143
           CC2 \Rightarrow CC_2,
144
               => s_ADD
145
           s
       );
146
147
   end architecture structure;
148
```

## A.3.5 Top level

```
5 library ieee;
6 use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
8
   use ieee.fixed_pkg.all;
   entity butterfly is
     port (
11
          CK
             : in std_logic;
         RST : in std_logic;
13
         START : in std_logic;
14
         DONE : out std_logic;
         --* porte di ingresso *********************************
16
         Ar : in sfixed(0 downto -23);
17
         Ai : in sfixed(0 downto -23);
          Br : in sfixed(0 downto -23);
19
         Bi : in sfixed(0 downto -23);
          Wr : in sfixed(0 downto -23);
21
          Wi : in sfixed(0 downto -23);
          23
          Ar_primo : out sfixed(0 downto -23);
24
          Ai_primo : out sfixed(0 downto -23);
25
26
          Br_primo : out sfixed(0 downto -23);
          Bi_primo : out sfixed(0 downto -23)
27
       );
   end entity butterfly;
29
30
   architecture structure of butterfly is
31
32
       --* Definizione segnali interni
34
       35
36
37
       signal CTRL : std_logic_vector(28 downto 0);
38
       signal WR_R1 : std_logic;
39
       signal WR_R2 : std_logic;
40
       signal WR_R3 : std_logic;
41
       signal WR_R4 : std_logic;
42
       signal WR_R5 : std_logic;
43
       signal WR_R6 : std_logic;
44
45
       signal s_R3 : std_logic;
46
       signal s_R5
                 : std_logic_vector(1 downto 0);
47
       signal s_R6
                 : std_logic;
48
       signal s_1M : std_logic_vector(1 downto 0);
       signal s_2M : std_logic;
49
       signal s_1AS : std_logic;
50
51
       signal WR_R7 : std_logic;
52
       signal WR_R8 : std_logic;
53
       signal WR_R9 : std_logic;
54
       signal s_R7 : std_logic;
55
       signal s_R8 : std_logic_vector(1 downto 0);
56
57
       signal s_R9 : std_logic_vector(1 downto 0);
58
59
       signal M_nS : std_logic;
60
       _____
                                              -- selettore mux_D1A
61
       signal s_D1A : std_logic;
       signal s_D1S : std_logic_vector(1 downto 0); -- selettore mux_D1S
62
       signal s_DR
                                              -- selettore mux_DR
63
                  : std_logic;
```

```
64
        signal s_IN_AS : std_logic;
                                                   -- selettore mux_IN_AS
65
        signal D1_M_RF : sfixed(0 downto -23); -- D1M da reg file Q1.23
66
        signal D2_M_RF : sfixed(0 downto -23); -- D2M da reg file Q1.23
67
        signal D1_AS_RF : sfixed(3 downto -46); -- D1A/D1S da reg file Q4.46
69
        signal D_R_RF : sfixed(3 downto -46); -- DR da reg file Q4.46 (IN_0 mux_DR)
        signal D1_ADD : sfixed(2 downto -46); -- D1A Q3.46 (uscita mux_D1A)
        signal D1_SUB : sfixed(3 downto -46); -- D1S Q4.46 (uscita mux_D1S)
 72
        signal D_RND : sfixed(3 downto -46); -- DR Q4.46 (uscita mux_DR)
 73
        _____
 74
        signal Q_MPY : sfixed(0 downto -46); -- QM Q1.46
 75
        signal Q_MPY_50 : sfixed(3 downto -46); -- QM Q4.46 (IN_0 mux_R9)
76
        signal Q_SFT : sfixed(1 downto -23); -- QSH Q2.23 (IN_0 mux_R7)
77
78
        signal Q_SFT_49 : sfixed(2 downto -46); -- QSH Q3.46 (IN_0 mux_R8)
        signal Q_ADD : sfixed(2 downto -46); -- QA Q3.46 (IN_1 mux_R8)
79
        signal Q_ADD_50 : sfixed(3 downto -46); -- QA Q4.46 (IN_1 mux_R9)
80
                     : sfixed(3 downto -46); -- QSB Q4.46 (IN_2 mux_R9)
81
        signal Q_SUB
                      : sfixed(0 downto -23); -- QR Q1.23 (IN_R reg file)
82
        signal Q_RND
        signal Q_RND_25 : sfixed(1 downto -23); -- QR Q2.23 (IN_1 mux_R7)
83
        signal Q_RND_49 : sfixed(2 downto -46); -- QR Q3.46 (IN_2 mux_R8)
84
                     : sfixed(3 downto -46); -- IN_AS Q4.46 (uscita mux_AS)
85
        signal Q_AS
        signal D_R7 : sfixed(1 downto -23); -- ingresso REG_7 Q2.23 (uscita mux_R7)
87
        signal D_R8 : sfixed(2 downto -46); -- ingresso REG_8 Q3.46 (uscita mux_R8)
        signal D_R9 : sfixed(3 downto -46); -- ingresso REG_9 Q4.46 (uscita mux_R9)
89
90
        signal Q_R7 : sfixed(1 downto -23); -- uscita REG_7 Q2.23
91
        signal Q_R7_50 : sfixed(3 downto -46); -- uscita REG_7 Q4.46 (IN_1 mux_D1S)
92
        signal Q_R8 : sfixed(2 downto -46); -- uscita REG_8 Q3.46 (IN_0 mux_D1A)
93
        signal Q_R8_50 : sfixed(3 downto -46); -- uscita REG_8 Q4.46 (IN_0 mux_D1S)
94
        signal Q_R9 : sfixed(3 downto -46); -- uscita REG_9 Q4.46 (IN_1 mux_DR, D2S)
95
        signal Q_R9_49: sfixed(2 downto -46); -- uscita REG_9 Q3.46 (D2A sommatore)
96
97
        signal zero : sfixed(3 downto -46);
98
99
        --* Dichiarazione component
101
        104
        -- registro
105
        component register_sfixed is
106
            generic (
               M : integer := 0; -- MSB
               N : integer := 24 -- lunghezza numero [bit]
108
            );
109
           port (
               ck : in std_logic;
111
               en : in std_logic;
               d : in sfixed(M downto (M - N + 1));
113
                  : out sfixed(M downto (M - N + 1))
114
            );
115
116
        end component;
117
118
        -- mux a due vie
119
        component mux2to1_sfixed is
            generic (
               M : integer; -- MSB
121
               N : integer -- lunghezza numero [bit]
122
```

```
);
123
124
             port (
                           : in std_logic;
125
                 IN_0, IN_1 : in sfixed(M downto (M - N + 1));
126
                 uscita : out sfixed(M downto (M - N + 1))
             );
128
         end component;
120
         -- mux a quattro vie
131
         component mux4to1_sfixed is
132
             generic (
133
                M : integer; -- MSB
134
                 N : integer -- lunghezza numero [bit]
135
             );
136
            port (
137
                                        : in std_logic_vector(1 downto 0);
138
                 IN_0, IN_1, IN_2, IN_3 : in sfixed(M downto (M - N + 1));
139
                              : out sfixed(M downto (M - N + 1))
                 uscita
140
             );
141
         end component;
142
143
         -- sommatore
144
         component adder_pipe_sfixed is
145
146
             generic (
                 M : integer := 2; -- MSB
147
                 N : integer := 49 -- lunghezza numero [bit]
148
            );
149
             port (
                        : in std_logic;
                 D1A, D2A: in sfixed(M downto (M - N + 1)); -- Q3.46
                        : out sfixed(M downto (M - N + 1)) -- Q3.46
153
             );
154
155
         end component;
156
         -- sottrattore
157
         {\tt component \ subtractor\_pipe\_sfixed \ is}
158
             generic (
159
                M : integer := 3; -- MSB
161
                 N : integer := 50 -- lunghezza numero [bit]
162
             );
163
            port (
164
                         : in std_logic;
                 D1S, D2S : in sfixed(M downto (M - N + 1)); -- Q4.46
165
                      : out sfixed(M downto (M - N + 1)) -- Q4.46
166
             );
167
         end component;
169
         -- moltiplicatore/shifter
170
         component mpy_shifter_pipe_sfixed is
171
             generic (N : integer := 24); -- lunghezza numero [bit]
172
173
             port (
                 CK
                          : in std_logic;
174
                 M_nS : in std_logic;
175
                 D1M, D2M : in sfixed(0 downto (-N + 1)); -- Q1.23
176
177
                 QM
                       : out sfixed(0 downto (-2 * N + 2)); -- Q1.46
                 QSH
                         : out sfixed(1 downto (-N + 1))
178
             );
179
         end component;
181
```

```
182
        -- arrotondatore
183
        component rounder_sfixed is
           generic (
184
               M : integer := 3; -- MSB
185
               N : integer := 50 -- lunghezza numero [bit]
186
187
           );
           port (
188
               DR: in sfixed(M downto (M - N + 1)); -- Q4.46
189
               QR : out sfixed(0 downto -23)
           );
191
        end component;
192
193
        -- register file
194
        component register_file is
195
           port (
196
               CK : in std_logic;
               198
               WR_R1 : in std_logic;
               WR_R2 : in std_logic;
               WR_R3 : in std_logic;
201
               WR_R4 : in std_logic;
               WR_R5 : in std_logic;
203
               WR_R6 : in std_logic;
204
205
               s_R3 : in std_logic;
206
               s_R5 : in std_logic_vector(1 downto 0);
               s_R6 : in std_logic;
200
               s_1M : in std_logic_vector(1 downto 0);
               s_2M : in std_logic;
211
               s_1AS : in std_logic;
212
               --* porte di ingresso ********************************
213
               D_Wr : in sfixed(0 downto -23); -- Q1.23
214
               D_Wi : in sfixed(0 downto -23); -- Q1.23
215
               D_Ar : in sfixed(0 downto -23); -- Q1.23
217
               D_Ai : in sfixed(0 downto -23); -- Q1.23
               D_Br : in sfixed(0 downto -23); -- Q1.23
210
               D_Bi : in sfixed(0 downto -23); -- Q1.23
221
               IN_AS : in sfixed(3 downto -46); -- Q4.46
223
               IN_R : in sfixed(0 downto -23); -- Q1.23
224
               Q_Br : out sfixed(0 downto -23); -- Q1.23
               Q_Bi : out sfixed(0 downto -23); -- Q1.23
226
               _____
227
               OUT_1M : out sfixed(0 downto -23); -- Q1.23
               OUT_2M : out sfixed(0 downto -23); -- Q1.23
               OUT_1AS : out sfixed(3 downto -46); -- Q4.46
230
               OUT_R : out sfixed(3 downto -46) -- Q4.46
231
           );
232
        end component;
234
235
        -- control unit
236
        component CU_butterfly is
           port (
237
               CK
                  : in std_logic;
238
               START : in std_logic;
239
               RST : in std_logic;
240
```

```
CTRL : out std_logic_vector(28 downto 0)
241
           );
242
243
        end component;
244
245
    begin
246
        zero <= (others => '0');
247
        -- estensioni e riduzioni
249
        Q_MPY_50 \le Q_MPY(0) \& Q_MPY(0) \& Q_MPY(0) \& Q_MPY;
                                                                 -- da Q1.46 a Q4.46
250
                                                                 -- da Q2.23 a Q3.46
        Q_SFT_49 \le Q_SFT(1) \& Q_SFT \& zero(-24 downto -46);
251
        Q_ADD_50 \le Q_ADD(2) \& Q_ADD;
                                                                  -- da Q3.46 a Q4.46
        Q_RND_25 \le Q_RND(0) & Q_RND;
                                                                  -- da Q1.23 a Q2.23
253
        Q_RND_49 \le Q_RND(0) \& Q_RND(0) \& Q_RND \& zero(-24 downto -46); -- da Q1.23 a Q3.46
254
        Q_R7_50 \le Q_R7_1) \& Q_R7_1) \& Q_R7_2 & zero(-24 downto -46); -- da Q2.23 a Q4.46
255
        Q_R8_50 \le Q_R8(2) \& Q_R8;
                                                                  -- da Q3.46 a Q4.46
256
                                                                  -- da Q4.46 a Q3.46
        Q_R9_49 \ll Q_R9(2 \text{ downto } -46);
        -- segnali di controllo
259
        WR_R1 <= CTRL(28);
              <= CTRL(27);
261
        WR_R2
        WR_R3 <= CTRL(26);
262
              <= CTRL(25);
        WR_R4
263
        WR_R5 <= CTRL(24);
264
        WR_R6 <= CTRL(23);
265
        s_R3
               <= CTRL(22);
267
        s_R5 <= CTRL(21 downto 20);
268
        s_R6 <= CTRL(19);
        s_1M <= CTRL(18 downto 17);
269
        s_2M
               <= CTRL(16);
        s_1AS <= CTRL(15);
271
        WR_R7 <= CTRL(14);
272
        WR_R8 <= CTRL(13);
273
        WR_R9 <= CTRL(12);
274
        s_R7
               <= CTRL(11);
275
        s_R8
               <= CTRL(10 downto 9);
276
        s_R9
               <= CTRL(8 downto 7);
277
        M_nS
               <= CTRL(6);
278
        s_D1A
              <= CTRL(5);
279
280
        s_D1S
              <= CTRL(4 downto 3);
281
        s_DR
               <= CTRL(2);
        s_IN_AS <= CTRL(1);
283
        DONE
             <= CTRL(0);
284
        Ar_primo <= Q_R7(0 downto -23); -- Q1.23</pre>
285
        Ai_primo <= Q_R8(0 downto -23); -- Q1.23
288
        289
        --* Istanze component
        REG_FILE : register_file
292
293
        port map(
           CK
294
                   => CK,
295
           WR_R1 => WR_R1,
           WR_R2 => WR_R2,
296
           WR_R3 => WR_R3,
297
                  => WR_R4,
           WR_R4
           WR_R5 => WR_R5,
```

```
WR_R6 => WR_R6,
300
                        => s_R3,
               s_R3
301
                        => s_R5,
               s_R5
302
               s_R6
                        => s_R6,
303
               s_1M
                        => s_1M,
304
              s_2M => s_2M
305
              s_1AS => s_1AS,
306
               D_Wr => Wr,
                                        -- Q1.23
307
              D_Wi => Wi,
                                       -- Q1.23
308
                                       -- Q1.23
             D_Ar \Rightarrow Ar,
309
             D_Ai => Ai,
                                       -- Q1.23
310
             D_Br \Rightarrow Br,
                                       -- Q1.23
311
             D_Bi => Bi,
                                      -- Q1.23
312
               IN_AS => Q_AS, -- Q4.46
IN_R => Q_RND, -- Q1.23
             IN_AS => Q_AS,
313
314
               Q_Br => Br_primo, -- Q1.23
Q_Bi => Bi_primo, -- Q1.23
OUT_1M => D1_M_RF, -- Q1.23
OUT_2M => D2_M_RF, -- Q1.23
316
317
318
               OUT_1AS => D1_AS_RF, -- Q4.46
319
               OUT_R \Rightarrow D_R_RF -- Q4.46
320
          );
321
322
          MPY_SHIFTER : mpy_shifter_pipe_sfixed
323
          generic map(N => 24)
324
          port map(
325
              CK => CK
326
               M_nS \Rightarrow M_nS,
327
328
               D1M => D1_M_RF, -- Q1.23
               D2M \Rightarrow D2_M_RF, -- Q1.23
329
               QM => Q_MPY, -- Q1.46
               QSH \Rightarrow Q\_SFT -- Q2.23
331
          );
332
333
          ADDER : adder_pipe_sfixed
334
          generic map(M \Rightarrow 2, N \Rightarrow 49)
335
         port map(
336
               CK => CK,
337
               D1A \Rightarrow D1\_ADD, -- Q3.46
338
               D2A => Q_R9_49, -- Q3.46
               QA => Q_ADD
                                  -- Q3.46
340
341
          );
342
          {\tt SUBTRACTOR} \; : \; {\tt subtractor\_pipe\_sfixed}
343
           generic map(M \Rightarrow 3, N \Rightarrow 50)
344
          port map(
345
               CK => CK,
346
               D1S \Rightarrow D1_SUB, -- Q4.46
347
               D2S => Q_R9, -- Q4.46
348
               QSB \Rightarrow Q_SUB -- Q4.46
349
350
351
          {\tt ROUNDER\_SCALER} \; : \; {\tt rounder\_sfixed}
352
           generic map(M \Rightarrow 3, N \Rightarrow 50)
353
354
           port map(
               DR => D_RND, -- Q4.46
355
               QR \Rightarrow Q_RND -- Q1.23
356
           );
357
358
```

```
359
          mux_D1A : mux2to1_sfixed
          generic map(M \Rightarrow 2, N \Rightarrow 49)
360
          port map(
361
                     => s_D1A,
362
              s
              IN_0 => Q_R8,
                                                   -- Q3.46
363
              IN_1 => D1_AS_RF(2 \text{ downto } -46), -- Q3.46
364
              uscita => D1_ADD
365
366
367
368
          mux_D1S : mux4to1_sfixed
          generic map(M \Rightarrow 3, N \Rightarrow 50)
369
          port map(
370
             s
                      => s_D1S,
371
              IN_O => Q_R8_50, -- Q4.46
372
              IN_1 => Q_R7_50, -- Q4.46
IN_2 => D1_AS_RF, -- Q4.46
IN_3 => zero,
373
374
375
              uscita => D1_SUB -- Q4.46
376
377
378
          mux_DR : mux2to1_sfixed
379
          generic map(M \Rightarrow 3, N \Rightarrow 50)
380
          port map(
381
              S
                      => s_DR,
382
              IN_0 = D_R_RF, -- Q4.46
383
              IN_1 => Q_R9, -- Q4.46
384
              uscita => D_RND -- Q4.46
385
386
387
          mux_R7 : mux2to1_sfixed
388
          generic map(M \Rightarrow 1, N \Rightarrow 25)
389
          port map(
390
                     => s_R7,
391
             S
              IN_0 => Q_SFT,
                                 -- Q2.23
392
              IN_1 => Q_RND_25, -- Q2.23
393
              uscita \Rightarrow D_R7
                                 -- Q2.23
394
          );
395
396
          mux_R8 : mux4to1_sfixed
397
398
          generic map(M \Rightarrow 2, N \Rightarrow 49)
399
          port map(
400
              s
                      => s_R8,
              IN_O => Q_SFT_49, -- Q3.46
401
              IN_1 => Q_ADD, -- Q3.46
402
              IN_2 => Q_RND_49, -- Q3.46
403
              IN_3 =  zero(2 downto -46),
404
              uscita \Rightarrow D_R8 -- Q3.46
405
          );
406
407
          mux_R9 : mux4to1_sfixed
408
          generic map(M \Rightarrow 3, N \Rightarrow 50)
409
          port map(
410
411
              s
                     => s_R9,
              IN_0 => Q_MPY_50, -- Q4.46
412
              IN_1 = Q_ADD_50, -- Q4.46
413
              IN_2 => Q_SUB, -- Q4.46
414
              IN_3 => zero,
415
              uscita => D_R9 -- Q4.46
416
          );
417
```

```
418
419
          {\tt REG\_7} : register_sfixed
          generic map(M \Rightarrow 1, N \Rightarrow 25)
420
          port map(
421
            ck => CK,
422
              en \Rightarrow WR_R7,
423
              d \Rightarrow D_R7
424
              q => Q_R7
425
          );
426
427
          REG_8 : register_sfixed
428
          generic map(M \Rightarrow 2, N \Rightarrow 49)
429
          port map(
430
              ck => CK,
431
              en \Rightarrow WR_R8,
432
              d => D_R8,
433
              q => Q_R8
434
          );
435
436
          REG_9 : register_sfixed
437
          generic map(M \Rightarrow 3, N \Rightarrow 50)
438
          port map(
439
            ck => CK,
440
              en \Rightarrow WR_R9,
441
              d \Rightarrow D_R9,
442
              q => Q_R9
443
         );
444
445
         mux_AS : mux2to1_sfixed
446
        generic map(M \Rightarrow 3, N \Rightarrow 50)
447
448
        port map(
             s
                    => s_IN_AS,
449
              IN_0 = Q_ADD_50, -- Q4.46
450
              IN_1 => Q_SUB, -- Q4.46
451
              uscita => Q_AS
                                   -- Q4.46
452
         );
453
454
          CONTROL_UNIT : CU_butterfly
455
          port map(
456
              CK
                    => CK,
457
              RST => RST,
458
              START => START,
459
              CTRL => CTRL
460
          );
461
462
463 end architecture structure;
```

#### A.4 Calcolatore FFT

```
9
    entity FFT_16 is
       port (
11
           CK
                : in std_logic;
           RST : in std_logic;
13
           START : in std_logic;
14
           DONE : out std_logic;
           16
                      : in sfixed(0 downto -23); -- X_0
           Xr_0, Xi_0
17
           Xr_1, Xi_1
                       : in sfixed(0 downto -23); -- X_1
18
           Xr_2, Xi_2
                      : in sfixed(0 downto -23); -- X_2
                     : in sfixed(0 downto -23); -- X_3
           Xr_3, Xi_3
                     : in sfixed(0 downto -23); -- X_4
           Xr_4, Xi_4
           Xr_5, Xi_5
                      : in sfixed(0 downto -23); -- X_5
                      : in sfixed(0 downto -23); -- X_6
           Xr_6, Xi_6
23
                      : in sfixed(0 downto -23); -- X_7
           Xr_7, Xi_7
24
           Xr_8, Xi_8
                      : in sfixed(0 downto -23); -- X_8
           Xr_9, Xi_9
                      : in sfixed(0 downto -23); -- X_9
26
           Xr_10, Xi_10 : in sfixed(0 downto -23); -- X_10
27
           Xr_11, Xi_11 : in sfixed(0 downto -23); -- X_11
           Xr_12, Xi_12 : in sfixed(0 downto -23); -- X_12
29
           Xr_13, Xi_13 : in sfixed(0 downto -23); -- X_13
30
           Xr_14, Xi_14 : in sfixed(0 downto -23); -- X_14
31
           Xr_15, Xi_15 : in sfixed(0 downto -23); -- X_15
           --* porte di uscita *****************
33
                                                       *********
                      : out sfixed(0 downto -23); -- Y_0
           Yr_0, Yi_0
34
           Yr_1, Yi_1
                      : out sfixed(0 downto -23); -- Y_1
36
           Yr_2, Yi_2
                      : out sfixed(0 downto -23); -- Y_2
                     : out sfixed(0 downto -23); -- Y_3
           Yr_3, Yi_3
           Yr_4, Yi_4
                     : out sfixed(0 downto -23); -- Y_4
38
           Yr_5, Yi_5
                      : out sfixed(0 downto -23); -- Y_5
           Yr_6, Yi_6
                     : out sfixed(0 downto -23); -- Y_6
40
                      : out sfixed(0 downto -23); -- Y_7
41
           Yr_7, Yi_7
                      : out sfixed(0 downto -23); -- Y_8
42
           Yr_8, Yi_8
                      : out sfixed(0 downto -23); -- Y_9
           Yr_9, Yi_9
43
           Yr_10, Yi_10 : out sfixed(0 downto -23); -- Y_10
44
           Yr_11, Yi_11 : out sfixed(0 downto -23); -- Y_11
45
           Yr_12, Yi_12 : out sfixed(0 downto -23); -- Y_12
46
           Yr_13, Yi_13 : out sfixed(0 downto -23); -- Y_13
47
           Yr_14, Yi_14 : out sfixed(0 downto -23); -- Y_14
48
49
           Yr_15, Yi_15 : out sfixed(0 downto -23) -- Y_15
50
       );
51
    end entity FFT_16;
52
   architecture structure of FFT_16 is
53
54
       --* Definizione segnali interni
56
       57
58
       signal Wr_0, Wi_0 : sfixed(0 downto -23); -- W_0
       signal Wr_1, Wi_1 : sfixed(0 downto -23); -- W_1
61
       signal Wr_2, Wi_2 : sfixed(0 downto -23); -- W_2
62
       signal Wr_3, Wi_3 : sfixed(0 downto -23); -- W_3
63
       signal Wr_4, Wi_4: sfixed(0 downto -23); -- W_4
64
       signal Wr_5, Wi_5 : sfixed(0 downto -23); -- W_5
       signal Wr_6, Wi_6 : sfixed(0 downto -23); -- W_6
65
       signal Wr_7, Wi_7 : sfixed(0 downto -23); -- W_7
66
67
```

```
signal DL1_SL2 : std_logic; -- DONE livello 1, START livello 2
         signal DL2_SL3 : std_logic; -- DONE livello 2, START livello 3
69
        signal DL3_SL4 : std_logic; -- DONE livello 3, START livello 4
 70
 71
        signal Ar000_ArI08, Ai000_AiI08 : sfixed(0 downto -23); -- A' bfy 00, A bfy 08
        signal Br000_ArI12, Bi000_AiI12 : sfixed(0 downto -23); -- B' bfy 00, A bfy 12
        signal Ar001_ArI09, Ai001_AiI09 : sfixed(0 downto -23); -- A' bfy 01, A bfy 09
 74
        signal Br001_ArI13, Bi001_AiI13 : sfixed(0 downto -23); -- B' bfy 01, A bfy 13
        signal Ar002_ArI10, Ai002_AiI10 : sfixed(0 downto -23); -- A' bfy 02, A bfy 10
 76
        signal Br002_ArI14, Bi002_AiI14 : sfixed(0 downto -23); -- B' bfy 02, A bfy 14
 78
        signal Ar003_ArI11, Ai003_AiI11 : sfixed(0 downto -23); -- A' bfy 03, A bfy 11
        signal Br003_ArI15, Bi003_AiI15 : sfixed(0 downto -23); -- B' bfy 03, A bfy 15
        signal Ar004_BrI08, Ai004_BiI08 : sfixed(0 downto -23); -- A' bfy 04, B bfy 08
        signal Br004_BrI12, Bi004_BiI12 : sfixed(0 downto -23); -- B' bfy 04, B bfy 12
81
82
        signal Ar005_BrI09, Ai005_BiI09 : sfixed(0 downto -23); -- A' bfy 05, B bfy 09
83
        signal Br005_BrI13, Bi005_BiI13 : sfixed(0 downto -23); -- B' bfy 05, B bfy 13
        signal Ar006_BrI10, Ai006_BiI10 : sfixed(0 downto -23); -- A' bfy 06, B bfy 10
84
        signal Br006_BrI14, Bi006_BiI14 : sfixed(0 downto -23); -- B' bfy 06, B bfy 14
85
         signal Ar007_BrI11, Ai007_BiI11 : sfixed(0 downto -23); -- A' bfy 07, B bfy 11
        signal Br007_BrI15, Bi007_BiI15 : sfixed(0 downto -23); -- B' bfy 07, B bfy 15
87
         _____
        signal Ar008_ArI16, Ai008_AiI16 : sfixed(0 downto -23); -- A' bfy 08, A bfy 16
        signal Br008_ArI18, Bi008_AiI18 : sfixed(0 downto -23); -- B' bfy 08, A bfy 18
90
        signal Ar009_ArI17, Ai009_AiI17 : sfixed(0 downto -23); -- A' bfy 09, A bfy 17
91
        signal Br009_ArI19, Bi009_AiI19 : sfixed(0 downto -23); -- B' bfy 09, A bfy 19
92
        signal Ar010_BrI16, Ai010_BiI16 : sfixed(0 downto -23); -- A' bfy 10, B bfy 16
93
        signal Br010_BrI18, Bi010_BiI18 : sfixed(0 downto -23); -- B' bfy 10, B bfy 18
94
        signal Ar011_BrI17, Ai011_BiI17 : sfixed(0 downto -23); -- A' bfy 11, B bfy 17
95
        signal Br011_BrI19, Bi011_BiI19 : sfixed(0 downto -23); -- B' bfy 11, B bfy 19
        signal Ar012_ArI20, Ai012_AiI20 : sfixed(0 downto -23); -- A' bfy 12, A bfy 20
97
        signal Br012_ArI22, Bi012_AiI22 : sfixed(0 downto -23); -- B' bfy 12, A bfy 22
98
        signal ArO13_ArI21, AiO13_AiI21 : sfixed(0 downto -23); -- A' bfy 13, A bfy 21
99
        signal Br013_ArI23, Bi013_AiI23 : sfixed(0 downto -23); -- B' bfy 13, A bfy 23
        signal Ar014_BrI20, Ai014_BiI20 : sfixed(0 downto -23); -- A' bfy 14, B bfy 20
        signal Br014_BrI22, Bi014_BiI22: sfixed(0 downto -23); -- B' bfy 14, B bfy 22
        signal Ar015_BrI21, Ai015_BiI21 : sfixed(0 downto -23); -- A' bfy 15, B bfy 21
103
        signal Br015_BrI23, Bi015_BiI23 : sfixed(0 downto -23); -- B' bfy 15, B bfy 23
104
        signal ArO16_AiI24, AiO16_AiI24: sfixed(0 downto -23); -- A' bfy 1 A bfy 24
106
        signal Br016_AiI25, Bi016_AiI25 : sfixed(0 downto -23); -- B' bfy 1 A bfy 25
        signal ArO17_BiI24, AiO17_BiI24: sfixed(0 downto -23); -- A' bfy 1 B bfy 24
        signal Br017_BiI25, Bi017_BiI25: sfixed(0 downto -23); -- B' bfy 1 B bfy 25
        signal ArO18_AiI26, AiO18_AiI26 : sfixed(0 downto -23); -- A' bfy 1 A bfy 26
        signal Br018_AiI27, Bi018_AiI27 : sfixed(0 downto -23); -- B' bfy 1 A bfy 27
        signal ArO19_BiI26, AiO19_BiI26 : sfixed(0 downto -23); -- A' bfy 1 B bfy 26
        signal Br019_BiI27, Bi019_BiI27 : sfixed(0 downto -23); -- B' bfy 1 B bfy 27
        signal ArO20_AiI28, AiO20_AiI28 : sfixed(0 downto -23); -- A' bfy 2 A bfy 28
114
        signal Br020_AiI29, Bi020_AiI29 : sfixed(0 downto -23); -- B' bfy 2 A bfy 29
        signal Ar021_BiI28, Ai021_BiI28 : sfixed(0 downto -23); -- A' bfy 2 B bfy 28
116
        signal Br021_BiI29, Bi021_BiI29 : sfixed(0 downto -23); -- B' bfy 2 B bfy 29
117
        signal ArO22_AiI30, AiO22_AiI30 : sfixed(0 downto -23); -- A' bfy 2 A bfy 30
118
        signal Br022_AiI31, Bi022_AiI31: sfixed(0 downto -23); -- B' bfy 2 A bfy 31
        signal ArO23_BiI30, AiO23_BiI30 : sfixed(0 downto -23); -- A' bfy 2 B bfy 30
        signal Br023_BiI31, Bi023_BiI31 : sfixed(0 downto -23); -- B' bfy 2 B bfy 31
123
         --* Dichiarazione component
124
```

```
component butterfly is
          port (
              CK
129
                    : in std_logic;
              RST : in std_logic;
130
              START : in std_logic;
131
              DONE : out std_logic;
              133
              Ar : in sfixed(0 downto -23);
134
              Ai : in sfixed(0 downto -23);
135
              Br : in sfixed(0 downto -23);
136
              Bi : in sfixed(0 downto -23);
137
138
              Wr : in sfixed(0 downto -23);
              Wi : in sfixed(0 downto -23);
139
              --* porte di uscita ********
                                           *************
140
              Ar_primo : out sfixed(0 downto -23);
141
              Ai_primo : out sfixed(0 downto -23);
142
              Br_primo : out sfixed(0 downto -23);
143
              Bi_primo : out sfixed(0 downto -23)
144
           );
145
       end component;
146
147
148
149
        Wr_0 <= "011111111111111111111111111";
       Wr_1 <= "011101100100000110101111";
151
       Wr_2 <= "010110101000001001111001";
152
       Wr_3 <= "001100001111101111000101";</pre>
153
       Wr_4 <= "00000000000000000000000000000";</pre>
154
       Wr_5 <= "110011110000010000111010";
       Wr_6 <= "101001010111110110000110";
156
       Wr_7 <= "100010011011111001010000";</pre>
       Wi_0 <= "00000000000000000000000000000";
159
       Wi_1 <= "110011110000010000111010";
160
       Wi_2 <= "101001010111110110000110";
       Wi_3 <= "100010011011111001010000";
       Wi_4 <= "10000000000000000000000000000";
       Wi_5 <= "100010011011111001010000";
164
       Wi_6 <= "101001010111110110000110";
166
       Wi_7 <= "110011110000010000111010";
        __**********************************
169
        --* Istanze component
        171
        172
       BUTTERFLY_00 : butterfly
173
       port map(
174
           CK => CK, RST => RST, START => START, DONE => DL1_SL2,
175
176
           -- porte di ingresso
           Ar => Xr_0, Ai => Xi_0, Br => Xr_8, Bi => Xi_8,
177
           Wr => Wr_0, Wi => Wi_0,
178
179
           -- porte di uscita
180
           Ar_primo => Ar000_ArI08, Ai_primo => Ai000_AiI08,
181
           Br_primo => Br000_ArI12, Bi_primo => Bi000_AiI12
183
184
       BUTTERFLY_01 : butterfly
185
       port map(
```

```
CK => CK, RST => RST, START => START, DONE => DL1_SL2,
186
187
              -- porte di ingresso
              Ar => Xr_1, Ai => Xi_1, Br => Xr_9, Bi => Xi_9,
             Wr => Wr_0, Wi => Wi_0,
189
              -- porte di uscita
190
             Ar_primo => Ar001_ArI09, Ai_primo => Ai001_AiI09,
              Br_primo => Br001_ArI13, Bi_primo => Bi001_AiI13
194
         BUTTERFLY_02 : butterfly
         port map(
196
             CK => CK, RST => RST, START => START, DONE => DL1_SL2,
198
              -- porte di ingresso
             Ar => Xr_2, Ai => Xi_2, Br => Xr_10, Bi => Xi_10,
199
             Wr => Wr_0, Wi => Wi_0,
              -- porte di uscita
201
             Ar_primo => ArOO2_ArI10, Ai_primo => AiOO2_AiI10,
             Br_primo => Br002_ArI14, Bi_primo => Bi002_AiI14
204
205
         BUTTERFLY_03 : butterfly
206
         port map(
              CK => CK, RST => RST, START => START, DONE => DL1_SL2,
208
              -- porte di ingresso
209
             Ar => Xr_3, Ai => Xi_3, Br => Xr_11, Bi => Xi_11,
210
             Wr => Wr_0, Wi => Wi_0,
211
              -- porte di uscita
213
             Ar_primo => Ar003_ArI11, Ai_primo => Ai003_AiI11,
214
             Br_primo => Br003_ArI15, Bi_primo => Bi003_AiI15
215
216
         BUTTERFLY_04 : butterfly
217
218
         port map(
             CK => CK, RST => RST, START => START, DONE => DL1_SL2,
219
              -- porte di ingresso
              Ar => Xr_4, Ai => Xi_4, Br => Xr_12, Bi => Xi_12,
221
             Wr => Wr_0, Wi => Wi_0,
              -- porte di uscita
              Ar_primo => Ar004_BrI08, Ai_primo => Ai004_BiI08,
224
              Br_primo => Br004_BrI12, Bi_primo => Bi004_BiI12
226
227
         BUTTERFLY_05 : butterfly
228
         port map(
             CK => CK, RST => RST, START => START, DONE => DL1_SL2,
230
231
              -- porte di ingresso
             Ar => Xr_5, Ai => Xi_5, Br => Xr_13, Bi => Xi_13,
232
             Wr => Wr_0, Wi => Wi_0,
              -- porte di uscita
234
             Ar_primo => Ar005_BrI09, Ai_primo => Ai005_BiI09,
235
              Br_primo => Br005_BrI13, Bi_primo => Bi005_BiI13
236
238
239
         BUTTERFLY_06 : butterfly
240
         port map(
             CK => CK, RST => RST, START => START, DONE => DL1_SL2,
241
              -- porte di ingresso
242
             Ar \Rightarrow Xr_6, Ai \Rightarrow Xi_6, Br \Rightarrow Xr_14, Bi \Rightarrow Xi_14,
243
             Wr => Wr_0, Wi => Wi_0,
244
```

```
-- porte di uscita
245
246
             Ar_primo => Ar006_BrI10, Ai_primo => Ai006_BiI10,
             Br_primo => Br006_BrI14, Bi_primo => Bi006_BiI14
247
248
249
         BUTTERFLY_07 : butterfly
         port map(
            CK => CK, RST => RST, START => START, DONE => DL1_SL2,
             -- porte di ingresso
253
            Ar => Xr_7, Ai => Xi_7, Br => Xr_15, Bi => Xi_15,
254
            Wr => Wr_0, Wi => Wi_0,
             -- porte di uscita
            Ar_primo => Ar007_BrI11, Ai_primo => Ai007_BiI11,
            Br_primo => Br007_BrI15, Bi_primo => Bi007_BiI15
258
        );
259
260
         261
262
        BUTTERFLY_08 : butterfly
263
         port map(
             CK => CK, RST => RST, START => DL1_SL2, DONE => DL2_SL3,
264
             -- porte di ingresso
265
            Ar => Ar000_ArI08, Ai => Ai000_AiI08, Br => Ar004_BrI08, Bi => Ai004_BiI08,
266
            Wr => Wr_0, Wi => Wi_0,
267
             -- porte di uscita
            Ar_primo => ArOO8_ArI16, Ai_primo => AiOO8_AiI16,
269
            Br_primo => Br008_ArI18, Bi_primo => Bi008_AiI18
        ):
271
        BUTTERFLY_09 : butterfly
273
274
         port map(
            CK => CK, RST => RST, START => DL1_SL2, DONE => DL2_SL3,
275
             -- porte di ingresso
276
            Ar => Ar001_ArI09, Ai => Ai001_AiI09, Br => Ar005_BrI09, Bi => Ai005_BiI09,
277
            Wr => Wr_0, Wi => Wi_0,
278
             -- porte di uscita
279
            Ar_primo => ArOO9_ArI17, Ai_primo => AiOO9_AiI17,
281
            Br_primo => Br009_ArI19, Bi_primo => Bi009_AiI19
        );
283
284
         BUTTERFLY_10 : butterfly
285
         port map(
            CK => CK, RST => RST, START => DL1_SL2, DONE => DL2_SL3,
287
             -- porte di ingresso
            Ar => Ar002_ArI10, Ai => Ai002_AiI10, Br => Ar006_BrI10, Bi => Ai006_BiI10,
            Wr => Wr_0, Wi => Wi_0,
289
290
             -- porte di uscita
            Ar_primo => ArO10_BrI16, Ai_primo => AiO10_BiI16,
291
            Br_primo => Br010_BrI18, Bi_primo => Bi010_BiI18
294
         BUTTERFLY_11 : butterfly
         port map(
296
297
            CK => CK, RST => RST, START => DL1_SL2, DONE => DL2_SL3,
             -- porte di ingresso
            Ar => Ar003_ArI11, Ai => Ai003_AiI11, Br => Ar007_BrI11, Bi => Ai007_BiI11,
300
            Wr => Wr_0, Wi => Wi_0,
             -- porte di uscita
301
            Ar_primo => ArO11_BrI17, Ai_primo => AiO11_BiI17,
302
            Br_primo => Br011_BrI19, Bi_primo => Bi011_BiI19
303
```

```
304
         );
305
         BUTTERFLY_12 : butterfly
306
         port map(
307
            CK => CK, RST => RST, START => DL1_SL2, DONE => DL2_SL3,
308
             -- porte di ingresso
309
            Ar => Br000_ArI12, Ai => Bi000_AiI12, Br => Br004_BrI12, Bi => Bi004_BiI12,
            Wr => Wr_4, Wi => Wi_4,
311
             -- porte di uscita
312
            Ar_primo => ArO12_ArI20, Ai_primo => AiO12_AiI20,
313
            Br_primo => Br012_ArI22, Bi_primo => Bi012_AiI22
314
315
316
         BUTTERFLY_13 : butterfly
317
         port map(
318
             CK => CK, RST => RST, START => DL1_SL2, DONE => DL2_SL3,
319
             -- porte di ingresso
            Ar => Br001_ArI13, Ai => Bi001_AiI13, Br => Br005_BrI13, Bi => Bi005_BiI13,
321
            Wr => Wr_4, Wi => Wi_4,
323
             -- porte di uscita
             Ar_primo => ArO13_ArI21, Ai_primo => AiO13_AiI21,
324
             Br_primo => Br013_ArI23, Bi_primo => Bi013_AiI23
325
326
         );
327
         BUTTERFLY_14 : butterfly
328
329
         port map(
            CK => CK, RST => RST, START => DL1_SL2, DONE => DL2_SL3,
330
             -- porte di ingresso
331
            Ar => Br002_ArI14, Ai => Bi002_AiI14, Br => Br006_BrI14, Bi => Bi006_BiI14,
            Wr => Wr_4, Wi => Wi_4,
             -- porte di uscita
334
            Ar_primo => ArO14_BrI20, Ai_primo => AiO14_BiI20,
336
            Br_primo => Br014_BrI22, Bi_primo => Bi014_BiI22
        );
337
         BUTTERFLY_15 : butterfly
339
         port map(
340
            CK => CK, RST => RST, START => DL1_SL2, DONE => DL2_SL3,
341
             -- porte di ingresso
342
             Ar => Br003_ArI15, Ai => Bi003_AiI15, Br => Br007_BrI15, Bi => Bi007_BiI15,
343
            Wr => Wr_4, Wi => Wi_4,
344
345
             -- porte di uscita
            Ar_primo => ArO15_BrI21, Ai_primo => AiO15_BiI21,
346
347
            Br_primo => Br015_BrI23, Bi_primo => Bi015_BiI23
348
         );
349
         350
         BUTTERFLY_16 : butterfly
351
         port map(
            CK => CK, RST => RST, START => DL2_SL3, DONE => DL3_SL4,
             -- porte di ingresso
354
            Ar => Ar008_ArI16, Ai => Ai008_AiI16, Br => Ar010_BrI16, Bi => Ai010_BiI16,
355
356
            Wr => Wr_0, Wi => Wi_0,
357
             -- porte di uscita
358
            Ar_primo => ArO16_AiI24, Ai_primo => AiO16_AiI24,
359
            Br_primo => Br016_AiI25, Bi_primo => Bi016_AiI25
         );
360
361
362
         BUTTERFLY_17 : butterfly
```

```
363
         port map(
364
             CK => CK, RST => RST, START => DL2_SL3, DONE => DL3_SL4,
365
             -- porte di ingresso
             Ar => Ar009_ArI17, Ai => Ai009_AiI17, Br => Ar011_BrI17, Bi => Ai011_BiI17,
366
             Wr => Wr_0, Wi => Wi_0,
367
             -- porte di uscita
             Ar_primo => Ar017_BiI24, Ai_primo => Ai017_BiI24,
369
             Br_primo => Br017_BiI25, Bi_primo => Bi017_BiI25
371
372
         BUTTERFLY_18 : butterfly
373
         port map(
374
             CK => CK, RST => RST, START => DL2_SL3, DONE => DL3_SL4,
375
             -- porte di ingresso
376
             Ar => Br008_ArI18, Ai => Bi008_AiI18, Br => Br010_BrI18, Bi => Bi010_BiI18,
377
             Wr => Wr_4, Wi => Wi_4,
             -- porte di uscita
379
             Ar_primo => ArO18_AiI26, Ai_primo => AiO18_AiI26,
             Br_primo => Br018_AiI27, Bi_primo => Bi018_AiI27
381
382
383
         BUTTERFLY_19 : butterfly
384
         port map(
             CK => CK, RST => RST, START => DL2_SL3, DONE => DL3_SL4,
386
             -- porte di ingresso
387
             Ar => Br009_ArI19, Ai => Bi009_AiI19, Br => Br011_BrI19, Bi => Bi011_BiI19,
388
             Wr => Wr_4, Wi => Wi_4,
389
             -- porte di uscita
390
             Ar_primo => ArO19_BiI26, Ai_primo => AiO19_BiI26,
391
             Br_primo => Br019_BiI27, Bi_primo => Bi019_BiI27
392
         );
393
394
         BUTTERFLY_20 : butterfly
395
396
         port map(
             CK => CK, RST => RST, START => DL2_SL3, DONE => DL3_SL4,
397
             -- porte di ingresso
398
             Ar => Ar012_ArI20, Ai => Ai012_AiI20, Br => Ar014_BrI20, Bi => Ai014_BiI20,
399
             Wr => Wr_2, Wi => Wi_2,
400
              -- porte di uscita
401
             Ar_primo => ArO20_AiI28, Ai_primo => AiO20_AiI28,
402
403
             Br_primo => Br020_AiI29, Bi_primo => Bi020_AiI29
404
         );
405
         BUTTERFLY_21 : butterfly
406
         port map(
407
             CK => CK, RST => RST, START => DL2_SL3, DONE => DL3_SL4,
408
             -- porte di ingresso
409
             Ar => Ar013_ArI21, Ai => Ai013_AiI21, Br => Ar015_BrI21, Bi => Ai015_BiI21,
410
             Wr => Wr_2, Wi => Wi_2,
411
              -- porte di uscita
412
             Ar_primo => ArO21_BiI28, Ai_primo => AiO21_BiI28,
413
             Br_primo => Br021_BiI29, Bi_primo => Bi021_BiI29
414
415
416
417
         BUTTERFLY_22 : butterfly
418
         port map(
             CK => CK, RST => RST, START => DL2_SL3, DONE => DL3_SL4,
419
             -- porte di ingresso
420
             Ar => Br012_ArI22, Ai => Bi012_AiI22, Br => Br014_BrI22, Bi => Bi014_BiI22,
421
```

```
Wr => Wr_6, Wi => Wi_6,
422
423
             -- porte di uscita
             Ar_primo => ArO22_AiI30, Ai_primo => AiO22_AiI30,
424
             Br_primo => Br022_AiI31, Bi_primo => Bi022_AiI31
425
         );
426
427
         BUTTERFLY_23 : butterfly
428
         port map(
429
             CK => CK, RST => RST, START => DL2_SL3, DONE => DL3_SL4,
430
             -- porte di ingresso
431
             Ar => Br013_ArI23, Ai => Bi013_AiI23, Br => Br015_BrI23, Bi => Bi015_BiI23,
432
             Wr \Rightarrow Wr_6, Wi \Rightarrow Wi_6,
433
             -- porte di uscita
434
             Ar_primo => ArO23_BiI30, Ai_primo => AiO23_BiI30,
435
             Br_primo => Br023_BiI31, Bi_primo => Bi023_BiI31
436
         );
437
438
         439
         BUTTERFLY_24 : butterfly
440
         port map(
441
             CK => CK, RST => RST, START => DL3_SL4, DONE => DONE,
442
             -- porte di ingresso
443
             Ar => Ar016_AiI24, Ai => Ai016_AiI24, Br => Ar017_BiI24, Bi => Ai017_BiI24,
444
             Wr => Wr_0, Wi => Wi_0,
445
             -- porte di uscita
446
             Ar_primo => Yr_0, Ai_primo => Yi_0,
447
             Br_primo => Yr_8, Bi_primo => Yi_8
448
449
450
         BUTTERFLY_25 : butterfly
451
         port map(
452
            CK => CK, RST => RST, START => DL3_SL4, DONE => DONE,
453
454
             -- porte di ingresso
             Ar => Br016_AiI25, Ai => Bi016_AiI25, Br => Br017_BiI25, Bi => Bi017_BiI25,
455
             Wr => Wr_4, Wi => Wi_4,
456
             -- porte di uscita
457
             Ar_primo => Yr_4, Ai_primo => Yi_4,
458
             Br_primo => Yr_12, Bi_primo => Yi_12
459
         );
460
461
462
         BUTTERFLY_26 : butterfly
463
         port map(
             CK => CK, RST => RST, START => DL3_SL4, DONE => DONE,
464
465
             -- porte di ingresso
             Ar => Ar018_AiI26, Ai => Ai018_AiI26, Br => Ar019_BiI26, Bi => Ai019_BiI26,
466
             Wr => Wr_2, Wi => Wi_2,
467
468
             -- porte di uscita
             Ar_primo => Yr_2, Ai_primo => Yi_2,
469
             Br_primo => Yr_10, Bi_primo => Yi_10
470
471
472
         BUTTERFLY_27 : butterfly
473
         port map(
474
475
             CK => CK, RST => RST, START => DL3_SL4, DONE => DONE,
476
             -- porte di ingresso
             Ar => Br018_AiI27, Ai => Bi018_AiI27, Br => Br019_BiI27, Bi => Bi019_BiI27,
477
             Wr => Wr_6, Wi => Wi_6,
478
             -- porte di uscita
479
             Ar_primo => Yr_6, Ai_primo => Yi_6,
480
```

```
481
             Br_primo => Yr_14, Bi_primo => Yi_14
482
         );
483
         BUTTERFLY_28 : butterfly
484
         port map(
485
             CK => CK, RST => RST, START => DL3_SL4, DONE => DONE,
486
487
             -- porte di ingresso
             Ar => Ar020_AiI28, Ai => Ai020_AiI28, Br => Ar021_BiI28, Bi => Ai021_BiI28,
488
             Wr => Wr_1, Wi => Wi_1,
489
             -- porte di uscita
490
             Ar_primo => Yr_1, Ai_primo => Yi_1,
491
             Br_primo => Yr_9, Bi_primo => Yi_9
492
493
494
         BUTTERFLY_29 : butterfly
495
         port map(
496
             CK => CK, RST => RST, START => DL3_SL4, DONE => DONE,
497
             -- porte di ingresso
498
             Ar => Br020_AiI29, Ai => Bi020_AiI29, Br => Br021_BiI29, Bi => Bi021_BiI29,
499
             Wr => Wr_5, Wi => Wi_5,
500
             -- porte di uscita
501
             Ar_primo => Yr_5, Ai_primo => Yi_5,
502
             Br_primo => Yr_13, Bi_primo => Yi_13
503
         );
504
505
         BUTTERFLY_30 : butterfly
506
         port map(
507
             CK => CK, RST => RST, START => DL3_SL4, DONE => DONE,
508
509
             -- porte di ingresso
             Ar => Ar022_AiI30, Ai => Ai022_AiI30, Br => Ar023_BiI30, Bi => Ai023_BiI30,
510
             Wr => Wr_3, Wi => Wi_3,
511
             -- porte di uscita
512
             Ar_primo => Yr_3, Ai_primo => Yi_3,
513
             Br_primo => Yr_11, Bi_primo => Yi_11
514
         );
515
516
         BUTTERFLY_31 : butterfly
517
518
         port map(
             CK => CK, RST => RST, START => DL3_SL4, DONE => DONE,
519
             -- porte di ingresso
521
             Ar => Br022_AiI31, Ai => Bi022_AiI31, Br => Br023_BiI31, Bi => Bi023_BiI31,
522
             Wr => Wr_7, Wi => Wi_7,
523
             -- porte di uscita
             Ar_primo => Yr_7, Ai_primo => Yi_7,
524
             Br_primo => Yr_15, Bi_primo => Yi_15
525
526
         );
527
528 end architecture structure;
```

# B Test processore Butterfly

## B.1 Testbench a scopo di debug

```
library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
use ieee.fixed_pkg.all;
   use std.textio.all;
   use ieee.std_logic_textio.all;
6
   entity tb_butterfly_debug is
8
   end tb_butterfly_debug;
9
   architecture behavioral of tb_butterfly_debug is
11
       -- definizione segnali interni
13
                                         := '0';
       signal clock : std_logic
14
       signal reset : std_logic
                                         := '0';
15
                                         := '0';
       signal start : std_logic
16
       signal done : std_logic
                                        := '0';
17
       signal Ar_in : sfixed(0 downto -23) := (others => '0');
18
       signal Ai_in : sfixed(0 downto -23) := (others => '0');
19
       signal Br_in : sfixed(0 downto -23) := (others => '0');
       signal Bi_in : sfixed(0 downto -23) := (others => '0');
21
       signal Wr_in : sfixed(0 downto -23) := (others => '0');
22
       signal Wi_in : sfixed(0 downto -23) := (others => '0');
23
       signal Ar_out : sfixed(0 downto -23);
       signal Ai_out : sfixed(0 downto -23);
25
       signal Br_out : sfixed(0 downto -23);
26
       signal Bi_out : sfixed(0 downto -23);
27
       -- dichiarazione UUT
       component butterfly is
30
          port (
31
              CK
                    : in std_logic;
32
              RST : in std_logic;
33
              START : in std_logic;
34
              DONE : out std_logic;
35
              36
              Ar : in sfixed(0 downto -23);
              Ai : in sfixed(0 downto -23);
38
              Br : in sfixed(0 downto -23);
39
              Bi : in sfixed(0 downto -23);
40
              Wr : in sfixed(0 downto -23);
41
              Wi : in sfixed(0 downto -23);
42
              43
              Ar_primo : out sfixed(0 downto -23);
44
              Ai_primo : out sfixed(0 downto -23);
45
46
              Br_primo : out sfixed(0 downto -23);
47
              Bi_primo : out sfixed(0 downto -23)
48
           );
       end component;
49
50
   begin
51
52
        -- istanza UUT
53
       uP_BUTTERFLY : butterfly
54
```

```
port map(
55
56
             CK
                      => clock,
                      => reset,
             RST
57
             START => start,
58
                      => done,
            DONE
59
            Ar
                    => Ar_in,
60
                    => Ai_in,
61
           Ai
                    => Br_in,
62
           Br
           Bi
                    => Bi_in,
63
64
           Wr => Wr_in,
Wi => Wi_in,
65
            Ar_primo => Ar_out,
66
            Ai_primo => Ai_out,
67
68
             Br_primo => Br_out,
             Bi_primo => Bi_out
69
         );
70
71
         -- process per la generazione del clock
72
         clk_process : process
73
74
             wait for 50 ns;
75
76
             clock <= not clock;</pre>
       end process clk_process;
77
78
         trial : process
 79
         begin
81
             reset <= '1';
82
            wait for 2 ns;
83
            reset <= '0';
84
85
             -- Faccio partire il processore
86
87
             -- single
             wait for 100 ns;
89
             start <= '1';
90
             Wr_in <= "011111111111111111111111";</pre>
91
             Wi_in <= "0000000000000000000000000000";</pre>
92
             Ar_{in} \le to_{sfixed(0.5, 0, -23)};
93
             Ai_in <= to_sfixed(0.5, 0, -23);
94
95
             Br_{in} \le to_{sfixed(0.5, 0, -23)};
96
             Bi_i = to_sfixed(0.5, 0, -23);
             wait for 100 ns;
97
             start <= '0';
98
             wait for 1500 ns;
99
             -- single
             start <= '1';
             Wr_in <= "011111111111111111111111";</pre>
103
             Wi_in <= "0000000000000000000000000000";</pre>
104
            Ar_{in} \le to_{sfixed(0.1, 0, -23)};
105
            Ai_in <= to_sfixed(0.1, 0, -23);
106
107
            Br_{in} \le to_{sfixed(0.2, 0, -23)};
            Bi_in <= to_sfixed(0.2, 0, -23);
108
109
            wait for 100 ns;
             start <= '0';
110
             wait for 1500 ns;
111
112
             -- continuous
113
```

```
start <= '1';
114
             Wr_in <= "01111111111111111111111";</pre>
115
             Wi_in <= "0011111111111111111111111";
116
             Ar_{in} \le to_{sfixed}(0.1, 0, -23);
117
             Ai_in \le to_sfixed(0.2, 0, -23);
             Br_in \le to_sfixed(0.3, 0, -23);
            Bi_in <= to_sfixed(0.4, 0, -23);
             wait for 100 ns;
121
             start <= '0';
122
             wait for 400 ns;
123
             start <= '1';
             Wr_in <= "011111111111111111111111";</pre>
125
             Wi_in <= "0011111111111111111111111";
126
             Ar_{in} \le to_{sfixed}(0.1, 0, -23);
             Ai_in \le to_sfixed(0.1, 0, -23);
             Br_in <= to_sfixed(0.2, 0, -23);</pre>
120
             Bi_in <= to_sfixed(0.2, 0, -23);
130
             wait for 100 ns;
             start <= '0';
132
             wait for 1500 ns;
         end process trial;
134
135
end behavioral;
```

## B.2 Automatizzazione della simulazione con C++

## B.3 Generazione di vettori di I/O mediante script MATLAB

```
close all
   clearvars
   clc
   format long
4
   N = 16; % numero di campioni
   Wr_vec = zeros(1, N/2); % vettore delle parti reali
   Wi_vec = zeros(1, N/2); % vettore delle parti immaginarie
   W_vec = zeros(1, N/2); % vettore dei twiddle factors completi
9
   q = quantizer([24,23]); % quantizzatore (24 bit di cui 23 frazionari)
11
   %% Calcolo dei twiddle factors
12
   for j=1:N/2
13
     k = j - 1;
14
        x = 2 * pi * k / N;
15
16
        W_{\text{vec}}(j) = \cos(x) - 1i*\sin(x);
        Wr_vec(j) = real(W_vec(j));
17
        Wi_vec(j) = imag(W_vec(j));
18
19
    end
    %% Ingressi butterfly primo livello, dinamica -0.5/+0.5
21
   dinamica_L1_W0 = [-0.5 0.5];
   ingressi_L1_W0 = worstCaseInput(dinamica_L1_W0, q); % in C2
23
   writematrix(ingressi_L1_W0)
24
   %% Butterfly primo livello con W = WO
26
27
   Wr = Wr_vec(1); % 1
28 Wi = Wi_vec(1); % 0
   [risultati_L1_W0, dinamica_L2_W0_W4] = butterflyRange(Wr, Wi, dinamica_L1_W0); % uscite
    livello 1 (WO) e relativa dinamica
```

```
ingressi_L2_W0_W4 = worstCaseInput(dinamica_L2_W0_W4, q); % ingressi ai limiti della
    dinamica livello 2 (WO-W4)
   writematrix(ingressi_L2_W0_W4)
   writematrix(risultati_L1_W0, 'risultati_L1_W0_matlab.txt', 'Delimiter', 'space')
34
   %% Butterfly secondo livello con W = WO
   Wr = Wr_{vec}(1); % 1
36
37
   Wi = Wi_vec(1); % 0
38 [risultati_L2_W0, dinamica_L3_W0_W4] = butterflyRange(Wr, Wi, dinamica_L2_W0_W4); //
    uscite livello 2 (WO) e relativa dinamica
   ingressi_L3_W0_W4 = worstCaseInput(dinamica_L3_W0_W4, q); % ingressi ai limiti della
    dinamica livello 3 (WO-W4)
40
41
    writematrix(ingressi_L3_W0_W4)
    writematrix(risultati_L2_W0, 'risultati_L2_W0_matlab.txt', 'Delimiter', 'space')
42
43
    %% Butterfly secondo livello con W = W4
44
    Wr = Wr_{vec}(5); \% 0
45
   Wi = Wi_vec(5); \% -1
46
    [risultati_L2_W4, dinamica_L3_W2_W6] = butterflyRange(Wr, Wi, dinamica_L2_W0_W4); %
    uscite livello 2 (W4) e relativa dinamica
    ingressi_L3_W2_W6 = worstCaseInput(dinamica_L3_W2_W6, q); % ingressi ai limiti della
    dinamica livello 3 (W2-W6)
   writematrix(ingressi_L3_W2_W6)
50
    writematrix(risultati_L2_W4, 'risultati_L2_W4_matlab.txt', 'Delimiter', 'space')
51
52
   %% Butterfly terzo livello con W = WO
53
   Wr = Wr_{vec}(1); % 1
54
   Wi = Wi_vec(1); % 0
55
   [risultati_L3_W0, dinamica_L4_W0_W4] = butterflyRange(Wr, Wi, dinamica_L3_W0_W4); //
    uscite livello 3 (WO) e relativa dinamica
    ingressi_L4_W0_W4 = worstCaseInput(dinamica_L4_W0_W4, q); % ingressi ai limiti della
57
    dinamica livello 4 (WO-W4)
   writematrix(ingressi_L4_W0_W4)
   writematrix(risultati_L3_W0, 'risultati_L3_W0_matlab.txt', 'Delimiter', 'space')
60
61
    %% Butterfly terzo livello con W = W4
63
    Wr = Wr_vec(5); % 0
    Wi = Wi_vec(5); \% -1
    [risultati_L3_W4, dinamica_L4_W2_W6] = butterflyRange(Wr, Wi, dinamica_L3_W0_W4); %
    uscite livello 3 (W4) e relativa dinamica
   ingressi_L4_W2_W6 = worstCaseInput(dinamica_L4_W2_W6, q); % ingressi ai limiti della
66
    dinamica livello 4 (W2-W6)
67
   writematrix(ingressi_L4_W2_W6)
68
69
   writematrix(risultati_L3_W4, 'risultati_L3_W4_matlab.txt', 'Delimiter', 'space')
70
   %% Butterfly terzo livello con W = W2
71
   Wr = Wr_{vec}(3); % 0.707106781186548
73
   Wi = Wi_vec(3); \% -0.707106781186548
   [risultati_L3_W2, dinamica_L4_W1_W5] = butterflyRange(Wr, Wi, dinamica_L3_W2_W6); %
    uscite livello 3 (W2) e relativa dinamica
    ingressi_L4_W1_W5 = worstCaseInput(dinamica_L4_W1_W5, q); % ingressi ai limiti della
    dinamica livello 4 (W1-W5)
   writematrix(ingressi_L4_W1_W5)
```

```
writematrix(risultati_L3_W2, 'risultati_L3_W2_matlab.txt', 'Delimiter', 'space')
    %% Butterfly terzo livello con W = W6
    Wr = Wr_vec(7); % -0.707106781186548
81
82 Wi = Wi_vec(7); % -0.707106781186548
83 [risultati_L3_W6, dinamica_L4_W3_W7] = butterflyRange(Wr, Wi, dinamica_L3_W2_W6); %
     uscite livello 3 (W6) e relativa dinamica
    ingressi_L4_W3_W7 = worstCaseInput(dinamica_L4_W3_W7, q); % ingressi ai limiti della
84
     dinamica livello 4 (W3-W7)
85
    writematrix(ingressi_L4_W3_W7)
87
    writematrix(risultati_L3_W6, 'risultati_L3_W6_matlab.txt', 'Delimiter', 'space')
    %% Butterfly quarto livello con W = WO
    Wr = Wr_vec(1); % 1
90
    Wi = Wi_vec(1); % 0
91
     [risultati_L4_W0, dinamica_uscita_L4_W0] = butterflyRange(Wr, Wi, dinamica_L4_W0_W4); %
92
     uscite livello 4 (WO) e relativa dinamica
93
     writematrix(risultati_L4_W0, 'risultati_L4_W0_matlab.txt', 'Delimiter', 'space')
94
95
     %% Butterfly quarto livello con W = W4
96
     Wr = Wr_vec(5); % 0
97
    Wi = Wi_vec(5); \% -1
98
     [risultati_L4_W4, dinamica_uscita_L4_W4] = butterflyRange(Wr, Wi, dinamica_L4_W0_W4); %
     uscite livello 4 (W4) e relativa dinamica
     writematrix(risultati_L4_W4, 'risultati_L4_W4_matlab.txt', 'Delimiter', 'space')
    %% Butterfly quarto livello con W = W2
    Wr = Wr_{vec}(3); % 0.707106781186548
104
    Wi = Wi_vec(3); \% -0.707106781186548
    [risultati_L4_W2, dinamica_uscita_L4_W2] = butterflyRange(Wr, Wi, dinamica_L4_W2_W6); //
106
     uscite livello 4 (W2) e relativa dinamica
107
     writematrix(risultati_L4_W2, 'risultati_L4_W2_matlab.txt', 'Delimiter', 'space')
     %% Butterfly quarto livello con W = W6
110
     Wr = Wr_{vec}(7); \% -0.707106781186548
111
     Wi = Wi_vec(7); \% -0.707106781186548
112
113
     [risultati_L4_W6, dinamica_uscita_L4_W6] = butterflyRange(Wr, Wi, dinamica_L4_W2_W6); %
     uscite livello 4 (W6) e relativa dinamica
114
     writematrix(risultati_L4_W6, 'risultati_L4_W6_matlab.txt', 'Delimiter', 'space')
116
     %% Butterfly quarto livello con W = W1
    Wr = Wr_{vec}(2); \% 0.923879532511287
    Wi = Wi_vec(2); \% -0.382683432365090
    [risultati_L4_W1, dinamica_uscita_L4_W1] = butterflyRange(Wr, Wi, dinamica_L4_W1_W5); //
     uscite livello 4 (W1) e relativa dinamica
121
    writematrix(risultati_L4_W1, 'risultati_L4_W1_matlab.txt', 'Delimiter', 'space')
123
124
    %% Butterfly quarto livello con W = W5
    Wr = Wr_{vec}(6); \% -0.382683432365090
126
    Wi = Wi_vec(6); \% -0.923879532511287
     [risultati_L4_W5, dinamica_uscita_L4_W5] = butterflyRange(Wr, Wi, dinamica_L4_W1_W5); %
     uscite livello 4 (W5) e relativa dinamica
```

```
writematrix(risultati_L4_W5,'risultati_L4_W5_matlab.txt','Delimiter','space')
    %% Butterfly quarto livello con W = W3
131
    Wr = Wr_{vec}(4); \% 0.382683432365090
132
    Wi = Wi_vec(4); % -0.923879532511287
    [risultati_L4_W3, dinamica_uscita_L4_W3] = butterflyRange(Wr, Wi, dinamica_L4_W3_W7); //
134
     uscite livello 4 (W3) e relativa dinamica
135
    writematrix(risultati_L4_W3, 'risultati_L4_W3_matlab.txt', 'Delimiter', 'space')
136
137
138
    %% Butterfly quarto livello con W = W7
    Wr = Wr_{vec}(8); \% -0.923879532511287
    Wi = Wi_{vec}(8); \% -0.382683432365090
    [risultati_L4_W7, dinamica_uscita_L4_W7] = butterflyRange(Wr, Wi, dinamica_L4_W3_W7); %
141
     uscite livello 4 (W7) e relativa dinamica
142
    writematrix(risultati_L4_W7, 'risultati_L4_W7_matlab.txt', 'Delimiter', 'space')
143
144
145
    %% Funzione per calcolare le 4 uscite (A', B') di una singola butterfly dati i 6
146
     ingressi (A, B, W)
    function [Ar_primo, Ai_primo, Br_primo, Bi_primo] = butterfly(Ar, Ai, Br, Bi, Wr, Wi)
147
    % Moltiplicazioni
148
M1 = Br * Wr;
_{150} M2 = Bi * Wi;
    M3 = Br * Wi;
152
    M4 = Bi * Wr;
    M5 = 2 * Ar;
153
154
    M6 = 2 * Ai;
156 % Somme e sottrazioni
sigma_1 = Ar + M1;
158 sigma_2 = sigma_1 - M2;
sigma_3 = Ai + M3;
    sigma_4 = sigma_3 + M4;
161
    sigma_5 = M5 - sigma_2;
    sigma_6 = M6 - sigma_4;
163
    Ar_primo = sigma_2;
164
165
    Ai_primo = sigma_4;
    Br_primo = sigma_5;
    Bi_primo = sigma_6;
168
     % Arrotondamenti per riportare la dinamica a -1/+1
169
    if abs(Ar_primo) >= 1
170
         while abs(Ar_primo) >= 1
171
             Ar_primo = Ar_primo / 2;
         end
173
    else
174
         Ar_primo = Ar_primo / 2;
175
    end
176
177
178
    if abs(Ai_primo) >= 1
179
         while abs(Ai_primo) >= 1
180
             Ai_primo = Ai_primo / 2;
181
         end
    else
         Ai_primo = Ai_primo / 2;
184
    end
```

```
185
186
     if abs(Br_primo) >= 1
         while abs(Br_primo) >= 1
187
             Br_primo = Br_primo / 2;
189
         end
     else
190
         Br_primo = Br_primo / 2;
     end
193
     if abs(Bi_primo) >= 1
194
         while abs(Bi_primo) >= 1
195
             Bi_primo = Bi_primo / 2;
196
197
         end
     else
198
         Bi_primo = Bi_primo / 2;
199
201
203
     /// Funzione per calcolare la dinamica di uscita della butterfly al variare della
204
     dinamica di ingresso e del twiddle factor W
     	imes Oreturn output_data_real = matrice con i risultati corrispondenti ad ingressi ai
     limiti della dinamica
    % @return output_range = dinamica di uscita della butterfly
206
    % I dati uscita verranno usati per il confronto con i risultati della simulazione,
     quindi conviene generare una matrice di numeri reali 16x4
208
         function [output_data_real, output_range] = butterflyRange(Wr, Wi, range)
             % calcolo le uscite con tutte le combinazioni di ingressi
             output_data_real = zeros(16,4);
211
             i = 1:
             for n1=1:2
212
                 for n2=1:2
213
                     for n3=1:2
214
                         for n4=1:2
215
                              Ar = range(n1);
216
                              Ai = range(n2);
217
                              Br = range(n3);
                              Bi = range(n4);
                              [Ar_primo, Ai_primo, Br_primo, Bi_primo] = butterfly(Ar, Ai, Br,
                              Bi, Wr, Wi);
                              output_data_real(i,1) = Ar_primo;
                              output_data_real(i,2) = Ai_primo;
223
                              output_data_real(i,3) = Br_primo;
                              output_data_real(i,4) = Bi_primo;
224
                              i = i + 1;
225
226
                          end
                      end
                 end
             end
230
             % ciclo sugli elementi della matrice e sostituisco con degli zeri tutti i numeri
231
             inferiori in modulo a 1e-12
232
             for i=1:16
233
                 for j=1:4
234
                      if abs(output_data_real(i,j)) < 1e-12</pre>
                          output_data_real(i,j) = 0;
235
                      end
236
                 end
             end
238
```

```
239
240
             % definisco il nuovo range
             output_range = [min(output_data_real,[],"all") max(output_data_real,[],"all")];
241
242
         end
243
     %% Funzione per calcolare tutte le combinazioni di ingressi ai limiti della dinamica
244
     % La matrice risultante verrà data in pasto a Modelsim, quindi è conveniente generare
245
     una matrice 4x16 e convertirne gli elementi in C2 con la funzione dec2bin
         function output_data = worstCaseInput(input_range, quantizer)
246
             output_data_real = zeros(4,16);
247
248
             i = 1;
             for n1=1:2
249
                 for n2=1:2
                     for n3=1:2
251
                          for n4=1:2
                              output_data_real(1,i) = input_range(n1);
253
                              output_data_real(2,i) = input_range(n2);
254
                              output_data_real(3,i) = input_range(n3);
                              output_data_real(4,i) = input_range(n4);
256
                              i = i + 1;
257
                          end
258
                      end
259
                 end
261
             end
262
             output_data = num2bin(quantizer, output_data_real);
         end
263
```

### B.4 Testbench automatizzata

```
library ieee;
   use ieee.std_logic_1164.all;
2
   use ieee.numeric_std.all;
3
   use ieee.fixed_pkg.all;
4
   use std.textio.all;
5
   use ieee.std_logic_textio.all;
6
   entity tb_butterfly is
8
   end tb_butterfly;
9
   architecture behavioral of tb_butterfly is
12
        -- definizione segnali interni
13
                                                  := '0';
        signal clock : std_logic
14
                                                  := '0';
        signal reset
                         : std_logic
15
                                                  := '0';
                         : std_logic
16
        signal start
                          : std_logic
                                                  := '0';
        signal done
17
                         : sfixed(0 downto -23) := (others => '0');
        signal Ar_in
18
                         : sfixed(0 downto -23) := (others => '0');
        signal Ai_in
19
        signal Br_in
                          : sfixed(0 downto -23) := (others => '0');
                          : sfixed(0 downto -23) := (others => '0');
21
        signal Bi_in
                           : sfixed(0 downto -23) := (others => '0');
22
        signal Wr_in
        signal Wi_in
                           : sfixed(0 downto -23) := (others => '0');
23
        signal Ar_out
                           : sfixed(0 downto -23);
24
                           : sfixed(0 downto -23);
        signal Ai_out
25
                          : sfixed(0 downto -23);
26
        signal Br_out
                           : sfixed(0 downto -23);
27
        signal Bi_out
        signal Ar_out_real : real;
```

```
signal Ai_out_real : real;
29
30
        signal Br_out_real : real;
        signal Bi_out_real : real;
31
32
        -- definizione file di I/O
33
       file file_INPUT_W : text;
34
       file file_INPUT_AB : text;
       file file_OUTPUT : text;
36
37
38
        -- dichiarazione UUT
        component butterfly is
39
           port (
40
               CK
                     : in std_logic;
41
               RST : in std_logic;
42
               START : in std_logic;
43
               DONE : out std_logic;
44
               45
               Ar : in sfixed(0 downto -23);
46
               Ai : in sfixed(0 downto -23);
47
               Br : in sfixed(0 downto -23);
48
               Bi : in sfixed(0 downto -23);
49
               Wr : in sfixed(0 downto -23);
50
               Wi : in sfixed(0 downto -23);
51
               --* porte di uscita ********
                                               ************
52
               Ar_primo : out sfixed(0 downto -23);
53
               Ai_primo : out sfixed(0 downto -23);
54
               Br_primo : out sfixed(0 downto -23);
55
56
               Bi_primo : out sfixed(0 downto -23)
           );
57
        end component;
58
59
60
   begin
61
        -- istanza UUT
62
        uP\_BUTTERFLY : butterfly
63
64
       port map(
65
           CK
                    => clock,
           RST
                    => reset,
66
67
           START
                    => start,
68
           DONE
                    => done,
69
           Ar
                    => Ar_in,
70
           Αi
                    => Ai_in,
                   => Br_in,
71
           \mathtt{Br}
                   => Bi_in,
72
           Βi
                  => Wr_in,
           Wr
73
                  => Wi_in,
           Wi
74
           Ar_primo => Ar_out,
75
76
           Ai_primo => Ai_out,
           Br_primo => Br_out,
77
            Bi_primo => Bi_out
78
79
80
81
        -- conversione dei risultati in numeri reali
82
       Ar_out_real <= to_real(Ar_out);</pre>
83
        Ai_out_real <= to_real(Ai_out);</pre>
84
        Br_out_real <= to_real(Br_out);</pre>
85
        Bi_out_real <= to_real(Bi_out);</pre>
86
87
        -- process per la generazione del clock
```

```
clk_process : process
89
         begin
90
             wait for 50 ns;
             clock <= not clock;</pre>
91
         end process clk_process;
92
93
         -- process per lettura da file e calcoli
94
         calc_process : process
95
96
             variable v_ILINE_W : line;
                                               -- riga file input W
97
98
             variable v_ILINE_Ar : line;
            variable v_ILINE_Ai : line;
99
            variable v_ILINE_Br : line;
100
             variable v_ILINE_Bi : line;
101
                                             -- riga file output
             variable v_OLINE : line;
             variable v_SPACE
                               : character; -- carattere spazio
104
             variable v_Ar : sfixed(0 downto -23);
             variable v_Ai : sfixed(0 downto -23);
106
             variable v_Br : sfixed(0 downto -23);
107
             variable v_Bi : sfixed(0 downto -23);
             variable v_Wr : sfixed(0 downto -23);
             variable v_Wi : sfixed(0 downto -23);
111
         begin
112
             -- Apro file di input in modalità di lettura
113
             file_open(file_INPUT_W, "twiddle_WO.txt", read_mode);
114
             file_open(file_INPUT_AB, "ingressi_L1_W0.txt", read_mode);
115
            file_open(file_OUTPUT, "risultati_L1_WO_tb.txt", write_mode);
116
117
             -- Reset macchina
118
             reset <= '1';
119
120
             wait for 2 ns;
121
             reset <= '0';
             -- Leggo la coppia di twiddle factor da usare per la simulazione
             readline(file_INPUT_W, v_ILINE_W);
124
             read(v_ILINE_W, v_Wr);
                                      -- Wr
125
             read(v_ILINE_W, v_SPACE); -- spazio
126
             read(v_ILINE_W, v_Wi);
129
             while not endfile(file_INPUT_AB) loop
130
                 -- Ar --
                 readline(file_INPUT_AB, v_ILINE_Ar);
131
                 read(v_ILINE_Ar, v_Ar);
                 -- Ai --
                 readline(file_INPUT_AB, v_ILINE_Ai);
134
                 read(v_ILINE_Ai, v_Ai);
135
                 -- Br -
136
                readline(file_INPUT_AB, v_ILINE_Br);
137
                 read(v_ILINE_Br, v_Br);
138
                 -- Bi --
139
140
                 readline(file_INPUT_AB, v_ILINE_Bi);
141
                 read(v_ILINE_Bi, v_Bi);
142
143
                 -- Passo le variabili ai corrispondenti segnali per poterle usare nei
                 calcoli
                 Wr_in <= v_Wr;
144
                 Wi_in <= v_Wi;
145
```

```
146
                 Ar_in <= v_Ar;
147
                 Ai_in <= v_Ai;
                 Br_in <= v_Br;</pre>
148
                 Bi_in <= v_Bi;</pre>
149
150
                 -- Faccio partire il processore
151
                 wait for 100 ns;
                 start <= '1';
                 wait for 100 ns;
154
                 start <= '0';
155
                 wait for 1150 ns;
156
157
                 -- Scrivo in output_results.txt
158
                 write(v_OLINE, Ar_out_real);
159
                 write(v_OLINE, v_SPACE);
                 write(v_OLINE, Ai_out_real);
161
162
                 write(v_OLINE, v_SPACE);
                 write(v_OLINE, Br_out_real);
163
                 write(v_OLINE, v_SPACE);
164
165
                 write(v_OLINE, Bi_out_real);
166
                 writeline(file_OUTPUT, v_OLINE);
167
                 wait for 350 ns;
168
169
             end loop;
170
171
             -- Closing In/Out files
172
            file_close(file_input_W);
173
             file_close(file_input_AB);
174
             file_close(file_OUTPUT);
175
176
         end process;
177
178
end behavioral;
```

### **B.4.1** Classe Simulation

```
#include <iostream>
#include <fstream>
                        // per file processing
#include <sstream> // per trattare le stringhe come stream di dati
#include <filesystem> // per verificare l'esistenza dei file
5 #include <cstdlib> // per usare comandi shell
6 #include <string> // per manipolazione stringhe
7 #include <cstring> // per manipolazione stringhe C-like
8 #include <vector> // per manipolazione vettori
9 #include <cmath>
                       // per funzioni matematiche
#include <iomanip>
                        // per formattazione I/O
11
   #include "Tools.hpp"
   #include "Simulation.hpp"
13
14
   using namespace std;
15
16
   // Costruttore esplicito
17
   Simulation::Simulation(unsigned int c)
18
       : correct{c} {}
19
```

```
Modifica testbench
   In totale ci sono 15 implementazioni:
   Implementazioni 0, 1, 3, 7: W = W0
   Implementazioni 2, 4, 8: W = W4
26 Implementazioni 5, 9: W = W2
   Implementazioni 6, 10: W = W6
27
28 Implementazione 11: W = W1
29 Implementazione 12: W = W5
30 Implementazione 13: W = W3
   Implementazione 14: W = W7
31
                                      32
   void Simulation::changeTB(unsigned int implementazione, string tb)
33
34
        string tFileName_iniziale;
35
        string iFileName_iniziale;
36
        string oFileName_iniziale;
37
        string tFileName_finale;
        string iFileName_finale;
39
        string oFileName_finale;
40
41
        switch (implementazione)
42
43
        case 0: // L1 W0 (non sostituitsco nulla, i nomi dei file sono già corretti)
44
           break;
45
        case 1: // L2 WO (non sostituisco file W, sostituisco file input, sostituisco file
46
        → output)
            system(("sed -i -e 's/ingressi_L1_W0.txt/ingressi_L2_W0_W4.txt/' " +
47

    tb).c_str());

           system(("sed -i -e 's/risultati_L1_W0_tb.txt/risultati_L2_W0_tb.txt/' " +
48
            \hookrightarrow tb).c_str());
           break;
49
        case 2: // L2 W4 (sostituisco file W, non sostituisco file input, sostituisco file
        → output)
            system(("sed -i -e 's/twiddle_W0.txt/twiddle_W4.txt/' " + tb).c_str());
            system(("sed -i -e 's/risultati_L2_W0_tb.txt/risultati_L2_W4_tb.txt/' " +

    tb).c_str());

           break;
        case 3: // L3 WO (sostituisco file W, sostituisco file input, sostituisco file
54
        → output)
            system(("sed -i -e 's/twiddle_W4.txt/twiddle_W0.txt/' " + tb).c_str());
55
56
            system(("sed -i -e 's/ingressi_L2_W0_W4.txt/ingressi_L3_W0_W4.txt/' " +
            → tb).c_str());
            system(("sed -i -e 's/risultati_L2_W4_tb.txt/risultati_L3_W0_tb.txt/' " +
57

    tb).c_str());

           break;
58
        case 4: // L3 W4 (sostituisco file W, non sostituisco file input, sostituisco file
        → output)
            system(("sed -i -e 's/twiddle_W0.txt/twiddle_W4.txt/' " + tb).c_str());
60
            system(("sed -i -e 's/risultati_L3_W0_tb.txt/risultati_L3_W4_tb.txt/' " +
61

    tb).c_str());

           break;
62
63
        case 5: // L3 W2 (sostituisco file W, sostituisco file input, sostituisco file
        → output)
            system(("sed -i -e 's/twiddle_W4.txt/twiddle_W2.txt/' " + tb).c_str());
64
            system(("sed -i -e 's/ingressi_L3_W0_W4.txt/ingressi_L3_W2_W6.txt/' " +
65
            → tb).c_str());
           system(("sed -i -e 's/risultati_L3_W4_tb.txt/risultati_L3_W2_tb.txt/' " +
66
            \rightarrow tb).c_str());
```

```
67
         case 6: // L3 W6 (sostituisco file W, non sostituisco file input, sostituisco file
         \hookrightarrow output)
              system(("sed -i -e 's/twiddle_W2.txt/twiddle_W6.txt/' " + tb).c_str());
              system(("sed -i -e 's/risultati_L3_W2_tb.txt/risultati_L3_W6_tb.txt/' " +

    tb).c_str());

             break;
         case 7: // L4 WO (sostituisco file W, sostituisco file input, sostituisco file
         → output)
             system(("sed -i -e 's/twiddle_W6.txt/twiddle_W0.txt/' " + tb).c_str());
              system(("sed -i -e 's/ingressi_L3_W2_W6.txt/ingressi_L4_W0_W4.txt/' " +
 74
              \hookrightarrow tb).c_str());
             system(("sed -i -e 's/risultati_L3_W6_tb.txt/risultati_L4_W0_tb.txt/' " +
 75

    tb).c_str());

76
             break;
         case 8: // L4 W4 (sostituisco file W, non sostituisco file input, sostituisco file
         → output)
              system(("sed -i -e 's/twiddle_W0.txt/twiddle_W4.txt/' " + tb).c_str());
 78
              system(("sed -i -e 's/risultati_L4_W0_tb.txt/risultati_L4_W4_tb.txt/' " +
              \hookrightarrow tb).c_str());
             break;
         case 9: // L4 W2 (sostituisco file W, sostituisco file input, sostituisco file
81
         → output)
              system(("sed -i -e 's/twiddle_W4.txt/twiddle_W2.txt/' " + tb).c_str());
82
              system(("sed -i -e 's/ingressi_L4_W0_W4.txt/ingressi_L4_W2_W6.txt/' " +
83

    tb).c_str());

84
             system(("sed -i -e 's/risultati_L4_W4_tb.txt/risultati_L4_W2_tb.txt/' " +

    tb).c_str());

85
             break;
         case 10: // L4 W6 (sostituisco file W, non sostituisco file input, sostituisco file
             system(("sed -i -e 's/twiddle_W2.txt/twiddle_W6.txt/' " + tb).c_str());
87
              system(("sed -i -e 's/risultati_L4_W2_tb.txt/risultati_L4_W6_tb.txt/' " +
              \hookrightarrow tb).c_str());
             break;
         case 11: // L4 W1 (sostituisco file W, sostituisco file input, sostituisco file
90
         \hookrightarrow output)
             system(("sed -i -e 's/twiddle_W6.txt/twiddle_W1.txt/' " + tb).c_str());
91
              system(("sed -i -e 's/ingressi_L4_W2_W6.txt/ingressi_L4_W1_W5.txt/' " +
92
              \leftrightarrow tb).c_str());
             system(("sed -i -e 's/risultati_L4_W6_tb.txt/risultati_L4_W1_tb.txt/' " +
93

    tb).c_str());
94
             break;
         case 12: // L4 W5 (sostituisco file W, non sostituisco file input, sostituisco file
95

→ output)

              system(("sed -i -e 's/twiddle_W1.txt/twiddle_W5.txt/' " + tb).c_str());
96
              system(("sed -i -e 's/risultati_L4_W1_tb.txt/risultati_L4_W5_tb.txt/' " +
97
              \hookrightarrow tb).c_str());
             break;
         case 13: // L4 W3 (sostituisco file W, sostituisco file input, sostituisco file
         → output)
              system(("sed -i -e 's/twiddle_W5.txt/twiddle_W3.txt/' " + tb).c_str());
              system(("sed -i -e 's/ingressi_L4_W1_W5.txt/ingressi_L4_W3_W7.txt/' " +
              \hookrightarrow tb).c_str());
              system(("sed -i -e 's/risultati_L4_W5_tb.txt/risultati_L4_W3_tb.txt/' " +
              \hookrightarrow tb).c_str());
             break;
         case 14: // L4 W7 (sostituisco file W, non sostituisco file input, sostituisco file
104
         → output)
```

```
system(("sed -i -e 's/twiddle_W3.txt/twiddle_W7.txt/' " + tb).c_str());
             system(("sed -i -e 's/risultati_L4_W3_tb.txt/risultati_L4_W7_tb.txt/' " +
106

    tb).c_str());

             break;
         default:
             break:
     }
111
112
    // Esecuzione simulazione
113
    void Simulation::run(string fileCompilazione)
    {
115
         system(("vsim -c -do " + fileCompilazione).c_str()); // lancio la simulazione
116
     }
117
     // Riporto la TB alle condizioni di partenza
110
     void Simulation::restoreTB(string tb)
120
121
     {
         system(("sed -i -e 's/twiddle_W7.txt/twiddle_W0.txt/' " + tb).c_str());
122
         system(("sed -i -e 's/ingressi_L4_W3_W7.txt/ingressi_L1_W0.txt/' " + tb).c_str());
123
         system(("sed -i -e 's/risultati_L4_W7_tb.txt/risultati_L1_W0_tb.txt/' " +
         \rightarrow tb).c_str());
     }
126
     // Controlla la correttezza dei risultati
     unsigned int Simulation::report(string risultati_tb, string risultati_matlab)
     {
         string line_tb, line_matlab; // righe dei due file
         int cnt_tb = 0;
                                       // contatore di riga del file dei vettori di ingresso
         int cnt_matlab = 0;
                                      // contatore di riga del file dei risultati
132
         int tot_correct = 0;
                                      // numero totale di righe corrette
134
         // apro i file in lettura (niente controllo perché so che esistono)
135
136
         ifstream tbF(risultati_tb);
         ifstream matlabF(risultati_matlab);
137
138
         while ((tbF.good() && matlabF.good()))
139
140
             // estraggo una riga da ognuno dei due file
141
             if (getline(tbF, line_tb) && getline(matlabF, line_matlab))
142
143
                 // separo i campi della riga della TB
144
145
                 istringstream iss_tb(line_tb);
                 vector<string> fields_tb;
146
                 string field_tb;
147
                 while (getline(iss_tb, field_tb, ' '))
148
149
                 {
                      fields_tb.push_back(field_tb);
                 }
                 // separo i campi della riga di MATLAB
153
                 istringstream iss_matlab(line_matlab);
154
155
                 vector<string> fields_matlab;
156
                 string field_matlab;
157
                 while (getline(iss_matlab, field_matlab, ' '))
158
                 {
                      fields_matlab.push_back(field_matlab);
159
                 }
```

```
162
                  // confronto i risultati
163
                  float tolleranza = 1e-6;
                 float diff_0 = abs(stof(fields_tb[0]) - stof(fields_matlab[0]));
164
                 float diff_1 = abs(stof(fields_tb[1]) - stof(fields_matlab[1]));
                 float diff_2 = abs(stof(fields_tb[2]) - stof(fields_matlab[2]));
166
                 float diff_3 = abs(stof(fields_tb[3]) - stof(fields_matlab[3]));
167
168
169
                 // se i risultati ottenuti sono uguali (a meno della tolleranza), incremento
                  \hookrightarrow il numero di righe corrette
                 if (diff_0 <= tolleranza && diff_1 <= tolleranza &&</pre>
170
                      diff_2 <= tolleranza && diff_3 <= tolleranza)</pre>
171
                 {
                      tot_correct++;
173
                 }
174
                 // se i risultati sono diversi, esco dal ciclo (non ho più bisogno di
175

→ controllare le righe restanti)

                 else
176
                 {
                      break;
178
                 }
179
181
                 // incremento i contatori di riga
                 cnt_tb++;
                 cnt_matlab++;
183
             }
184
185
         }
186
         // chiudo i file
187
         tbF.close();
         matlabF.close();
189
190
         // stabilisco il valore del flag che mi dice se la simulazione è andata a buon fine
191
         if ((cnt_tb == cnt_matlab) && (tot_correct == cnt_matlab))
             correct = 1;
         else
194
195
             correct = 0;
         return correct;
198 }
```

## B.4.2 Main

```
#include <iostream>
#include <fstream>
                        // per file processing
3 #include <sstream>
                       // per trattare le stringhe come stream di dati
#include <filesystem> // per verificare l'esistenza dei file
_{5} #include <cstdlib> \, // per usare comandi shell
                       // per manipolazione stringhe
6 #include <string>
   #include <cstring> // per manipolazione stringhe C-like
8 #include <vector> // per manipolazione vettori
                        // per funzioni matematiche
   #include <cmath>
9
   #include <iomanip>
                        // per formattazione I/O
#include "Tools.hpp"
#include "Simulation.hpp"
using namespace std;
```

```
16
17
   int main(int argc, char **argv)
18
19
       int ret = 0;
                   // variabile per il return
       Simulation Simulator; // oggetto della classe Simulation per l'automatizzazione
21
       \,\,\hookrightarrow\,\,\, \text{della simulazione}
       23
      /****** Inizializzazione degli oggetti necessari alla gestione dei file *******/
24
25
       const string tbFileName = "tb_butterfly.vhd"; // testbench
26
       const string compileFileName = "compile.do"; // file con le info per la simulazione
27
       30
      // check esistenza testbench
31
32
      if (!filesystem::exists(tbFileName))
33
          cerr << "Errore! La testbench " << tbFileName << " non esiste." << endl;</pre>
34
          ret = 1;
35
36
37
      // check esistenza file per la compilazione
38
      if (!filesystem::exists(compileFileName))
39
40
          cerr << "Errore! Il file per la compilazione " << compileFileName << " non</pre>
41
          ret = 1;
42
43
44
      // simulazione automatizzata
45
      for (int i = 0; i < 15; i++)
46
47
          cout << endl
48
              49
              cout << "Inizio Iterazione " << i + 1 << endl</pre>
50
              << endl;
51
          Simulator.changeTB(i, tbFileName);
52
          Simulator.run(compileFileName);
53
          cout << endl
54
              << "Fine Iterazione " << i + 1 << endl;
55
          56
          \hookrightarrow << endl
              << endl;
57
      }
58
59
      // ripristino della testbench di partenza
60
      Simulator.restoreTB(tbFileName);
61
62
      // confronto TB e MATLAB
63
      int w; // twiddle factor
65
      int 1; // livello
66
      string matlab;
67
      string testbench;
      int simulazioni_corrette = 0;
68
      for (w = 0; w < 8; w++)
69
70
       {
```

```
if (w == 0)
71
             {
                 for (1 = 1; 1 <= 4; 1++)
                 {
                     matlab = "risultati_L" + to_string(1) + "_W" + to_string(w) +
                     testbench = "risultati_L" + to_string(1) + "_W" + to_string(w) +
                     if (Simulator.report(testbench, matlab))
 77
 78
                         simulazioni_corrette++;
                 }
 79
             }
             else if (w == 4)
81
82
             {
83
                 for (1 = 2; 1 <= 4; 1++)
84
                 {
85
                     matlab = "risultati_L" + to_string(1) + "_W" + to_string(w) +
                     testbench = "risultati_L" + to_string(1) + "_W" + to_string(w) +
                     if (Simulator.report(testbench, matlab))
87
                         simulazioni_corrette++;
                 }
89
             }
90
             else if (w == 2 | | w == 6)
91
92
                 for (1 = 3; 1 <= 4; 1++)
93
                 {
                     matlab = "risultati_L" + to_string(1) + "_W" + to_string(w) +
                     \hookrightarrow "_matlab.txt";
                     testbench = "risultati_L" + to_string(1) + "_W" + to_string(w) +
96
                     97
                     if (Simulator.report(testbench, matlab))
98
                         simulazioni_corrette++;
                 }
99
             }
             else
             {
                 1 = 4;
                 matlab = "risultati_L" + to_string(1) + "_W" + to_string(w) + "_matlab.txt";
105
                 testbench = "risultati_L" + to_string(1) + "_W" + to_string(w) + "_tb.txt";
                 if (Simulator.report(testbench, matlab))
                     simulazioni_corrette++;
             }
108
         }
109
         if (simulazioni_corrette == 15)
112
             cout << endl
                  << "OK! Tutte le simulazioni Modelsim hanno prodotto gli stessi risultati
114

→ previsti da MATLAB." << endl;
</pre>
             cout << "Verosimilmente il processore Butterfly funziona! :)" << endl</pre>
115
                  << endl;
117
         }
118
         else
119
         {
             cout << endl
                  << "Non tutte le simulazioni Modelsim hanno prodotto gli stessi risultati
121
                  \rightarrow previsti da MATLAB." << endl;
```

# C Test calcolatore FFT

## C.1 Testbench

```
library ieee;
   use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
use ieee.fixed_pkg.all;
   use std.textio.all;
5
   use ieee.std_logic_textio.all;
6
8
   entity tb_fft is
   end tb_fft;
9
    architecture behavioral of tb_fft is
11
        -- definizione segnali interni
13
                                                          := '0';
        signal clock
                                   : std_logic
14
                                                          := 'O';
        signal reset
                                   : std_logic
                                                          := '0';
        signal start
                                   : std_logic
16
        signal done
                                   : std_logic
                                                          := '0';
        signal Xr_in_0, Xi_in_0
                                : sfixed(0 downto -23) := (others => '0');
18
        signal Xr_in_1, Xi_in_1
                                : sfixed(0 downto -23) := (others => '0');
                                : sfixed(0 downto -23) := (others => '0');
        signal Xr_in_2, Xi_in_2
                                : sfixed(0 downto -23) := (others => '0');
        signal Xr_in_3, Xi_in_3
        signal Xr_in_4, Xi_in_4
                                : sfixed(0 downto -23) := (others => '0');
        signal Xr_in_5, Xi_in_5
                                : sfixed(0 downto -23) := (others => '0');
23
        signal Xr_in_6, Xi_in_6 : sfixed(0 downto -23) := (others => '0');
24
                                  : sfixed(0 downto -23) := (others => '0');
        signal Xr_in_7, Xi_in_7
                                 : sfixed(0 downto -23) := (others => '0');
        signal Xr_in_8, Xi_in_8
26
                                   : sfixed(0 downto -23) := (others => '0');
        signal Xr_in_9, Xi_in_9
27
        signal Xr_in_10, Xi_in_10 : sfixed(0 downto -23) := (others => '0');
                                   : sfixed(0 downto -23) := (others => '0');
        signal Xr_in_11, Xi_in_11
        signal Xr_in_12, Xi_in_12
                                   : sfixed(0 downto -23) := (others => '0');
30
31
        signal Xr_in_13, Xi_in_13
                                   : sfixed(0 downto -23) := (others => '0');
        signal Xr_in_14, Xi_in_14
                                   : sfixed(0 downto -23) := (others => '0');
32
                                   : sfixed(0 downto -23) := (others => '0');
        signal Xr_in_15, Xi_in_15
33
34
        signal Yr_out_0, Yi_out_0
                                   : sfixed(0 downto -23);
        signal Yr_out_1, Yi_out_1
35
                                   : sfixed(0 downto -23);
        signal Yr_out_2, Yi_out_2
                                   : sfixed(0 downto -23);
36
        signal Yr_out_3, Yi_out_3
                                   : sfixed(0 downto -23);
                                   : sfixed(0 downto -23);
        signal Yr_out_4, Yi_out_4
        signal Yr_out_5, Yi_out_5
                                   : sfixed(0 downto -23);
39
        signal Yr_out_6, Yi_out_6
                                   : sfixed(0 downto -23);
40
        signal Yr_out_7, Yi_out_7
                                   : sfixed(0 downto -23);
41
        signal Yr_out_8, Yi_out_8 : sfixed(0 downto -23);
42
        signal Yr_out_9, Yi_out_9 : sfixed(0 downto -23);
43
        signal Yr_out_10, Yi_out_10 : sfixed(0 downto -23);
44
        signal Yr_out_11, Yi_out_11 : sfixed(0 downto -23);
45
        signal Yr_out_12, Yi_out_12 : sfixed(0 downto -23);
46
47
        signal Yr_out_13, Yi_out_13 : sfixed(0 downto -23);
        signal Yr_out_14, Yi_out_14 : sfixed(0 downto -23);
48
        signal Yr_out_15, Yi_out_15 : sfixed(0 downto -23);
49
50
        -- definizione file di I/O
51
        file file_INPUT : text;
52
53
        -- dichiarazione UUT
54
```

```
component FFT_16 is
55
56
            port (
                CK
                      : in std_logic;
57
                    : in std_logic;
58
                RST
                START : in std_logic;
                DONE : out std_logic;
60
                61
                Xr_0, Xi_0 : in sfixed(0 downto -23); -- X_0
62
63
                           : in sfixed(0 downto -23); -- X_1
                Xr_1, Xi_1
                Xr_2, Xi_2 : in sfixed(0 downto -23); -- X_2
64
                Xr_3, Xi_3 : in sfixed(0 downto -23); -- X_3
                            : in sfixed(0 downto -23); -- X_4
66
                Xr_4, Xi_4
                Xr_5, Xi_5
                            : in sfixed(0 downto -23); -- X_5
67
                Xr_6, Xi_6
                           : in sfixed(0 downto -23); -- X_6
                            : in sfixed(0 downto -23); -- X_7
69
                Xr_7, Xi_7
                           : in sfixed(0 downto -23); -- X_8
                Xr_8, Xi_8
                Xr_9, Xi_9 : in sfixed(0 downto -23); -- X_9
 71
                Xr_10, Xi_10 : in sfixed(0 downto -23); -- X_10
                Xr_11, Xi_11 : in sfixed(0 downto -23); -- X_11
 73
                Xr_12, Xi_12 : in sfixed(0 downto -23); -- X_12
 74
                Xr_13, Xi_13 : in sfixed(0 downto -23); -- X_13
 75
                Xr_14, Xi_14 : in sfixed(0 downto -23); -- X_14
 76
                Xr_15, Xi_15 : in sfixed(0 downto -23); -- X_15
                --* porte di uscita *********
 78
                Yr_0, Yi_0 : out sfixed(0 downto -23); -- Y_0
 79
                            : out sfixed(0 downto -23); -- Y_1
                Yr_1, Yi_1
81
                Yr_2, Yi_2 : out sfixed(0 downto -23); -- Y_2
82
                Yr_3, Yi_3 : out sfixed(0 downto -23); -- Y_3
83
                Yr_4, Yi_4 : out sfixed(0 downto -23); -- Y_4
                Yr_5, Yi_5
                           : out sfixed(0 downto -23); -- Y_5
84
                Yr_6, Yi_6
                           : out sfixed(0 downto -23); -- Y_6
                Yr_7, Yi_7
                           : out sfixed(0 downto -23); -- Y_7
                Yr_8, Yi_8 : out sfixed(0 downto -23); -- Y_8
87
                Yr_9, Yi_9 : out sfixed(0 downto -23); -- Y_9
                Yr_10, Yi_10 : out sfixed(0 downto -23); -- Y_10
                Yr_11, Yi_11 : out sfixed(0 downto -23); -- Y_11
90
                Yr_12, Yi_12 : out sfixed(0 downto -23); -- Y_12
91
                Yr_13, Yi_13 : out sfixed(0 downto -23); -- Y_13
92
                Yr_14, Yi_14 : out sfixed(0 downto -23); -- Y_14
93
                Yr_15, Yi_15 : out sfixed(0 downto -23) -- Y_15
94
            );
95
96
        end component;
97
98
    begin
99
         -- istanza UUT
        FFT_calculator : FFT_16
        port map(
            CK
                  => clock,
            RST => reset,
104
            START => start,
            DONE => done,
            Xr_0 => Xr_in_0, Xi_0 => Xi_in_0,
108
            Xr_1 => Xr_in_1, Xi_1 => Xi_in_1,
            Xr_2 => Xr_in_2, Xi_2 => Xi_in_2,
            Xr_3 => Xr_in_3, Xi_3 => Xi_in_3,
            Xr_4 => Xr_in_4, Xi_4 => Xi_in_4,
            Xr_5 => Xr_in_5, Xi_5 => Xi_in_5,
            Xr_6 => Xr_in_6, Xi_6 => Xi_in_6,
```

```
Xr_7 => Xr_in_7, Xi_7 => Xi_in_7,
114
             Xr_8 => Xr_in_8, Xi_8 => Xi_in_8,
             Xr_9 => Xr_in_9, Xi_9 => Xi_in_9,
116
             %r_10 => %r_in_10, %i_10 => %i_in_10,
117
             Xr_11 => Xr_in_11, Xi_11 => Xi_in_11,
             Xr_12 => Xr_in_12, Xi_12 => Xi_in_12,
             Xr_13 => Xr_in_13, Xi_13 => Xi_in_13,
             Xr_14 => Xr_in_14, Xi_14 => Xi_in_14,
121
             Xr_15 => Xr_in_15, Xi_15 => Xi_in_15,
122
            Yr_0 => Yr_out_0, Yi_0 => Yi_out_0,
123
            Yr_1 => Yr_out_1, Yi_1 => Yi_out_1,
            Yr_2 => Yr_out_2, Yi_2 => Yi_out_2,
125
            Yr_3 => Yr_out_3, Yi_3 => Yi_out_3,
126
            Yr_4 => Yr_out_4, Yi_4 => Yi_out_4,
            Yr_5 => Yr_out_5, Yi_5 => Yi_out_5,
             Yr_6 => Yr_out_6, Yi_6 => Yi_out_6,
120
            Yr_7 => Yr_out_7, Yi_7 => Yi_out_7,
130
             Yr_8 => Yr_out_8, Yi_8 => Yi_out_8,
            Yr_9 => Yr_out_9, Yi_9 => Yi_out_9,
132
            Yr_10 => Yr_out_10, Yi_10 => Yi_out_10,
             Yr_11 => Yr_out_11, Yi_11 => Yi_out_11,
134
            Yr_12 => Yr_out_12, Yi_12 => Yi_out_12,
135
             Yr_13 => Yr_out_13, Yi_13 => Yi_out_13,
136
             Yr_14 => Yr_out_14, Yi_14 => Yi_out_14,
             Yr_15 => Yr_out_15, Yi_15 => Yi_out_15
138
         );
139
140
         -- process per la generazione del clock
141
         clk_process : process
142
143
         begin
             wait for 50 ns;
144
             clock <= not clock;</pre>
145
146
         end process clk_process;
147
         -- process per lettura da file e calcoli
148
149
         calc_process : process
             variable v_ILINE : line;
                                           -- riga file input
             variable v_OLINE : line;
                                           -- riga file output
             variable v_SPACE : character; -- carattere spazio
153
154
155
             variable v_Xr_in_0, v_Xi_in_0
                                            : sfixed(0 downto -23);
156
             variable v_Xr_in_1, v_Xi_in_1
                                             : sfixed(0 downto -23);
                                            : sfixed(0 downto -23);
             variable v_Xr_in_2, v_Xi_in_2
157
                                           : sfixed(0 downto -23);
158
             variable v_Xr_in_3, v_Xi_in_3
                                            : sfixed(0 downto -23);
            variable v_Xr_in_4, v_Xi_in_4
159
            variable v_Xr_in_5, v_Xi_in_5
                                            : sfixed(0 downto -23);
            variable v_Xr_in_6, v_Xi_in_6 : sfixed(0 downto -23);
161
            variable v_Xr_in_7, v_Xi_in_7 : sfixed(0 downto -23);
                                           : sfixed(0 downto -23);
163
            variable v_Xr_in_8, v_Xi_in_8
164
            variable v_Xr_in_9, v_Xi_in_9 : sfixed(0 downto -23);
            variable v_Xr_in_10, v_Xi_in_10 : sfixed(0 downto -23);
166
            variable v_Xr_in_11, v_Xi_in_11 : sfixed(0 downto -23);
167
             variable v_Xr_in_12, v_Xi_in_12 : sfixed(0 downto -23);
             variable v_Xr_in_13, v_Xi_in_13 : sfixed(0 downto -23);
168
169
             variable v_Xr_in_14, v_Xi_in_14 : sfixed(0 downto -23);
             variable v_Xr_in_15, v_Xi_in_15 : sfixed(0 downto -23);
170
171
172
         begin
```

```
-- Apro file di I/O
173
             file_open(file_INPUT, "input_data_fft.txt", read_mode);
174
175
             -- Reset macchina
176
             reset <= '1';
177
             wait for 2 ns;
178
             reset <= '0';
179
180
             while not endfile(file_INPUT) loop
181
182
183
                 -- Leggo da file di input
184
                readline(file_INPUT, v_ILINE);
                 read(v_ILINE, v_Xr_in_0); -- get first input
185
186
                 read(v_ILINE, v_SPACE); -- read in the space character
                 read(v_ILINE, v_Xi_in_0); -- get second input
187
                 readline(file_INPUT, v_ILINE);
                 read(v_ILINE, v_Xr_in_1); -- get first input
                 read(v_ILINE, v_SPACE); -- read in the space character
                 read(v_ILINE, v_Xi_in_1); -- get second input
192
                 readline(file_INPUT, v_ILINE);
194
                 read(v_ILINE, v_Xr_in_2); -- get first input
                 read(v_ILINE, v_SPACE); -- read in the space character
196
                 read(v_ILINE, v_Xi_in_2); -- get second input
197
198
                 readline(file_INPUT, v_ILINE);
199
                 read(v_ILINE, v_Xr_in_3); -- get first input
                 read(v_ILINE, v_SPACE); -- read in the space character
                 read(v_ILINE, v_Xi_in_3); -- get second input
203
                 readline(file_INPUT, v_ILINE);
205
                 read(v_ILINE, v_Xr_in_4); -- get first input
                 read(v_ILINE, v_SPACE); -- read in the space character
206
                read(v_ILINE, v_Xi_in_4); -- get second input
                 readline(file_INPUT, v_ILINE);
                 read(v_ILINE, v_Xr_in_5); -- get first input
                 read(v_ILINE, v_SPACE); -- read in the space character
211
                 read(v_ILINE, v_Xi_in_5); -- get second input
213
214
                 readline(file_INPUT, v_ILINE);
215
                 read(v_ILINE, v_Xr_in_6); -- get first input
                 read(v_ILINE, v_SPACE); -- read in the space character
216
                 read(v_ILINE, v_Xi_in_6); -- get second input
217
218
                 readline(file_INPUT, v_ILINE);
219
                 read(v_ILINE, v_Xr_in_7); -- get first input
                 read(v_ILINE, v_SPACE); -- read in the space character
221
                 read(v_ILINE, v_Xi_in_7); -- get second input
                 readline(file_INPUT, v_ILINE);
224
                 read(v_ILINE, v_Xr_in_8); -- get first input
226
                 read(v_ILINE, v_SPACE); -- read in the space character
                 read(v_ILINE, v_Xi_in_8); -- get second input
                 readline(file_INPUT, v_ILINE);
                 read(v_ILINE, v_Xr_in_9); -- get first input
230
                 read(v_ILINE, v_SPACE); -- read in the space character
231
```

```
read(v_ILINE, v_Xi_in_9); -- get second input
                 readline(file_INPUT, v_ILINE);
234
                  read(v_ILINE, v_Xr_in_10); -- get first input
                  read(v_ILINE, v_SPACE); -- read in the space character
236
                 read(v_ILINE, v_Xi_in_10); -- get second input
238
                 readline(file_INPUT, v_ILINE);
239
                 read(v_ILINE, v_Xr_in_11); -- get first input
240
                 read(v_ILINE, v_SPACE); -- read in the space character
241
                 read(v_ILINE, v_Xi_in_11); -- get second input
242
243
                 readline(file_INPUT, v_ILINE);
244
                 read(v_ILINE, v_Xr_in_12); -- get first input
245
                 read(v_ILINE, v_SPACE); -- read in the space character
                 read(v_ILINE, v_Xi_in_12); -- get second input
247
                 readline(file_INPUT, v_ILINE);
249
                  read(v_ILINE, v_Xr_in_13); -- get first input
250
                  read(v_ILINE, v_SPACE); -- read in the space character
251
                  read(v_ILINE, v_Xi_in_13); -- get second input
252
                  readline(file_INPUT, v_ILINE);
254
                 read(v_ILINE, v_Xr_in_14); -- get first input
                  read(v_ILINE, v_SPACE); -- read in the space character
256
                 read(v_ILINE, v_Xi_in_14); -- get second input
257
258
                 readline(file_INPUT, v_ILINE);
260
                 read(v_ILINE, v_Xr_in_15); -- get first input
                 read(v_ILINE, v_SPACE); -- read in the space character
261
262
                 read(v_ILINE, v_Xi_in_15); -- get second input
263
                  -- Passo le variabili ai corrispondenti segnali per poterle usare nei
264
                  calcoli
                 %r_in_0 <= v_Xr_in_0;</pre>
                 Xi_in_0 <= v_Xi_in_0;</pre>
                 Xr_in_1 <= v_Xr_in_1;</pre>
267
268
                 Xi_in_1 <= v_Xi_in_1;</pre>
269
                 Xr_in_2 <= v_Xr_in_2;</pre>
                  Xi_in_2 <= v_Xi_in_2;</pre>
                  Xr_in_3 <= v_Xr_in_3;</pre>
271
                  Xi_in_3 <= v_Xi_in_3;</pre>
272
                  Xr_in_4 <= v_Xr_in_4;</pre>
273
                 Xi_in_4 <= v_Xi_in_4;</pre>
274
                 Xr_in_5 <= v_Xr_in_5;</pre>
275
                 Xi_in_5 <= v_Xi_in_5;</pre>
276
                 Xr_in_6 <= v_Xr_in_6;</pre>
277
                 Xi_in_6 <= v_Xi_in_6;</pre>
278
                 Xr_in_7 <= v_Xr_in_7;</pre>
279
                 Xi_in_7 <= v_Xi_in_7;</pre>
                 Xr_in_8 <= v_Xr_in_8;</pre>
                 Xi_in_8 <= v_Xi_in_8;</pre>
283
                 Xr_in_9 <= v_Xr_in_9;</pre>
284
                 Xi_in_9 <= v_Xi_in_9;</pre>
285
                 Xr_in_10 <= v_Xr_in_10;</pre>
                 Xi_in_10 <= v_Xi_in_10;</pre>
                 Xr_in_11 <= v_Xr_in_11;</pre>
                 Xi_in_11 <= v_Xi_in_11;</pre>
289
                  Xr_in_12 <= v_Xr_in_12;</pre>
```

```
Xi_in_12 <= v_Xi_in_12;</pre>
290
                  Xr_in_13 <= v_Xr_in_13;</pre>
291
                 Xi_in_13 <= v_Xi_in_13;</pre>
292
                 Xr_in_14 <= v_Xr_in_14;</pre>
293
                 Xi_in_14 <= v_Xi_in_14;</pre>
294
                 Xr_in_15 <= v_Xr_in_15;</pre>
295
                 Xi_in_15 <= v_Xi_in_15;</pre>
296
297
298
                  -- Faccio partire il processore
                 wait for 100 ns;
299
                 start <= '1';
300
                 wait for 100 ns;
301
                start <= '0';
302
                 wait for 7000 ns;
303
304
            end loop;
305
306
307
              -- Closing In/Out files
308
              file_close(file_INPUT);
309
310
          end process;
311
312 end behavioral;
```