

# DIPARTIMENTO DI ELETTRONICA E TELECOMUNICAZIONI Corso di Laurea Magistrale in Ingegneria Elettronica

# Sistemi Digitali Integrati LABORATORIO 3

Progettazione di un calcolatore CRC

Prof. Massimo Ruo Roch

Laboratorio LED3

Author: Bricco Letizia (s328719)

# Indice

1	Intro	troduzione L Richiami matematici sull'implementazione del CRC									
2	Indiv	viduazione dello standard corretto									
3	Desc 3.1 3.2 3.3	3.2 Connessioni I/O									
4	<b>Test</b> 4.1 4.2										
Α	Exec	ution Unit 1	3								
В	Con	ontrol Unit									
С	Tim	ning diagram 18									
D Descrizione dell'hardware											
	D.1	Component slave SPI	١9								
			L9								
		,	L9								
			20								
	D 0	· · · · · · · · · · · · · · · · · · ·	21								
	D.2	·	21 21								
		' '	21 22								
		_	23								
			24								
		·	24								
	D.3	·	25								
		D.3.1 Registro con reset ed enable	25								
		D.3.2 Registro SIPO	25								
		D.3.3 Registro PISO	26								
	D.4		27								
			27								
		<u> </u>	35								
			37								
		D.4.4 Top level	14								

Ε	Test		47			
	E.1	Testbench a scopo di <i>debug</i>	47			
	E.2 Testbench con I/O da file					
	E.3	Automatizzazione della simulazione con C++	56			
		E.3.1 Classe Tools	56			
		E.3.2 Classe Converter	57			
		E.3.3 Classe Simulation	58			
		E.3.4 Main	61			
	E.4	Test su VirtLab	64			

#### Sommario

L'obiettivo del progetto è implementare in hardware e testare un blocco in grado di calcolare il CRC (*Cyclic Redundancy Check*) di uno stream di dati organizzato in parole di 16 bit.

Il circuito è stato realizzato rispettando rigorose specifiche di progetto, che impongono di avvalersi dello standard CRC-16-CCITT e di processare i 16 bit di ciascuna parola a partire dall'MSB, ricercando negli archivi online la documentazione necessaria.

Le connessioni I/O del blocco comunicano con un'interfaccia a registri che, a sua volta, è collegata allo slave SPI precedentemente progettato. Opportune operazioni di scrittura e lettura nei registri consentono di inviare al *processing element* le parole su cui effettuare il calcolo del CRC e di ricevere il risultato generato.

La control unit della IP è stata progettata come una macchina a stati di Moore: in tal modo, il timing dei controlli risulta deterministico in quanto dipende unicamente dal clock di sistema.

La descrizione dell'architettura è stata implementata in VHDL in maniera gerarchica e il corretto comportamento è stato verificato sia mediante *testbench* sia su piattaforma fisica.

La simulazione è stata condotta utilizzando l'ambiente di sviluppo basato su Quartus-ModelSim e, per testare il blocco in maniera il più possibile completa, è stata automatizzata mediante uno script in linguaggio C++.

Per il test fisico, invece, ci si è avvalsi della scheda VirtLAB e, in particolare, il micro-controllore master STM32L496 è stato utilizzato come master SPI per la trasmissione e la ricezione dei dati.

#### 1 Introduzione

Il controllo di ridondanza ciclico o *Cyclic Redundancy Check* (CRC) è un metodo per la generazione di una stringa di controllo a partire da uno stream di dati di lunghezza arbitraria, utilizzato per individuare eventuali errori nella trasmissione di un messaggio su una linea. È di particolare utilità quando si ha a che fare con linee particolarmente rumorose poiché aiuta a comprendere se l'informazione è stata corrotta.

La sua implementazione si basa sui principi dell'aritmetica modulare; in virtù delle proprietà matematiche delle divisioni con resto, il cui risultato si ripete ciclicamente con una ciclicità pari al valore del divisore, non è affidabile per verificare la completa correttezza dei dati trasmessi.

#### 1.1 Richiami matematici sull'implementazione del CRC

Si consideri una parola B codificata su n bit,  $n \in \mathbb{N} \setminus \{0\}$ ; secondo l'algebra dei campi finiti, essa può essere associata ad un polinomio di grado n-1, che denotiamo con  $x \mapsto b(x)$ , appartenente al campo di Galois<sup>1</sup>  $\mathcal{G}(2^n)$ .

Si definisca, inoltre, un polinomio binario detto **polinomio generatore**  $x \mapsto g(x) \in \mathcal{G}\left(2^{m+1}\right)$ ,  $m \in \mathbb{N} \setminus \{0\}$ ; secondo lo standard CRC-16-CCITT, ad esempio, tale polinomio è

$$g(x) = x^{16} + x^{12} + x^5 + 1 \equiv (1000100000100001)_2 = (11021)_{16} \in \mathcal{G}(2^{17}). \tag{1.1}$$

Il codice CRC del numero B è dato dal resto della divisione

$$q(x) = \frac{x^m b(x)}{g(x)},\tag{1.2}$$

<sup>&</sup>lt;sup>1</sup>In algebra, si definisce campo di Galois, o campo binario, di ordine  $2^n$ , e lo si denota con  $\mathcal{G}(2^n)$ , l'insieme dei polinomi binari di grado (n-1). Ogni polinomio  $p \in \mathcal{G}(2^n)$  è equivalente a una stringa di n bit in cui l'i-esimo bit rappresenta il coefficiente del polinomio nella stessa posizione.

In altre parole, si tratta del polinomio  $x \mapsto c(x) \in \mathcal{G}(2^m)$  tale che

$$x^{m}b(x) = g(x)q(x) + c(x).$$
 (1.3)

L'utilità dell'algoritmo risiede nella possibilità di utilizzare il CRC calcolato per controllare la correttezza del dato inviato su una linea. Supponiamo di trasmettere il messaggio

$$m(x) = x^m b(x) - c(x) \equiv g(x)q(x), \tag{1.4}$$

dove l'uguaglianza dell'ultimo passaggio è una conseguenza immediata dell'Equazione (1.3).

Osservando l'equazione appena scritta, è semplice notare che condizione necessaria (ma non sufficiente) affinché il messaggio sia corretto è che il resto della divisione dello stesso per il polinomio generatore non produca resto. È, tuttavia, possibile che errori di trasmissione nulli generino un messaggio errato che ha comunque resto nullo. La probabilità di tale evento è tanto più bassa quanto più è alto il grado del polinomio.

L'aritmetica utilizzata per la computazione del CRC prevede di effettuare calcoli con numeri binari senza tenere conto dei riporti: questo implica che l'addizione e la sottrazione modulo 2 sono entrambe equivalenti ad un *bitwise xor*:

Α	В	A + B	A-B	$(A+B) \mod 2$	$(A-B) \mod 2$	$A \oplus B$
0	0	0	0	0	0	0
0	1	1	-1	1	1	1
1	0	1	1	1	1	1
1	1	0	0	0	0	0

Analogamente, moltiplicazioni e divisioni possono essere implementate dapprima con uno *shift left* di un numero di bit pari alla lunghezza del divisore, e poi mettendo il risultato dello shift in *bitwise xor* con il divisore stesso.

Con queste premesse, è possibile scrivere lo pseudocodice dell'algoritmo utilizzando come riferimento lo standard CRC-16-CCITT adottato nel progetto:

## 2 Individuazione dello standard corretto

Parte integrante del progetto è rappresentata dall'individuazione delle informazioni sullo standard da utilizzare per il calcolo del CRC. In particolare, le specifiche impongono di

- 1. utilizzare l'algoritmo CRC-16-CCITT;
- 2. utilizzare i bit del messaggio a partire dal MSB.

La sigla CCITT è l'acronimo di *Consultative Committee International on Telephones* and *Telegraphy*: si tratta di un'organizzazione fondata a Parigi nel 1865 per la gestione delle reti di telecomunicazioni che, proprio in quegli anni, stavano vedendo la luce.

Dal 1947, la CCITT è diventata l'agenzia specializzata dell'ONU per le tegnologie ICT con il nome di ITU (*International Telecommunication Union*) [2]; ad oggi, l'organizzazione conta 193 Stati membri e si occupa, tra le altre cose, di mettere a punto gli standard tecnici per l'utilizzo e lo sviluppo di tecnologie nel mondo delle telecomunicazioni.

Nonostante l'esistenza di questo comitato regolatore, sul sito [5] in letteratura e nel mondo dell'industria esistono moltissime versioni dell'algoritmo per il calcolo del CRC, come testimonia il catalogo visualizzabile al link [3]. I vari metodi, differiscono, principalmente, per:

- il grado e il valore del polinomio generatore;
- il valore di inizializzazione del calcolatore di CRC;
- l'ordine di utilizzo dei bit del messaggio (MSB first o LSB first);
- la riflessione dell'uscita del calcolatore di CRC (reflected o unreflected implementations);
- la riflessione del polinomio generatore (reversed poly).

Sulla base della documentazione letta e riportata in fondo a questo documento, l'implementazione scelta è CRC-16-CCITT/XMODEM, caratterizzata dei seguenti parametri:

- 1. Polinomio generatore: poly = 0x1021;
- 2. Ampiezza polinomio generatore (troncato): 16 bit;
- 3. Valore di inizializzazione: init =  $0 \times 0000$ ;
- 4. Riflessione del messaggio prima dell'implementazione: refin = false (algoritmo MSB-first);
- 5. Riflessione del risultato: refin = false (unreflected implementation).

La scelta effettuata risulta coerente con le specifiche di progetto in virtù di quanto letto nella descrizione degli algoritmi elencati nel catalogo [3]. In particolare:

- Alla voce dell'algoritmo CRC-16/IBM-3740, anche noto come CRC-16-CCITT/FALSE, viene sottolineato che tale algoritmo è spesso erroneamente identificato con lo standard CRC-16-CCITT;
- Al contrario, la sigla CRC-16-CCITT si riferisce, tipicamente, alla versione LSB-first della ITU-T Recommendation V.41 [4], implementata dall'algoritmo CRC-16-CCITT/KERMIT; l'algoritmo CRC-16-CCITT/XMODEM, invece, è la sua "MSB counterpart", i.e., si tratta dello stesso algoritmo implementato senza riflessione del messaggio di ingresso.

## 3 Descrizione generale e funzionale

## 3.1 Specifiche e protocollo

Le specifiche di progetto imposte per la trasmissione dei dati al processing element e la ricezione dei risultati prodotti dallo stesso sono le seguenti:




Figura 3.1: CRC calculator

- Le connessioni I/O del calcolatore di CRC devono essere collegate ad un'opportuna interfaccia a registri, in grado di interagire sia con il PE sia con lo slave SPI precedentemente progettato;
- L'indirizzo 0 dell'interfaccia a registri identifica il **Data In Register**: lo slave SPI scrive al suo interno le parole di 16 bit da utilizzare per il calcolo del CRC, mentre il processing element preleva i dati in esso contenuti per poi procedere alla loro elaborazione;
- L'indirizzo 1 dell'interfaccia a registri identifica il CRC Out Register: il calcolatore di CRC scrive al suo interno il valore corrente del CRC, mentre lo slave SPI legge il suo contenuto per inviare il risultato al master;
- L'indirizzo 2 dell'interfaccia a registri identifica il Control Register: se lo slave SPI scrive un '1' nel LSB, il calcolatore di CRC viene resettato, i.e., il valore del CRC viene riportato al valore di inizializzazione (0);
- L'indirizzo 3 dell'interfaccia a registri identifica lo Status register: se il calcolatore di CRC scrive 1 nel LSB, significa che ha terminato il processing di un dato ed è pronto a ricevere una nuova parola di 16 bit (stato free); viceversa, se scrive uno '0', significa che è impegnata nello svolgimento del calcolo (stato busy).

Il protocollo adottato impone importanti vincoli sulla struttura dell'interfaccia a registri e sulle operazioni effettuabili su di essa. Per una descrizione più dettagliata, si rimanda al paragrafo 4.

## 3.2 Connessioni I/O

Lo schema delle porte di ingresso e di uscita della IP progettata, con i relativi parallelismi, è riportato in Figura 3.1. I segnali utilizzati sono i seguenti:

- CK (porta di ingresso, parallelismo 1 bit): clock di sistema; gli ingressi di tutti gli elementi sequenziali presenti nel circuito sono positive edge triggered, i.e., sono sensibili al fronte di salita di CK;
- RST (porta di ingresso, parallelismo 1 bit): segnale di reset asincrono che effettua il reset completo del calcolatore di CRC, riportando ai valori di inizializzzazione il contenuto dei registri agli indirizzi 1, 2 e 3 dell'interfaccia;
- START (porta di ingresso, parallelismo 1 bit): segnale utilizzato per far partire il processing element; viene automaticamente generato nell'interfaccia a registri ogni volta che lo slave SPI completa una transazione di scrittura all'indirizzo 0;

- **DIN** (porta di ingresso, parallelismo 16 bit): bus dati utilizzato per la ricezione delle parole su cui calcolare il CRC dall'indirizzo 0 dell'interfaccia a registri;
- DOUT (porta di uscita, parallelismo 16 bit): bus dati utilizzato per inviare all'indirizzo 1 dell'interfaccia a registri il risultato corrente del calcolo del CRC;
- CTRL (porta di ingresso, parallelismo 1 bit): linea utilizzata per la ricezione del segnale di reset del calcolatore di CRC dall'indirizzo 2 dell'interfaccia a registri;
- CTRL\_OUT (porta di uscita, parallelismo 1 bit): linea utilizzata per scrivere uno '0' nel LSB dell'indirizzo 2 dell'interfaccia a registri;
- STATUS (porta di uscita, parallelismo 1 bit): linea utilizzata per inviare all'indirizzo 3 dell'interfaccia a registri lo stato del calcolatore di CRC ('1' se free, '0' se busy);
- WR\_DOUT (porta di uscita, parallelismo 1 bit): segnale che abilita la scrittura nel CRC Out Register (indirizzo 1 dell'interfaccia a registri);
- WR\_CTRL (porta di uscita, parallelismo 1 bit): segnale che abilita la scrittura nel Control Register (indirizzo 2 dell'interfaccia a registri);
- WR\_STATUS (porta di uscita, parallelismo 1 bit): segnale che abilita la scrittura nello Status Register (indirizzo 3 dell'interfaccia a registri).

## 3.3 Progettazione di Execution Unit e Control Unit

L'architettura del calcolatore di CRC progettato è mostrata in Figura A.4 (Appendice A), mentre la struttura della control unit può essere osservata nelle Figure B.1 e B.2 (Appendice B).

Come è possibile osservare, la topologia del datapath è piuttosto semplice ed è stata derivata tenendo conto del fatto che le specifiche richiedono di progettare un blocco in grado di calcolare il CRC di una sequenza arbitraria di parole di 16 bit.


Sappiamo che, per calcolare il CRC correttamente, è necessario appendere in coda al messaggio un numero di zeri pari al grado del generatore, in questo caso 16; quando il calcolatore riceve un dato dal Data In Register, tuttavia, non può sapere se la parola in esame è o meno l'ultima del messaggio da codificare.

Per ogni dato processato, pertanto, è necessario prevedere la possibilità di mantenere in memoria due valori:

- Il CRC parziale, ottenuto senza appendere gli zeri in coda all'ultima parola ricevuta, da utilizzare nel caso in cui venga scritta una nuova parola nel Data In Register;
- il CRC finale, ottenuto appendendo gli zeri in coda all'ultima parola ricevuta, da inviare al CRC Out Register affinché lo slave SPI possa leggerlo e trasmetterlo al master.

#### 3.3.1 Execution Unit

Sulla base delle considerazioni del paragrafo precedente, è ora possibile analizzare nel dettaglio l'architettura. Il nucleo del calcolatore CRC è un particolare registro a scorrimento che prende il nome di **Linear Feedback Shift Registers** (LFSR). Si tratta di un modulo costituito da un numero di D-flip-flop pari al grado del polinomio generatore, con porte XOR poste davanti ai flip-flop corrispondenti ai coefficienti non nulli del polinomio stesso (0, 5, 12 nel caso del CRC-16-CCITT).



**Figura 3.2:** LFSR per il calcolo del CRC-16-CCITT secondo la ITU-T Recommendation V.41 ([4], Figura I-1/V.41, pag. 9).

I dati vengono inviati serialmente da sinistra, i.e., il MSB corrisponde al D-flip-flop situato più a destra; tutti i flip-flop sono inoltre inizializzati a zero, i.e., il valore del CRC subito dopo il reset è zero.

L'implementazione messa a punto dalla ITU-T Recommendation V.41 è osservabile in Figura 3.2, mentre la rappresentazione del blocco utilizzato all'interno della IP progettata è riportata in Figura A.3 (Appendice A).

Per quanto riguarda gli altri blocchi del datapath, è importante sottolineare quanto segue:

- L'ingresso del LFSR è seriale, ma il dato arriva sottoforma di una stringa di 16 bit; pertanto, prima di calcolarne il CRC è necessario serializzarlo mediante il PISO PISO\_DIN;
- Il PISO non è collegato dirattamente a DIN, bensì all'uscita di un multiplexer a due vie, il cui segnale di selezione è s\_DIN (2 bit):
  - 1. Se s\_DIN = 0, la parola inviata a PISO\_DIN è il CRC parziale CRC\_PRTL calcolato con i dati precedenti, senza appendere gli zeri in coda;
  - 2. Se s\_DIN = 1, la parola inviata a PISO\_DIN è il dato DIN ricevuto dal Data In Register dell'interfaccia a registri;
  - 3. Se s\_DIN = 2, la parola inviata a PISO\_DIN è la stringa di 16 zeri da appendere in coda al CRC parziale per ottenere il valore corretto, da inviare al CRC Out Register.
- L'uscita del LFSR è collegata all'ingresso di due registri, REG\_PARTIAL e REG\_FINAL, in cui vengono caricati, rispettivamente, il CRC parziale (CRC\_PRTL, no zeri in coda) e il CRC finale (CRC\_FNL, zeri in coda): il primo verrà usato per il processing di un eventuale nuovo dato, mentre il secondo viene inviato al CRC Out Register;
- L'uscita di REG\_FINAL è uno dei due ingressi di un multiplexer a due vie denotato con MUX\_DOUT, con segnale di selezione s\_DOUT, che sceglie il valore da inviare al CRC Out Register:
  - 1. Se s\_DIN = 0, il dato inviato sulla linea DOUT è una stringa di 16 zeri; questo avviene solo in fase di reset della macchina;
  - 2. Se s DIN = 1, il dato inviato sulla linea DOUT è CRC FNL;
  - L'architettura comprende anche un contatore a 4 bit, COUNT\_16, che viene incrementato di 1 ad ogni colpo di CK per effettuare il numero di shift corretti nel LFSR.

#### 3.3.2 Control Unit

Per quanto riguarda la struttura dell'unità di controllo, è importante sottolineare quanto segue:

- È previsto uno stato di reset complessivo della macchina, durante il quale vengono resettati
  - 1. il CRC Out Register (DOUT = 0);
  - 2. il Control Register, grazie all'invio del segnale CTRL\_OUT = '0' da parte del calcolatore di CRC;
  - 3. lo Status Register (STATUS = '1');
  - 4. il LFSR, che viene riportato al valore di inizializzazione previsto dallo standard adottato (CRC = 0);
  - 5. i registri REG PARTIAL e REG FINAL;
  - 6. il contatore.

Dopo lo stato di reset, il calcolatore entra in uno stato di IDLE, in cui i valori di tutti i segnali sono uguali a quelli di default.

- Esistono altri due stati in cui il calcolatore viene parzialmente resettato:
  - EXTERNAL\_RESET: si entra in tale stato quando lo slave SPI scrive un '1' nel Control Register (CTRL = '1'); prevede di resettare il CRC Out Register, il LFSR, REG\_PARTIAL e REG\_FINAL; successivamente si entra nello stato di IDLE\_RESET, durante il quale il Control Register viene resettato per evitare che la macchina si resetti una seconda volta;
  - 2. INTERNAL\_RESET: è uno stato di reset interno preliminare allo svolgimento dei calcoli, previsto tutte le volte che il calcolatore riceve un nuovo START e CTRL = '0'; prevede di resettare soltanto il LFSR, che viene riportato al valore di inizializzazione; il motivo della presenza di tale stato sarà più chiaro dopo la descrizione del resto della macchina a stati.
- La macchina è sensibile al reset esterno solo quando si trova nello stato di IDLE; se l'SPI scrive un '1' nel Control Register quando il calcolatore di CRC si trova in un altro stato, il segnale non verrà rilevato fino a quando la macchina non tornerà nello stato di IDLE;
- Subito dopo la ricezione dello START, si entra in un gruppo di stati, colorati in giallo nella ASM chart, durante i quali il CRC parziale del ciclo precedente viene caricato in PISO\_DIN; si noti che tale operazione è inutile se la macchina è appena stata resettata perché CRC\_PRTL = 0; tuttavia, siccome  $f_{sck} \ll f_{ck}$  e l'operazione richiede, nel complesso, circa 50 colpi di CK, il costo in termini di tempo risulta del tutto irrisorio; in questa fase, lo stato del calcolatore di CRC è ancora free (STATUS = '1');
- Dopo il caricamento di CRC\_PRTL, sono presenti due gruppi di stati, colorati in verde e azzurro nell'ASM chart, in cui avviene il caricamento dapprima di DIN, e poi dei 16 zeri, nel LFSR. Nello stato LOAD\_DIN lo stato del calcolatore diventa busy, mentre in LOAD\_FINALE ritorna free; l'uscita del LFSR viene caricata
  - 1. in REG PRTL al termine del caricamento di DIN (stato LOAD CRC DIN);
  - 2. in REG FNL al termine dell'append degli zeri (stato LOAD CRC FINALE).

- Infine, è previsto uno stato di DONE, durante il quale il CRC Out Register viene aggiornato con il valore corrente del CRC.
- L'inizio e la fine delle operazioni sono gestite mediante un semplice protocollo di handshaking tra i segnali di START e STATUS: infatti, una volta terminato il processing del dato, si resta nello stato di DONE finché START = 0.

## 4 Test del funzionamento

La descrizione in VHDL dell'IP e dei *component* necessari a realizzarla è riportata nell'appendice D.

Per testare il funzionamento del blocco, è stata creata una top entity (si veda l'appendice D.4.4) all'interno della quale le porte dello slave SPI e del calcolatore di CRC vengono opportunamente collegate a un'interfaccia a registri.

Tale blocco, denotato con il label REGISTER\_INTERFACE, è dotato delle seguenti connessioni I/O:

- D (porta di ingresso, parallelismo 16 bit): bus dati usato durante le operazioni di scrittura per la memorizzazione di un dato inviato dallo slave SPI; va collegato alla porta DIN dell'SPI;
- Q (porta di uscita, parallelismo 16 bit): bus dati usato durante le operazioni di lettura per inviare il dato richiesto dallo slave SPI; va collegato alla porta DOUT dell'SPI;
- ADDR (porta di ingresso, numero intero codificabile su 8 bit): indirizzo della cella da scrivere o leggere; la conversione tra integer e std\_logic\_vector va effettuata nella top level mediante la definizione di un opportuno segnale;
- WR (porta di ingresso, parallelismo 1 bit): linea seriale su cui lo slave SPI invia l'impulso di scrittura; va collegato alla porta WR dell'SPI;
- RD (porta di ingresso, parallelismo 1 bit): linea seriale su cui lo slave SPI invia l'impulso di lettura; va collegato alla porta RD dell'SPI.
- START (porta di uscita, parallelismo 1 bit): impulso di un colpo di clock generato quando l'SPI scrive un dato all'indirizzo 0 dell'interfaccia; va collegato alla porta START del calcolatore di CRC;
- Q\_DIN (porta di uscita, parallelismo 16 bit): bus dati utilizzato per inviare alla porta DIN del calcolatore di CRC il dato da processare, contenuto nel Data In Register;
- D\_DOUT (porta di ingresso, parallelismo 16 bit): bus dati utilizzato dal calcolatore per inviare al CRC Out register il valore corrente del CRC mediante la porta DOUT;
- EN\_DOUT (porta di ingresso, parallelismo 1 bit): linea seriale che, quando asserita, abilita la scrittura nel CRC Out Register da parte del calcolatore;
- D\_CTRL (porta di ingresso, parallelismo 16 bit): bus dati utilizzato dal calcolatore per inviare un dato al Control Register durante lo stato di reset (per maggiori dettagli su questo punto, si vedano le descrizioni della Execution Unit e della Control Unit);
- EN\_CTRL (porta di ingresso, parallelismo 1 bit): linea seriale che, quando asserita, abilita la scrittura nel Control Register da parte del calcolatore;

- Q\_CTRL (porta di uscita, parallelismo 16 bit): bus dati utilizzato per inviare alla porta CTRL del calcolatore di CRC il segnale di reset esterno, contenuto nel Control Register;
- D\_STATUS (porta di ingresso, parallelismo 16 bit): bus dati utilizzato dal calcolatore per inviare allo Status Register lo stato della macchina (busy o free);
- EN\_STATUS (porta di ingresso, parallelismo 1 bit): linea seriale che, quando asserita, abilita la scrittura nello Status Register da parte del calcolatore.

## 4.1 Simulazione ModelSim automatizzata con C++

Le simulazioni sono state condotte in due step successivi mediante il software ModelSim:

- 1. Preliminarmente, è stata scritta una semplice testbench a scopo di *debug* (Appendice E.1); in tal modo, è possibile verificare "ad occhio" che il comportamento della IP sia corretto;
- 2. Una volta conclusa la prima fase della simulazione, il processo di simulazione è stato automatizzato mediante uno script in C++ basato sui principi della programmazione ad oggetti e una testbench con I/O da file (Appendici E.2 e E.3).

Non essendo presenti particolari limitazioni sulla dinamica dei dati da scrivere/leggere, ad eccezione del parallelismo di 16 bit, la simulazione automatizzata consiste nella generazione casuale di 100 numeri compresi tra 0 e 65535, ognuno dei quali viene scritto nel Data In Register e inviato all'IP progettata per il calcolo del CRC.

Per testare le funzionalità della macchina in maniera il più possibile completa, la simulazione è suddivisa in due parti:

**Prima parte.** Dopo ogni transazione di scrittura nel Data In Register, lo slave SPI scrive un '1' nel Control Register per resettare il calcolatore. In questo modo, i valori calcolati corrispondono ai CRC delle *singole* parole lette dal Data In Register;

Seconda parte. Lo slave SPI non richiede il reset della macchina tra una transazione e l'altra; i valori calcolati, quindi, corrispondono al CRC ottenuto appendendo l'ultimo dato ricevuto a tutti quelli ricevuti precedentemente.

Per automatizzare la simulazione sono state scritte tre classi: **Tools**, per l'impostazione del polinomio generatore e il calcolo del CRC, **Converter**, per la conversione dei numeri tra decimale e binario, e **Simulation**, per eseguire la simulazione e controllare la correttezza dei risultati.

La classe Simulation è dotata dei seguenti metodi pubblici:

- Simulation::generateCommands, che genera un file all'interno del quale vengono scritti i comandi di scrittura per lo slave SPI;
- 2. Simulation::generateReference\_CRCsingle, per calcolare il CRC delle singole parole contenute nel file dei comandi generato con generateCommands;
- 3. Simulation::generateReference\_CRClong, per calcolare il CRC delle parole contenute nel file dei comandi, assumendo di appendere ogni nuovo dato a quelli già processati nelle iterazioni precedenti;
- 4. Simulation::run, per avviare la simulazione ModelSim da linea di comando mediante una chiamata del comando system, contenuto nella libreria cstdlib;

5. Simulation::report, per confrontare il file di output prodotto da ModelSim con quello di riferimento e stampare a video un feedback circa la correttezza o meno dei risultati; in caso di errori, vengono stampati i numeri delle righe del file dei comandi che hanno creato problemi.

L'esecuzione del programma di collaudo, in cui vengono richiamati tutti i metodi sopracitati, ha permesso di verificare la correttezza dei valori calcolati sia in modalità "single" (reset tra una parola e l'altra) sia in modalità "long".

#### 4.2 Test su piattaforma fisica

Una volta constatata la correttezza dei risultati prodotti dalla testbench, il funzionamento dell'IP è stato verificato mediante la scheda VirtLAB.

Innanzitutto, sul MCU user è stato caricato il file eseguibile virtlab-user-spi-tester.elf, già usato per il test dello slave SPI, che configura la porta USB utente come seriale virtuale.

A questo punto, dopo aver caricato sulla FPGA il file di configurazione prodotto dal sintetizzatore (fpga-user.rbf), è possibile effettuare delle transazioni di scrittura e lettura inviando opportuni comandi al MCU tramite seriale.

Come si può vedere dall'ouput dell'emulatore di terminale seriale, il corretto funzionamento è verificato: infatti, il CRC calcolato dal blocco hardware corrisponde a quello atteso in ognuno dei casi considerati.

```
**********
   VirtLAB SPI tester v1.0
>w001206
Writing 1206 to register 00
Reading from register 01: 05d7
>w002203
Writing 2203 to register 00
Reading from register 01: 1488
>w000303
Writing 0303 to register 00
Reading from register 01: ba07
>w003601
Writing 3601 to register 00
>r01
Reading from register 01: 3e33
>w020001
Writing 0001 to register 02
Reading from register 02: 0000
Reading from register 03: 0001
Reading from register 01: 0000
>w00aaaa
Writing aaaa to register 00
Reading from register 01: e615
```

## A Execution Unit




Figura A.1: Top level




Figura A.2: Interfaccia a registri




Figura A.3: Linear Feedback Shift Register




Figura A.4: Calcolatore di CRC

## **B** Control Unit






Figura B.1: ASM chart



**Figura B.2:** Control ASM chart: per ogni stato, sono riportati i segnali di controllo il cui valore differisce dal valore di default.

## C Timing diagram



(c) Caricamento del CRC nel Data Out Register e del reset indotto dall'esterno dal comando CTRL

## D Descrizione dell'hardware

## D.1 Component slave SPI

#### D.1.1 Rilevatore dei fronti di SCK

```
--* Rilevatore dei fronti di SCK con sovracampionamento
   --* Fronte di discesa = 1100
   --* Fronte di salite = 0011
5
   library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
9
11
   entity clock_edge is
    generic (N : integer := 4);
12
     port (
13
     sck
              : in std_logic;
14
      clk, en, rst : in std_logic;
15
      sck_lox : out std_logic;
16
                  : out std_logic
      sck_hix
17
    );
18
   end clock_edge;
19
21
   architecture structure of clock_edge is
    component SIPO is
23
     generic (N : integer);
24
     port (
25
       clk : in std_logic;
26
        rst : in std_logic;
27
28
        en : in std_logic;
        d
            : in std_logic;
20
30
        q
            : out std_logic_vector(N - 1 downto 0)
      );
31
32
     end component;
33
     signal edge : std_logic_vector(3 downto 0);
34
35
36
   begin
    REG_SCK : SIPO
    generic map(N => N)
38
    port map(clk => clk, rst => rst, en => en, d => sck, q => edge);
39
40
     SCK_LOx <= (edge(3) and edge(2)) and (not(edge(1)) and not(edge(0)));
41
     SCK_HIx <= (not(edge(3)) and not(edge(2))) and (edge(1) and edge(0));</pre>
42
43
   end structure;
```

#### D.1.2 Rilevatore del comando read/write

```
--* Lettura = 00100001
                   6
                 library ieee;
                use ieee.std_logic_1164.all;
   8
                use ieee.numeric_std.all;
  9
               entity command is
11
 12
                      port (
                               cmd : in std_logic_vector(7 downto 0);
13
                                w_en : out std_logic;
 14
                                r_en : out std_logic
 15
16
                      );
                 end command;
17
18
                 architecture structure of command is
10
21
                 begin
                         w_en \leftarrow (not(cmd(7))) and not(cmd(6)) and cmd(5) and not(cmd(4)) and not(cmd(3)) and
22
                           not(cmd(2)) and not(cmd(1))) and not(cmd(0));
                          r_en \le (not(cmd(7)) \text{ and } not(cmd(6)) \text{ and } cmd(5) \text{ and } not(cmd(4)) \text{ and } not(cmd(3)) \text{ and } not(
                           not(cmd(2)) and not(cmd(1))) and cmd(0);
                 end structure;
```

#### D.1.3 Contatore a 5 bit

```
--* Contatore che solleva un flag quando arriva a 7 (TC8), 15 (TC16) e 31 (TC32)
   3
   library ieee;
5
   use ieee.std_logic_1164.all;
6
   use ieee.numeric_std.all;
8
  entity counter is
9
    port (
     en, rst, clk : in std_logic;
     tc8, tc16, tc32 : out std_logic
12
    );
13
   end counter;
14
15
16
   architecture structure of counter is
17
    signal Q : unsigned(4 downto 0);
18
19
   begin
    process (clk, en, rst)
21
22
    begin
     if (rst = '1') then -- reset attivo alto
23
        Q <= (others => '0');
24
     elsif (clk'event and clk = '1') then -- fronte di salita del clock
25
       if (en = '1') then
26
         Q \leftarrow Q + 1;
27
       end if;
28
     end if;
29
    end process;
30
```

```
tc8 <= Q(0) and Q(1) and Q(2) and not(Q(3)) and not(Q(4)); --7=00111

tc16 <= Q(0) and Q(1) and Q(2) and Q(3) and not(Q(4)); --15=01111

tc32 <= Q(0) and Q(1) and Q(2) and Q(3) and Q(4); --31=11111

send structure;
```

## D.1.4 Multiplexer a due vie per l'alta impedenza

```
--* Multiplexer a due vie con ingressi e uscita su 1 bit
  --* s=0: l'uscita va in alta impedenza
   --* s=1: trasmettiamo in uscita il valore presente in ingresso
   6
  library ieee;
8
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
9
10
  entity mux_z is
12
   port (
     ingresso : in std_logic; --input
13
     s : in std_logic; --selettore
14
     uscita : out std_logic --output
15
   );
16
  end mux_z;
17
18
   architecture structure of mux_z is
19
20
21
   begin
   uscita <= 'Z' when s = '0' --alta impedenza (s=0)
22
23
      ingresso; --trasmissione dato (s=1)
24
25
26
   end structure;
```

## D.2 Component calcolatore di CRC

#### D.2.1 D flip-flop

```
2
  --* Flip-flop di tipo D con parallelismo unitario sia in ingresso sia in uscita
  3
  library ieee;
5
  use ieee.std_logic_1164.all;
6
  use ieee.numeric_std.all;
8
  entity dflipflop is
9
    port (
       clk, rst, en : in std_logic;
11
              : in std_logic;
12
              : out std_logic
13
    );
14
  end dflipflop;
15
16
```

```
architecture structure of dflipflop is
18
   begin
19
        process (clk, rst)
21
        begin
            -- reset attivo --> inizializzo Q a 0:
           if (rst = '1') then
               q <= '0';
24
            -- enable attivo sul fronte di salita del clock:
25
26
           elsif (clk'event and clk = '1') then
               if (en = '1') then
27
                    q \le d;
               end if;
29
            end if;
30
       end process;
31
32
33 end structure;
```

## D.2.2 Linear Feedback Shift Register

```
--* Linear Feedback Shift Register
   --* Utilizzato per calcolare il CRC con lo standard CRC-16-CCITT XMODEM
   5
   library ieee;
6
   use ieee.std_logic_1164.all;
7
   use ieee.numeric_std.all;
8
9
   entity lfsr_crc16ccitt is
10
      port (
11
          clk, rst, en : in std_logic;
12
               : in std_logic;
13
          {\tt msg}
                   : buffer std_logic_vector(15 downto 0)
14
         crc
15
   end lfsr_crc16ccitt;
16
17
   architecture structure of lfsr_crc16ccitt is
18
10
       signal xor0, xor5, xor12 : std_logic;
20
21
       signal q15, q4, q11
                          : std_logic;
22
      component dflipflop is
23
         port (
24
            clk, rst, en : in std_logic;
25
             d : in std_logic;
26
                       : out std_logic
27
          );
28
      end component;
30
31
   begin
32
      xor0 <= msg xor crc(15);</pre>
33
      xor5 <= crc(4) xor crc(15);</pre>
34
      xor12 <= crc(11) xor crc(15);</pre>
35
36
     FF_0 : dflipflop
37
```

```
38
        port map(clk => clk, rst => rst, en => en, d => xor0, q => crc(0));
39
        FF_1_4 : for ii in 1 to 4 generate
40
           FF_ii : dflipflop
41
            port map(clk => clk, rst => rst, en => en, d => crc(ii - 1), q => crc(ii));
42
        end generate;
43
44
        FF_5 : dflipflop
45
        port map(clk => clk, rst => rst, en => en, d => xor5, q => crc(5));
46
47
        FF_6_11 : for ii in 6 to 11 generate
48
            FF_ii : dflipflop
49
            port map(clk => clk, rst => rst, en => en, d => crc(ii - 1), q => crc(ii));
50
        end generate;
51
52
        FF_12 : dflipflop
       port map(clk => clk, rst => rst, en => en, d => xor12, q => crc(12));
54
55
      FF_13_15 : for ii in 13 to 15 generate
56
            FF_ii : dflipflop
57
            port map(clk => clk, rst => rst, en => en, d => crc(ii - 1), q => crc(ii));
58
        end generate;
59
60
61 end structure;
```

## D.2.3 Contatore generic

```
--* Contatore O to N con count enable e terminal count
   3
   library ieee;
5
   use ieee.std_logic_1164.all;
6
   use ieee.numeric_std.all;
8
   entity contatore is
9
    generic (N : integer := 16);
    port (
11
     clock : in std_logic;
12
     rst, en : in std_logic;
13
14
     TC : out std_logic;
      cnt
            : buffer integer range 0 to N + 1
15
16
    );
17
   end contatore;
18
   architecture structure of contatore is
19
21
     count_process : process (clock, rst)
22
23
    begin
      if (rst = '1') then -- rst asincrono
24
        cnt \le 0;
25
        TC <= '0';
26
      elsif (clock'event and clock = '1') then -- fronte di salita del clock
27
        if (en = '1') then
28
         TC <= '0';
29
         cnt <= cnt + 1;
30
```

```
if cnt = N then -- fine ciclo conta, riporto cnt a zero
31
32
           elsif cnt = N - 1 then -- alzo flag di terminal count
33
             TC <= '1';
           end if;
35
36
        end if;
      end if;
37
38
    end process count_process;
39
40 end structure;
```

#### D.2.4 Multiplexer a due vie

```
--* Multiplexer a due vie con ingressi e uscita su N bit
  --* s=0: out_mux = IN_0
  --* s=1: out_mux = IN_1
   library ieee;
8
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
9
  entity mux_n_bits2to1 is
   generic (N : integer := 16);
12
   port (
13
   IN_0, IN_1 : in std_logic_vector(N - 1 downto 0); -- input a N bit
14
     s : in std_logic;
                                           -- selettore a 1 bit
15
             : out std_logic_vector(N - 1 downto 0) -- output a N bit
16
     uscita
17
   );
18
  end mux_n_bits2to1;
19
  architecture structure of mux_n_bits2to1 is
20
21
  begin
   uscita <= IN_0 when s = '0' else
    IN_1;
23
  end structure;
24
```

#### D.2.5 Multiplexer a quattro vie

```
--* Multiplexer a quattro vie con ingressi e uscita a N bit
  --* s=00: out_mux = IN_0 (0)
3
  --* s=01: out_mux = IN_1 (1)
4
  --* s=10: out_mux = IN_2 (2)
5
  --* s=11: out_mux = IN_3 (3)
   library ieee;
9
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
11
12
entity mux_n_bits4to1 is
   generic (N : integer := 16);
14
15
     IN_0, IN_1, IN_2, IN_3 : in std_logic_vector(N - 1 downto 0); -- input a N bit
16
```

```
: in std_logic_vector(1 downto 0);
                                                                  -- selettore a 2 bit
17
                              : out std_logic_vector(N - 1 downto 0) -- output a N bit
18
       uscita
     );
19
   end mux_n_bits4to1;
21
   architecture structure of mux_n_bits4to1 is
   begin
    uscita <=
24
      IN_0 when s = "00" else --0
25
       IN_1 when s = "01" else --1
26
       IN_2 when s = "10" else --2
27
       IN_3;
end structure;
```

## D.3 Component condivisi da tutti i blocchi

#### D.3.1 Registro con reset ed enable

```
--* Registro con parallelismo di ingresso e uscita pari a N bit (generic)
  3
  library ieee;
  use ieee.std_logic_1164.all;
6
  use ieee.numeric_std.all;
8
  entity reg is
9
   generic (N : integer);
    port (
11
               : in std_logic_vector(N - 1 downto 0);
12
      clk, rst, en : in std_logic;
13
              : out std_logic_vector(N - 1 downto 0)
14
    );
15
16
   end reg;
17
  architecture structure of reg is
18
   begin
19
   process (clk, rst)
21
22
   begin
     if (rst = '1') then --reset asincrono
23
       q <= (others => '0');
24
     elsif (clk'event and clk = '1') then --fronte di salita del clock
25
      if (en = '1') then
26
        q <= d;
27
       end if;
     end if;
20
    end process;
30
31
32
   end structure;
```

#### D.3.2 Registro SIPO

```
4
   library ieee;
6 use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
8
   entity SIPO is
9
    generic (N : integer);
     port (
11
      clk : in std_logic;
12
      rst : in std_logic;
13
       en : in std_logic;
14
15
      d : in std_logic;
      q : out std_logic_vector(N - 1 downto 0)
16
     );
17
   end SIPO;
18
19
    architecture structure of SIPO is
21
     signal data : std_logic_vector(N - 1 downto 0);
22
23
    begin
24
25
     process (clk, rst)
26
     begin
27
      if (rst = '1') then -- reset attivo alto
        data <= (others => '0');
29
      elsif (clk'event and clk = '1') then -- fronte di salita del clock
30
        if en = '1' then
31
           data <= data(N - 2 downto 0) & d;</pre>
32
        end if;
33
      end if;
34
     end process;
35
36
37
     q <= data;
38
   end structure;
39
```

#### D.3.3 Registro PISO

```
--* PISO con parallelismo di ingresso pari a N bit (generic)
  3
5 library ieee;
6 use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
8
  entity PISO is
9
   generic (N : integer := 16);
   port (
11
     clk : in std_logic;
12
     se : in std_logic; -- shift enable
13
     rst : in std_logic;
14
     en : in std_logic; -- load enable
15
    d : in std_logic_vector(N - 1 downto 0);
16
     q : out std_logic
17
    );
18
```

```
end PISO;
   architecture structure of PISO is
21
22
     signal data : std_logic_vector(N - 1 downto 0);
23
24
   begin
25
     process (CLK, RST)
26
27
     begin
      if (RST = '1') then
28
                                                        -- reset attivo alto
        data <= (others => '0');
                                                      -- reset
20
         q <= 'Z';
                                                     -- uscita in alta impedenza
30
      elsif (clk'event and clk = '1') then
                                                       -- fronte di salita del clock
31
        if (EN = '1') then
                                                              -- load
32
           data <= d;
33
        elsif (EN = '0' and SE = '1') then
                                                             -- shift
34
                                  -- shift
<= data(15); -- mando fuori il MSB</pre>
35
           data(N - 1 downto 1) <= data(N - 2 downto 0); -- shifto di 1 bit verso sx
data(0) <= '0'; -- appendo uno zero a dx (Ls)</pre>
36
                                                            -- appendo uno zero a dx (LSB)
37
         end if;
38
      end if;
39
     end process;
40
41
   end structure;
```

#### D.4 Progetto completo

#### D.4.1 Slave SPI

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
3
   entity spi is
    port (
6
     CK, SCK : in std_logic;
                                          -- main clock e clock di sistema
     nSS : in std_logic;
8
                                          -- slave select (attivo basso)
            : in std_logic;
     RST
                                          -- reset (attivo alto)
9
     MOSI : in std_logic;
                                          -- Master Out Slave In
     MISO : out std_logic;
                                          -- Master In Slave Out
11
     RD, WR : out std_logic;
                                          -- segnali di controllo per memoria
     A : out std_logic_vector(7 downto 0); -- indirizzo di memoria
13
            : out std_logic_vector(15 downto 0); -- ingresso memoria (uscita per spi)
     DIN
14
      DOUT : in std_logic_vector(15 downto 0) -- uscita memoria (ingresso per spi)
15
    );
16
   end spi;
17
18
   architecture structure of spi is
19
20
     21
     --* Elenco degli stati
22
     __**********************************
23
24
25
    type state_type is (
     RESET, WAIT_nSS,
26
      -- trasmissione CMD su MOSI ------
27
```

```
28
      CMD_WAIT_HI, CMD_SCK_HI, CMD_SCK_LOx, CMD_SCK_LOy, CMD_SCK_LOz, CMD_CNT_UP, UP_CMD,
      UP_CMD_LOz, CMD_CNT_UP_TC,
      -- trasmissione ADD su MOSI ------
      ADD_SCK_HI, ADD_SCK_LOx, ADD_SCK_LOy, ADD_SCK_LOz, ADD_CNT_UP,
       -- trasmissione DIN su MOSI ------
31
      DIN_WAIT_HI, DIN_CNT_UP_TC, DIN_SCK_HI, DIN_SCK_LOx, DIN_SCK_LOy, DIN_SCK_LOz,
      DIN_CNT_UP,
       -- scrittura DIN in memoria ------
      UP_MEMx, UP_MEMy,
34
      -- trasmissione DOUT su MISO -----
35
      DOUT_SCK_HIX, DOUT_SCK_HIY, DOUT_SHIFT, DOUT_MUX, DOUT_LSB, DOUT_MSB, DONE
36
     );
37
38
     signal PS, NS: state_type; -- present state (PS) e next state (NS)
39
     40
     --* Definizione segnali interni (N.B. I SEGNALI DI CONTROLLO SONO TUTTI ATTIVI ALTI)
41
     42
43
     signal SE_CMD, RST_CMD_SR, RST_CMD, CMD_EN : std_logic; -- comando
44
     signal SE_ADD, RST_ADD_SR, RST_ADD, ADD_EN : std_logic; -- indirizzo
45
     signal SE_DIN, RST_DIN_SR, RST_DIN, DIN_EN : std_logic; -- dato in scrittura
46
     signal SE_DOUT, LD_DOUT, RST_DOUT_SR
                                     : std_logic; -- dato in lettura
47
     signal RST_CNT, CNT_EN, TC8, TC16, TC32 : std_logic; -- contatore
48
     signal SCK_LOx, SCK_HIx, EN_SCK_EDGE
                                      : std_logic; -- rilevatori dei fronti di
49
     SCK
     signal S_MISO
                                       : std_logic; -- selettore mux di uscita
50
51
    signal CMD_SR_OUT : std_logic_vector(7 downto 0);
52
    signal CMD_OUT : std_logic_vector(7 downto 0);
53
    signal R_EN, W_EN : std_logic;
54
    signal ADD_SR_OUT : std_logic_vector(7 downto 0);
55
    signal DIN_SR_OUT : std_logic_vector(15 downto 0);
56
57
    signal OUT_MUX : std_logic;
58
     59
60
     --* Dichiarazione component
     61
62
     -- registro con ingressi e uscite su N bit
63
64
    component reg is
65
      generic (N : integer);
66
      port (
67
       d
                  : in std_logic_vector(N - 1 downto 0);
       clk, rst, en : in std_logic;
            : out std_logic_vector(N - 1 downto 0)
69
     );
70
71
     end component;
     -- shift register SIPO con uscite su N bit
    component SIPO is
74
     generic (N : integer);
75
76
     port (
77
      clk : in std_logic;
78
       rst : in std_logic;
79
       en : in std_logic;
       d : in std_logic;
80
81
       q : out std_logic_vector(N - 1 downto 0)
82
      ):
83
    end component;
```

```
84
85
      -- registro parallel in serial out con ingressi su N bit
     component PISO is
86
       generic (N : integer := 16);
87
       port (
89
        clk : in std_logic;
        se : in std_logic;
90
        rst : in std_logic;
91
        en : in std_logic;
92
        d : in std_logic_vector(N - 1 downto 0);
93
        q : out std_logic
94
      );
95
96
     end component;
97
     -- contatore a 5 bit con rilevatore di 7, 15, 31
98
     component counter is
99
     port (
        en, rst, clk
                     : in std_logic;
        tc8, tc16, tc32 : out std_logic
102
103
     end component;
104
105
      -- rilevatore del comando di scrittura o lettura
106
     component command is
107
     port (
       cmd : in std_logic_vector(7 downto 0);
109
        w_en : out std_logic;
110
        r_en : out std_logic
111
      );
113
     end component;
114
     -- rilevatore dei fronti di SCK
115
116
     component clock_edge is
     generic (N : integer := 4);
117
      port (
118
       sck
                  : in std_logic;
119
        clk, en, rst : in std_logic;
120
       sck_lox : out std_logic;
121
        sck_hix
                  : out std_logic
      );
123
124
     end component;
125
      -- multiplexer a due vie che collega l'ingresso all'uscita oppure la mette in Z
126
127
     component mux_z is
      port (
128
        ingresso : in std_logic; -- input
129
           : in std_logic; -- selettore
130
        uscita : out std_logic -- output
131
       );
133
     end component;
134
      135
136
     --* Architecture
137
     138
139
   begin
140
      141
     controlASM: process (PS, nSS, SCK_LOx, SCK_HIx, TC8, TC16, TC32, W_EN, R_EN)
142
```

```
143
      begin
144
145
        -- Valori di default -----
146
        SE_CMD <= '0';
147
        RST_CMD_SR <= '0';</pre>
148
        RST_CMD <= '0';
149
       CMD_EN
               <= '0';
       SE_ADD <= '0';
152
       RST_ADD_SR <= '0';
153
       RST_ADD <= '0';
154
      ADD_EN <= '0';
155
156
        --
       SE_DIN <= '0';
157
        RST_DIN_SR <= '0';</pre>
        RST_DIN <= '0';
159
                 <= '0';
160
        DIN_EN
161
                <= '0';
162
        SE_DOUT
        LD_DOUT <= '0';
163
        RST_DOUT_SR <= '0';</pre>
164
        S_MISO <= '0';
165
        WR <= '0';
        RD <= '0';
168
169
        RST_CNT <= '0';
        CNT_EN <= '0';
171
172
        EN_SCK_EDGE <= '1';</pre>
173
174
175
       case PS is
176
177
        when RESET => -- resetto la macchina
178
           RST_CMD_SR <= '1';</pre>
179
                    <= '1';
           RST_CMD
181
           RST_ADD_SR <= '1';
182
           RST_ADD
                    <= '1';
           RST_DIN_SR <= '1';
183
                   <= '1';
184
           RST_DIN
           RST_DOUT_SR <= '1';</pre>
185
          RST_CNT <= '1';
186
187
           NS <= WAIT_nSS;
188
189
           ---- ASM_CMD -----
190
            -- Il master invia gli 8 bit di CMD sul MOSI
          when WAIT_nSS => -- reset contatore (TC8, TC16, TC32 = 0), aspetto asserimento di
192
          RST_CNT <= '1';
194
           if (nSS = '0') then
195
196
            NS <= CMD_WAIT_HI;
197
           else
            NS <= WAIT_nSS;
198
           end if;
199
```

```
when CMD_WAIT_HI => -- valori di default, aspetto fronte di salita SCK
201
              if (SCK_HIx = '1') then
                NS <= CMD_SCK_HI;
203
204
              else
                NS <= CMD_WAIT_HI;
205
              end if:
            when CMD_SCK_HI => -- valori di default, aspetto fronte di discesa SCK per
208
            campionare il MOSI
              if (SCK_LOx = '1') then
209
                NS <= CMD_SCK_LOx;
210
211
              else
               NS <= CMD_SCK_HI;
212
              end if;
213
214
            when CMD\_SCK\_LOx => -- CMD\_SR campiona MOSI = CMD(7-CNT)
215
              SE_CMD <= '1';
              NS <= CMD_SCK_LOy;</pre>
218
219
            when CMD_SCK_LOy => -- stato di attesa, valori di default
220
              if (TC8 = '1') then
                NS <= UP_CMD;
222
              else
223
                NS <= CMD_SCK_LOz;
224
              end if;
225
226
            when \texttt{CMD\_SCK\_LOz} \Rightarrow -- \texttt{valori} \ \texttt{di} \ \texttt{default}, \ \texttt{aspetto} \ \texttt{fronte} \ \texttt{di} \ \texttt{salita} \ \texttt{SCK} \ \texttt{per}
            incrementare il contatore
              if (SCK_HIx = '1') then
                NS <= CMD_CNT_UP;</pre>
229
              else
230
               NS <= CMD_SCK_LOz;
231
232
              end if;
            when CMD_CNT_UP => -- incremento contatore con TC8=0
234
              CNT_EN <= '1';
236
              NS <= CMD_SCK_HI;
238
239
            when UP_CMD => -- memorizzo CMD in CMD_REG
240
              CMD_EN <= '1';
241
             NS <= UP_CMD_LOz;</pre>
243
            when UP\_CMD\_LOz \Rightarrow -- valori di default, aspetto fronte di salita SCK per
244
            incrementare il contatore
              if (SCK_HIx = '1') then
245
                NS <= CMD_CNT_UP_TC;</pre>
247
              else
               NS <= UP_CMD_LOz;
248
              end if;
249
250
251
            when CMD_CNT_UP_TC => -- incremento contatore con TC8=1
252
              CNT_EN <= '1';
253
              NS <= ADD_SCK_HI;
254
255
              ---- ASM_ADD -----
256
```

```
-- Il master invia gli 8 bit di indirizzo sul MOSI
257
            when ADD_SCK_HI => -- valori di default, aspetto fronte di discesa SCK per
258
           campionare il MOSI
             if (SCK_LOx = '1') then
259
               NS <= ADD_SCK_LOx;
261
             else
               NS <= ADD_SCK_HI;
262
263
             end if;
264
265
           when ADD_SCK_LOx => -- ADD_SR campiona MOSI = ADD(15-CNT)
266
             SE_ADD <= '1';
267
             NS <= ADD_SCK_LOy;</pre>
268
269
           when ADD_SCK_LOy \Rightarrow -- stato di attesa, valori di default
270
             if (TC16 = '1') then
271
               if (W_EN = '1') then -- scrittura
272
                  NS <= DIN_WAIT_HI;</pre>
                elsif (R_EN = '1') then -- lettura
274
                 NS <= DOUT_SCK_HIx;</pre>
275
276
                 NS <= RESET;
277
278
               end if;
             else
279
               NS <= ADD_SCK_LOz;
             end if;
283
           when ADD_SCK_LOz => -- valori di default, aspetto fronte di salita SCK per
           incrementare il contatore
             if (SCK_HIx = '1') then
284
285
               NS <= ADD_CNT_UP;</pre>
286
             else
              NS <= ADD_SCK_LOz;
287
             end if;
           when ADD_CNT_UP => -- incremento contatore con TC16=0
290
             CNT_EN <= '1';</pre>
             NS <= ADD_SCK_HI;
294
295
              ---- ASM_DIN -----
296
              -- Il master invia i 16 bit di DIN sul MOSI
297
           when DIN_WAIT_HI => -- valori di default, aspetto fronte di salita SCK per
           incrementare il contatore
             if (SCK_HIx = '1') then
298
               NS <= DIN_CNT_UP_TC;</pre>
299
300
             else
               NS <= DIN_WAIT_HI;</pre>
301
302
             end if;
303
           when DIN_CNT_UP_TC => -- incremento il contatore con TC16=1
304
             CNT_EN <= '1';
305
306
307
             NS <= DIN_SCK_HI;
308
           when DIN_SCK_HI => -- valori di default, aspetto fronte di discesa SCK per
309
           campionare il MOSI
             if (SCK_LOx = '1') then
310
               NS <= DIN_SCK_LOx;</pre>
311
```

```
312
             else
              NS <= DIN_SCK_HI;
313
314
             end if;
315
           when DIN_SCK_LOx => -- DIN_SR campiona MOSI = DIN(31-CNT)
316
             SE_DIN <= '1';
317
318
            NS <= DIN_SCK_LOy;
319
           when DIN_SCK_LOy => -- stato di attesa, valori di default
321
            if (TC32 = '0') then
322
              NS <= DIN_SCK_LOz;</pre>
323
             else
324
             NS <= UP_MEMx;
325
             end if;
326
328
           when DIN_SCK_LOz => -- valori di default, aspetto fronte di salita SCK per
           incrementare il contatore
             if (SCK_HIx = '1') then
329
               NS <= DIN_CNT_UP;</pre>
331
              NS <= DIN_SCK_LOz;
332
             end if;
334
           when DIN_CNT_UP => -- incremento il contatore con TC32=0
335
             CNT_EN <= '1';</pre>
336
337
             NS <= DIN_SCK_HI;
338
           when UP_MEMx => -- memorizzo A in ADD_REG e DIN in DIN_REG
340
            DIN_EN <= '1';
341
             ADD_EN <= '1';
342
343
            NS <= UP_MEMy;
344
345
           when UP_MEMy => -- invio il segnale di scrittura
346
            WR <= '1';
347
348
            NS <= DONE;
349
350
351
             ---- ASM_DOUT ------
352
             -- Lo slave invia i 16 bit di DOUT sul MISO
353
           when DOUT_SCK_HIx => -- memorizzo A in ADD_REG
            ADD_EN <= '1';
354
355
            NS <= DOUT_SCK_HIy;
356
357
           when DOUT_SCK_HIy => -- invio il segnale di lettura, carico DOUT nel PISO, aspetto
358
           fronte di salita SCK per iniziare a mandare i dati sul MISO
             RD <= '1';
359
            LD_DOUT <= '1';
360
361
362
            if (SCK_HIx = '1') then
363
             NS <= DOUT_MSB;</pre>
364
             else
              NS <= DOUT_SCK_HIy;
365
366
             end if;
367
```

```
when DOUT_MSB => -- invio MSB di DOUT sull'ingresso 0 del mux, ma lascio ancora il
368
          MISO in Z
            SE_DOUT <= '1'; -- OUT_MUX = DOUT(15)
369
            CNT_EN <= '1'; -- CNT++
370
            S_MISO <= '0'; -- MISO in Z
371
           NS <= DOUT_MUX;
373
374
          when DOUT_SHIFT =>
375
            SE_DOUT <= '1'; -- OUT_MUX = DOUT(31-CNT)
376
            CNT_EN <= '1'; -- CNT++
377
            S_MISO <= '1'; -- dati su MISO
378
379
            NS <= DOUT_MUX;</pre>
380
381
382
          when DOUT_MUX => -- invio dati su MISO; aspetto fronte di salita di SCK per fare
          un nuovo shift o TC32 per terminare la transazione
            S_MISO <= '1';
383
384
            if (TC32 = '0' \text{ and } SCK_HIx = '1') then
385
386
              NS <= DOUT_SHIFT;</pre>
            elsif (TC32 = '0' and SCK_HIx = '0') then
387
              NS <= DOUT_MUX;</pre>
388
            else
389
             NS <= DOUT_LSB;
390
            end if;
391
392
          when DOUT_LSB => -- aspetto fronte di salita di SCK o deasserimento nSS per andare
393
          in DONE
            S_MISO <= '1';
394
395
           if (nSS = '1' \text{ or } SCK_HIx = '1') then
396
             NS <= DONE;
397
398
            else
             NS <= DOUT_LSB;
399
            end if;
400
401
          when DONE => -- stato di done (aspetto il deasserimento di nSS)
402
            if (nSS = '1') then
403
              NS <= WAIT_nSS;
404
405
            else
406
             NS <= DONE;
407
           end if;
408
          when others =>
409
            NS <= RESET;
410
411
        end case;
412
      end process controlASM;
413
414
      415
      transitionsFSM : process (CK, RST)
416
417
418
       if (RST = '1') then -- reset asincrono attivo alto
419
          PS <= RESET;
        elsif (CK'event and CK = '1') then -- fronte di salita del CK
420
         PS <= NS;
421
        end if;
422
      end process transitionsFSM;
423
```

```
424
425
       426
      CMD_SR : SIPO
427
      generic map(N => 8)
428
      port map(clk => CK, en => SE_CMD, rst => RST_CMD_SR, d => MOSI, q => CMD_SR_OUT);
429
430
      CMD_REG : reg
431
      generic map(N => 8)
432
      port map(clk => CK, en => CMD_EN, rst => RST_CMD, d => CMD_SR_OUT, q => CMD_OUT);
433
434
      ADD_SR : SIPO
435
436
      generic map(N => 8)
      port map(clk => CK, en => SE_ADD, rst => RST_ADD_SR, d => MOSI, q => ADD_SR_OUT);
437
438
      ADD_REG : reg
439
      generic map(N => 8)
440
      port map(clk => CK, en => ADD_EN, rst => RST_ADD, d => ADD_SR_OUT, q => A);
441
442
      DIN_SR : SIPO
443
      generic map(N => 16)
444
      port map(clk => CK, en => SE_DIN, rst => RST_DIN_SR, d => MOSI, q => DIN_SR_OUT);
445
446
      DIN_REG : reg
447
      generic map(N => 16)
448
      port map(clk => CK, en => DIN_EN, rst => RST_DIN, d => DIN_SR_OUT, q => DIN);
449
450
      DOUT_SR : PISO
451
      generic map(N => 16)
452
      port map(clk => CK, en => LD_DOUT, se => SE_DOUT, rst => RST_DOUT_SR, d => DOUT, q =>
453
      OUT_MUX);
454
      COUNT : counter
455
      port map(clk => CK, en => CNT_EN, rst => RST_CNT, tc8 => TC8, tc16 => TC16, tc32 =>
456
      TC32);
457
      CMD_BLOCK : command
458
      port map(cmd => CMD_OUT, w_en => W_EN, r_en => R_EN);
459
460
461
      EDGE : clock_edge
462
      generic map(N => 4)
463
      port map(clk => CK, sck => SCK, rst => RST, en => EN_SCK_EDGE, sck_lox => SCK_LOx,
      sck_hix => SCK_HIx);
464
465
      EXIT_MUX : mux_z
      port map(ingresso => OUT_MUX, S => S_MISO, uscita => MISO);
466
467
468
    end structure;
```

#### D.4.2 Interfaccia a registri

```
--* ADDR = 3 Status Register
    8
9
   library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
12
13
   entity register_interface is
14
     generic (N : integer := 16);
16
       --* porte per interfaccia SPI/memoria ***********************
17
       CK : in std_logic;
       WR : in std_logic;
                            -- write mem (attivo alto)
-- read mem (attivo alto)
19
       RD : in std_logic;
       ADDR : in integer range 0 to 3; -- indirizzo mem
21
       START : out std_logic;
                                   -- start CRC
       D : in std_logic_vector(N - 1 downto 0);
23
            : out std_logic_vector(N - 1 downto 0);
24
       25
       Q_DIN : out std_logic_vector(N - 1 downto 0);
26
       _____
27
       D_DOUT : in std_logic_vector(N - 1 downto 0);
28
       EN_DOUT : in std_logic; -- enable scrittura in CRC Out Register
30
       D_CTRL : in std_logic_vector(N - 1 downto 0);
31
       EN_CTRL : in std_logic; -- enable scrittura in Control Register
32
       Q_CTRL : out std_logic_vector(N - 1 downto 0);
33
34
       D_STATUS : in std_logic_vector(N - 1 downto 0);
35
       EN_STATUS : in std_logic -- enable scrittura in Status Register
36
     );
37
38
    end register_interface;
39
   architecture structure of register_interface is
40
41
     type ram_array is array (0 to 3) of std_logic_vector (N - 1 downto 0);
42
     signal ram : ram_array;
43
44
   begin
45
46
47
     crc_spi_interface : process (CK)
48
49
       if (CK'event and CK = '1') then
50
        START <= '0';
51
        if (RD = '1') then
52
          Q <= ram(ADDR);
53
        end if;
54
55
        if (WR = '1') then -- SPI scrive
56
          ram(ADDR) <= D; -- scrivo in ram</pre>
57
          if (ADDR = 0) then -- start CRC
58
59
            START <= '1';
60
          end if;
61
        else -- CRC scrive
         if (EN_DOUT = '1') then
62
63
           ram(1) <= D_DOUT; -- scrivo in ram</pre>
64
          end if;
65
```

```
if (EN_CTRL = '1') then
66
67
              ram(2) <= D_CTRL; -- scrivo in ram</pre>
             end if;
68
69
           if (EN_STATUS = '1') then
70
              ram(3) <= D_STATUS; -- scrivo in ram_crc</pre>
71
            end if;
          end if;
74
       end if;
75
76
      end process crc_spi_interface;
77
      Q_DIN <= ram(0); -- CRC legge il Data In Register (sempre)
78
      Q_CTRL <= ram(2); -- CRC legge il Control Register (sempre)
79
81
    end structure;
```

#### D.4.3 Calcolatore di CRC

```
library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
3
5
   entity crc is
     port (
6
         CK
                : in std_logic;
8
         RST
                : in std_logic;
         START
                : in std_logic;
9
                 : in std_logic_vector(15 downto 0);
         DIN
         DOUT
                 : out std_logic_vector(15 downto 0);
         CTRL
                 : in std_logic; -- reset calcolatore di CRC
         CTRL_OUT : out std_logic; -- dato da scrivere nel Control Register
13
                : out std_logic; -- stato calcolatore di CRC (busy/free)
         STATUS
         WR\_DOUT : out std_logic; -- enable scrittura in CRC Out Register
         WR_CTRL : out std_logic; -- enable scrittura in Control Register
16
         WR_STATUS : out std_logic -- enable scrittura in Status Register
17
      );
18
  end crc;
10
20
21
   architecture structure of crc is
22
      23
      --* Elenco degli stati
24
      25
26
      type state_type is (
27
         RESET, IDLE, IDLE_RESET, EXTERNAL_RESET, INTERNAL_RESET,
28
         LOAD_PRTL, SHIFT_PRTL, CALC_CRC_PRTL, CNT_UP_PRTL,
         LOAD_DIN, SHIFT_DIN, CALC_CRC_DIN, CNT_UP_DIN, LOAD_CRC_DIN,
30
         LOAD_FINALE, SHIFT_FINALE, CALC_CRC_FINALE, CNT_UP_FINALE, LOAD_CRC_FINALE,
31
32
33
      signal PS, NS : state_type; -- present state (PS) e next state (NS)
34
36
      --* Definizione segnali interni (N.B. I SEGNALI DI CONTROLLO SONO TUTTI ATTIVI ALTI)
```

```
39
                             : std_logic_vector(1 downto 0); -- selettore MUX_DIN (2
       signal S_DIN
40
       bit)
                                                            -- selettore MUX_DOUT (1
       signal S_DOUT
                             : std_logic;
41
       bit)
       signal LD_PISO, SE_PISO : std_logic;
                                                            -- controlli PISO_DIN
42
       signal RST_PISO
                       : std_logic;
                                                            -- reset PISO_DIN
43
       signal EN_LFSR, RST_LFSR : std_logic;
                                                            -- controlli LFSR
44
       signal EN_PRTL, RST_PRTL : std_logic;
                                                            -- controlli REG_PARTIAL
45
       signal EN_FNL, RST_FNL : std_logic;
                                                            -- controlli REG_FINAL
46
       signal EN_CNT, RST_CNT : std_logic;
                                                            -- controlli contatore
47
                           : std_logic;
48
       signal TC
                                                            -- terminal count
       signal D_PISO
                             : std_logic_vector(15 downto 0); -- ingresso PISO_DIN
49
       signal D_LFSR : std_logic;
50
                                                            -- ingresso LFSR
                             : std_logic_vector(15 downto 0); -- uscita LFSR
       signal CRC
51
       signal CRC_PRTL, CRC_FNL : std_logic_vector(15 downto 0); -- uscite REG_PARTIAL e
52
       REG_FINAL
                             : std_logic_vector(15 downto 0); -- stringa di 16 zeri (per
       signal zeros
53
       il reset)
       signal CNT
                                                            -- uscita contatore
                              : integer;
54
55
       56
       --* Dichiarazione component
57
       58
59
       -- linear feedback shift register (LFSR)
60
61
       component lfsr_crc16ccitt is
62
           port (
63
              clk, rst, en : in std_logic;
                     : in std_logic;
64
65
                         : buffer std_logic_vector(15 downto 0)
           );
66
67
       end component;
       -- registro con ingressi e uscite su {\tt N} bit
69
       component reg is
70
          generic (N : integer);
71
72
           port (
                         : in std_logic_vector(N - 1 downto 0);
73
              clk, rst, en : in std_logic;
74
75
                         : out std_logic_vector(N - 1 downto 0)
           );
76
77
       end component;
78
       -- registro parallel in serial out con ingressi su {\tt N} bit
79
       component PISO is
80
           generic (N : integer := 16);
81
           port (
82
83
              clk : in std_logic;
              se : in std_logic;
84
              rst : in std_logic;
85
86
              en : in std_logic;
87
              d : in std_logic_vector(N - 1 downto 0);
              q : out std_logic
89
           );
90
       end component;
91
       component contatore is
92
           generic (N : integer := 16);
93
```

```
port (
94
              clock : in std_logic;
95
              rst, en : in std_logic;
96
                    : out std_logic;
97
                     : buffer integer range 0 to N + 1 \,
98
              cnt
           );
99
        end component;
        component mux_1_bit2to1 is
102
           port (
103
              IN_0, IN_1 : in std_logic; -- input a 1 bit
104
105
                       : in std_logic; -- selettore a 1 bit
                       : out std_logic -- output a 1 bit
106
              uscita
           );
       end component;
        -- multiplexer a due vie (N bit)
110
        component mux_n_bits2to1 is
111
           generic (N : integer := 16);
112
113
              IN_0, IN_1 : in std_logic_vector(N - 1 downto 0); -- input a N bit
114
                       : in std_logic;
                                                           -- selettore a 1 bit
115
                       : out std_logic_vector(N - 1 downto 0) -- output a N bit
116
              uscita
           );
117
        end component;
118
119
        -- multiplexer a 4 vie
120
        component mux_n_bits4to1 is
121
          generic (N : integer := 16);
           port (
              IN_0, IN_1, IN_2, IN_3 : in std_logic_vector(N - 1 downto 0); -- input a N
124
                                  : in std_logic_vector(1 downto 0); -- selettore a
              s
              2 bit
                                  : out std_logic_vector(N - 1 downto 0) -- output a N
              uscita
126
              bit
           );
127
128
       end component;
        130
        --* Architecture
        __**********************************
133
134
    begin
135
        136
        controlASM : process (PS, START, CTRL, TC)
137
        begin
138
140
           -- Valori di default -----
141
           S_DIN <= "01"; -- rilevazione dati da register file
142
143
           S_DOUT <= '1'; -- caricamento risultato nel CRC Out Register
144
145
           LD_PISO <= '0';
           SE_PISO <= '0';</pre>
146
           RST_PISO <= '0';</pre>
147
148
           EN_LFSR <= '0';</pre>
149
```

```
150
             RST_LFSR <= '0';</pre>
151
             EN_PRTL <= '0';</pre>
152
             RST_PRTL <= '0';</pre>
153
154
             EN_FNL <= 'O';
             RST_FNL <= '0';</pre>
156
157
             EN_CNT <= '0';
158
             RST_CNT <= '0';</pre>
159
160
             WR_DOUT <= '0';</pre>
161
             WR_CTRL <= '0';
162
             WR_STATUS <= '0';</pre>
163
             STATUS <= '1'; -- CRC "free"
164
165
166
167
             case PS is
168
                  when RESET => -- resetto la macchina
169
                      S_DOUT <= '0';
170
                      WR_DOUT <= '1';
171
                     WR_CTRL <= '1';
172
                              <= '1';
                      STATUS
173
                      WR_STATUS <= '1';</pre>
174
                      RST_LFSR <= '1';</pre>
175
                      RST_PRTL <= '1';</pre>
176
                      RST_FNL <= '1';
177
178
                      RST_CNT <= '1';
179
180
                      NS <= IDLE;
181
                  when IDLE => -- valori di default
182
                     if (START = '1') then
183
                         if (CTRL = '1') then
184
                             NS <= EXTERNAL_RESET;</pre>
185
186
187
                              NS <= INTERNAL_RESET;</pre>
                          end if;
189
                      else -- START=0
                         if (CTRL = '1') then
190
191
                             NS <= EXTERNAL_RESET;</pre>
192
                          else
                             NS <= IDLE;
193
                          end if;
194
195
                      end if;
196
                  when EXTERNAL_RESET => -- reset innescato dall'esterno
197
                      RST_LFSR <= '1';</pre>
                      RST_PRTL <= '1';</pre>
                      RST_FNL <= '1';</pre>
200
                      S_DOUT <= '0'; -- giro il mux di uscita
201
                      WR_DOUT <= '1'; -- scrivo 16 zeri nel CRC Out Register
203
204
                      NS <= IDLE_RESET;</pre>
205
                  when IDLE_RESET => -- attesa dello START dopo il reset esterno
206
```

```
if (START = '1') then
209
210
                         NS <= LOAD_PRTL;</pre>
211
                      else
                         NS <= IDLE;
                      end if;
213
214
                  when INTERNAL_RESET => -- reset interno, preliminare a qualsiasi calcolo
215
                     RST_LFSR <= '1';
216
217
                      NS <= LOAD_PRTL;</pre>
218
219
                  when LOAD_PRTL => -- carico il CRC parziale del ciclo precedente nel PISO
                  (N.B. inutile al primo giro perché la macchina è stata appena resettata
                  quindi carico tutti zeri, però lo faccio lo stesso perché l'SPI è molto
                  lenta e non se ne accorge nemmeno)
                      S_DIN <= "00"; -- giro il mux di ingresso su REG_PARTIAL
221
                      LD_PISO <= '1'; -- carico il PISO
                      RST_CNT <= '1'; -- resetto il contatore</pre>
224
                      NS <= SHIFT_PRTL;</pre>
225
226
                  when SHIFT_PRTL => -- shifto di 1 posizione il parziale memorizzato nel PISO
                  e mando il LSB al calcolatore di CRC
                      S_DIN \leftarrow "00"; -- giro il mux di ingresso su REG_PARTIAL
                     SE_PISO <= '1'; -- shift PISO
229
230
                     NS <= CALC_CRC_PRTL;</pre>
231
                  when CALC_CRC_PRTL => -- calcolo il CRC appendendo in coda il bit inviato
                  dal PISO
                     S_DIN <= "00"; -- giro il mux di ingresso su REG_PARTIAL
234
                     EN_LFSR <= '1';</pre>
                                            -- abilito il calcolatore di CRC
236
                     if (TC = '1') then -- CNT=15
                         NS <= LOAD_DIN;
                      else -- CNT<15
239
                         NS <= CNT_UP_PRTL;</pre>
240
                      end if;
241
242
                  when CNT_UP_PRTL => -- incremento di 1 il contatore
243
                     S_DIN <= "00"; -- giro il mux di ingresso su REG_PARTIAL EN_CNT <= '1'; -- cnt++
244
245
246
                      NS <= SHIFT_PRTL;</pre>
247
248
                  when LOAD_DIN => -- carico il contenuto del Data In Register nel PISO +
249
                  dico all'SPI che il CRC è busy
                     STATUS <= '0'; -- crc "busy"
250
                      WR_STATUS <= '1'; -- scrivo "busy" nello Status Register</pre>
251
                      LD_PISO <= '1'; -- carico il PISO
252
                      RST_CNT <= '1'; -- resetto il contatore</pre>
253
254
255
                      NS <= SHIFT_DIN;
256
257
                  when SHIFT_DIN => -- shifto di 1 posizione il dato memorizzato nel PISO e
                  mando il LSB al calcolatore di CRC
                     STATUS <= '0'; -- crc "busy"
258
                      SE_PISO <= '1'; -- shift PISO
259
260
```

```
NS <= CALC_CRC_DIN;
261
                  when CALC_CRC_DIN => -- calcolo il CRC appendendo in coda il bit inviato dal
263
                  PISO
264
                     STATUS <= '0';
                                         -- crc "busy"
                     EN_LFSR <= '1';
                                          -- abilito il calcolatore di CRC
265
266
                     if (TC = '1') then -- CNT=15
267
                         NS <= LOAD_CRC_DIN;
269
                      else -- CNT<15
                         NS <= CNT_UP_DIN;
270
                      end if;
271
                  when CNT_UP_DIN => -- incremento di 1 il contatore
273
                     STATUS <= '0'; -- crc "busy"
274
                     EN_CNT <= '1';
                                        -- cnt++
276
                      NS <= SHIFT_DIN;</pre>
278
                  when LOAD_CRC_DIN => -- carico il nuovo CRC parziale in REG_PARTIAL
279
                     STATUS <= '0'; -- crc "busy"
EN_PRTL <= '1'; -- carico il risultato in REG_PARTIAL
281
282
                     NS <= LOAD_FINALE;</pre>
283
284
                  when LOAD_FINALE => -- carico i 16 zeri finali nel PISO
286
                     STATUS <= '0'; -- crc "busy"
                     S_DIN <= "10"; -- giro il mux sui 16 zeri (append finale)
287
                     LD_PISO <= '1'; -- carico il PISO
RST_CNT <= '1'; -- resetto il contatore
289
290
                     NS <= SHIFT_FINALE;</pre>
                 when SHIFT_FINALE => -- shifto di 1 posizione il dato memorizzato nel PISO e
293
                 mando il LSB al calcolatore di CRC
                     STATUS <= '0'; -- crc "busy"
294
                     S_DIN <= "10"; -- giro il mux sui 16 zeri (append finale)
                     SE_PISO <= '1';
                                           -- shift PISO
296
298
                      NS <= CALC_CRC_FINALE;</pre>
300
                  when CALC_CRC_FINALE => -- calcolo il CRC appendendo in coda il bit inviato
                  dal PISO
                     STATUS <= '0';
                                             -- crc "busy"
301
                                            -- giro il mux sui 16 zeri (append finale)
                     S_DIN <= "10";
302
                     EN_LFSR <= '1';</pre>
                                             -- abilito il calcolatore di CRC
303
304
                     if (TC = '1') then -- CNT=15
305
                         NS <= LOAD_CRC_FINALE;
306
                      else -- CNT<15
307
                        NS <= CNT_UP_FINALE;</pre>
308
                      end if;
309
310
311
                  when CNT_UP_FINALE => -- incremento di 1 il contatore
                     STATUS <= '0'; -- crc "busy"
312
                     S_DIN <= "10";
313
                                           -- giro il mux sui 16 zeri (append finale)
                     EN_CNT <= '1';
                                            -- cnt++
314
315
316
                     NS <= SHIFT_FINALE;</pre>
```

```
317
               when LOAD_CRC_FINALE => -- carico il CRC definitivo nel registro REG_FINAL +
318
               "libero" il CRC
                   STATUS
                           <= '1';
                                        -- crc "free"
319
                           <= "10";
                                       -- giro il mux sui 16 zeri (append finale)
                   S_DIN
                   EN_FNL <= '1';
                                        -- carico il risultato in REG_FINAL
                   WR_STATUS <= '1';
                                       -- scrivo "free" nello Status Register
323
                   NS <= DONE;
324
325
326
               when DONE => -- scrivo il risultato in memoria
                   WR_DOUT <= '1'; -- scrivo nel CRC Out Register
327
328
                   if (START = '1') then
329
                      NS <= DONE;
330
                   else
                      NS <= IDLE;
                   end if;
334
               when others =>
                  NS <= RESET;
336
            end case;
339
        end process controlASM;
340
341
        342
        transitionsFSM : process (CK, RST)
343
        begin
344
           if (RST = '1') then -- reset asincrono attivo alto
345
               PS <= RESET;
346
            elsif (CK'event and CK = '1') then -- fronte di salita del CK
347
              PS <= NS;
348
            end if;
349
        end process transitionsFSM;
350
351
        352
        zeros <= (others => '0');
353
        CTRL_OUT <= '0';</pre>
354
355
356
        MUX_DIN : mux_n_bits4to1
357
        generic map(N => 16)
        port map(IN_0 => CRC_PRTL, IN_1 => DIN, IN_2 => zeros, IN_3 => zeros, s => S_DIN,
358
        uscita => D_PISO);
        PISO_DIN : PISO
360
        generic map(N => 16)
361
        port map(clk => CK, se => SE_PISO, rst => RST_PISO, en => LD_PISO, d => D_PISO, q =>
362
        D_LFSR);
363
        LFSR : lfsr_crc16ccitt
364
        port map(clk => CK, rst => RST_LFSR, en => EN_LFSR, msg => D_LFSR, crc => CRC);
365
366
367
        REG_PARTIAL : reg
368
        generic map(N => 16)
        port map(d => CRC, clk => CK, rst => RST_PRTL, en => EN_PRTL, q => CRC_PRTL);
369
370
        REG_FINAL : reg
371
        generic map(N => 16)
372
```

```
port map(d => CRC, clk => CK, rst => RST_FNL, en => EN_FNL, q => CRC_FNL);

MUX_DOUT : mux_n_bits2to1
generic map(N => 16)
port map(IN_0 => zeros, IN_1 => CRC_FNL, s => S_DOUT, uscita => DOUT);

COUNT_16 : contatore
generic map(N => 15)
port map(clock => CK, rst => RST_CNT, en => EN_CNT, TC => TC, cnt => CNT);

end structure;
```

#### D.4.4 Top level

```
1 library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
3
  entity top_level is
5
6
    port (
         CK
            : in std_logic;
8
         SCK : in std_logic;
         nSS : in std_logic;
9
         RST : in std_logic;
         MOSI : in std_logic;
11
         MISO : out std_logic
12
      );
13
  end entity;
14
15
  architecture structure of top_level is
16
17
18
      --* Definizione segnali interni
19
      20
21
      signal RD, WR : std_logic;
                                              -- controlli reg file lato SPI
22
                   : std_logic_vector(7 downto 0); -- indirizzo reg file (vector)
      signal A_SPI
23
      signal A_SPI_INT : integer range 0 to 3; -- indirizzo reg file (integer)
24
      signal D_SPI : std_logic_vector(15 downto 0); -- ingresso reg file lato SPI
25
                   : std_logic_vector(15 downto 0); -- uscita reg file lato SPI
26
      signal Q_SPI
      signal E0
                   : std_logic;
                                              -- start crc
27
      signal E1, E2, E3 : std_logic;
28
                                              -- controlli reg file lato CRC
      signal D1, D2, D3 : std_logic_vector(15 downto 0); -- ingressi reg file lato CRC
29
      signal Q0, Q2 : std_logic_vector(15 downto 0); -- uscite reg file lato CRC
30
      signal CTRL_CRC : std_logic;
                                              -- segnale per Control Register
31
      signal STATUS_CRC : std_logic;
                                              -- stato CRC (busy/free)
32
33
      34
      --* Dichiarazione component
35
      36
37
      component spi is
38
        port (
39
            CK, SCK : in std_logic;
40
                 : in std_logic;
41
            nSS
            RST
                  : in std_logic;
42
            MOSI : in std_logic;
43
```

```
MISO
                      : out std_logic;
44
               RD, WR : out std_logic;
45
                      : out std_logic_vector(7 downto 0);
46
                      : out std_logic_vector(15 downto 0);
47
               DOUT : in std_logic_vector(15 downto 0)
48
           );
49
        end component;
50
51
        component register_interface is
52
            generic (N : integer := 16);
53
           port (
54
               --* porte per interfaccia SPI/memoria ******************************
55
               CK : in std_logic;
56
               WR : in std_logic;
57
               RD
                   : in std_logic;
               ADDR : in integer range 0 to 3;
59
               START : out std_logic;
60
                    : in std_logic_vector(N - 1 downto 0);
61
                    : out std_logic_vector(N - 1 downto 0);
62
               63
               Q_DIN : out std_logic_vector(N - 1 downto 0);
64
65
                D_DOUT : in std_logic_vector(N - 1 downto 0);
66
               EN_DOUT : in std_logic;
67
68
               D_CTRL : in std_logic_vector(N - 1 downto 0);
69
               EN_CTRL : in std_logic;
70
               Q_CTRL : out std_logic_vector(N - 1 downto 0);
71
               D_STATUS : in std_logic_vector(N - 1 downto 0);
73
               EN_STATUS : in std_logic
74
           );
75
76
        end component;
77
        component crc is
78
          port (
79
               CK
                       : in std_logic;
80
81
               RST
                        : in std_logic;
               START
82
                        : in std_logic;
83
               DIN
                        : in std_logic_vector(15 downto 0);
84
               DOUT
                        : out std_logic_vector(15 downto 0);
85
               CTRL
                         : in std_logic;
               CTRL_OUT : out std_logic;
86
87
               STATUS
                        : out std_logic;
               WR_DOUT : out std_logic;
               WR_CTRL : out std_logic;
89
               WR_STATUS : out std_logic
90
           );
91
        end component;
92
93
    begin
94
95
96
        A_SPI_INT <= to_integer(unsigned(A_SPI));</pre>
97
        D2 <= (0 => CTRL_CRC, others => '0');
98
        D3 <= (0 => STATUS_CRC, others => '0');
99
        SPI_INTERFACE : spi
101
        port map(
```

```
CK => CK,
103
             SCK => SCK,
104
             nSS => nSS,
105
             RST => RST,
106
            A => A_SPI,
107
           DIN => D_SPI,
            DOUT => Q_SPI,
109
           RD => RD,
           WR => WR,
111
             MOSI => MOSI,
112
             MISO => MISO
113
         );
114
115
         REGISTER_FILE : register_interface
116
         generic map(N => 16)
       port map(
118
            CK => CK,
WR => WR,
RD => RD,
110
121
            ADDR => A_SPI_INT,
122
            D => D_SPI,
123
                => Q_SPI,
124
            Q
125
            Q_DIN \Rightarrow QO,
126
            START => EO,
127
            D_DOUT \Rightarrow D1,
129
            EN_DOUT => E1,
130
131
             D_CTRL \Rightarrow D2,
132
             EN_CTRL => E2,
133
             Q_{CTRL} \Rightarrow Q_{2},
134
135
             D_STATUS => D3,
136
             EN_STATUS => E3
137
       );
138
139
        CRC_CALCULATOR : crc
140
         port map(
141
142
             CK
                       => CK,
                       => RST,
143
             RST
                       => E0,
144
             START
            DIN
                       => Q0,
145
            DOUT
                       => D1,
146
                       => Q2(0),
            CTRL
147
            CTRL_OUT => CTRL_CRC,
148
                      => STATUS_CRC,
            STATUS
149
             WR_DOUT => E1,
             WR_CTRL => E2,
151
             WR_STATUS => E3
153
         );
154
end structure;
```

# E Test

## E.1 Testbench a scopo di debug

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
3
   entity tb_crc_simple is
5
6
   end tb_crc_simple;
8
    architecture behavioral of tb_crc_simple is
9
        -- definizione segnali interni
        signal clock : std_logic := '0';
11
        signal s_clock : std_logic := '0';
                                                        -- serial clock
12
        signal nSS_spi : std_logic := '1';
                                                        -- slave select
13
        signal reset : std_logic := '0';
                                                        -- reset esterno
14
        signal s_mosi : std_logic := '1';
                                                        -- MOSI seriale
15
        signal s_miso : std_logic := 'Z';
                                                        -- MISO seriale
16
        signal MOSI_wr : std_logic_vector(31 downto 0); -- vettore dati per WR
17
        signal MOSI_rd : std_logic_vector(15 downto 0); -- vettore dati per RD
18
        signal MISO_rd : std_logic_vector(15 downto 0); -- vettore restituito su MISO
19
        -- dichiarazione UUT
21
        component top_level is
22
           port (
23
                CK, SCK : in std_logic;
                nSS : in std_logic;
                RST
                       : in std_logic;
26
                MOSI : in std_logic;
27
                MISO : out std_logic
            );
        end component;
30
31
    begin
32
33
        -- istanza UUT
34
        TB_CRC_CALCULATOR : top_level
35
        port map(
36
           CK => clock, SCK => s_clock,
37
            RST => reset, nSS => nSS_spi,
38
            MOSI => s_mosi, MISO => s_miso
39
        );
40
41
        -- Process CK (clock FPGA, periodo 100 ns, f=10 MHz)
42
        CK_process : process
43
        begin
44
            wait for 50 ns;
45
46
            clock <= not clock;</pre>
47
        end process CK_process;
48
        -- Process di lettura e scrittura
49
        -- Effettuo alcune transazioni
50
        RD_WR_process : process
51
            variable cnt_bit : integer := 15;
52
        begin
53
            wait for 100 ns;
54
```

```
reset <= '1';
55
56
             wait for 100 ns;
             reset <= '0';
57
58
            -- SCRITTURA NEL DATA IN REGISTER: w001206
59
             -- CMD 00100000 '20' (w)
60
            -- ADD 00000000 '00'
61
             -- DIN 0001001000000110 '1206'
62
           MOSI_wr <= "00100000" & "00000000" & "0001001000000110";
63
           nSS_spi <= '0';
65
            wait for 100 ns;
           for i in 0 to 31 loop --invio dati su mosi
67
                s_mosi <= MOSI_wr(31 - i);</pre>
68
                s_clock <= '1';
69
                wait for 500 ns;
                s_clock <= '0';
71
72
                wait for 500 ns;
            end loop;
73
74
            wait for 200 ns;
75
            nSS_spi <= '1';
76
            wait for 5 us;
77
78
             -- LETTURA DEL CRC OUT REGISTER: r01
79
            -- CMD 00100001 '21' (r)
             -- ADD 00000001 '01'
81
            MOSI_rd <= "00100001" & "00000001";
82
            nSS_spi <= '0';
83
            wait for 1 us;
84
85
            for i in 0 to 15 loop --invio dati su mosi
               s_mosi <= MOSI_rd(15 - i);</pre>
87
                s_clock <= '1';
                wait for 500 ns;
                s_clock <= '0';
90
                wait for 500 ns;
91
            end loop;
92
93
             --cnt_bit <= 15;
94
95
            for i in 0 to 18 loop -- aspetto il dato sul MISO: CRC(5555) = FB1A
96
                 s_clock <= '1';
                if (s_miso /= 'Z') then
97
                    MISO_rd(cnt_bit) <= s_miso;</pre>
98
                     cnt_bit := cnt_bit - 1;
99
                end if;
                wait for 500 ns;
                s_clock <= '0';
                wait for 500 ns;
103
           end loop;
104
105
            cnt_bit := 15;
106
           nSS_spi <= '1';
107
108
           wait for 5 us;
109
            -- SCRITTURA NEL DATA IN REGISTER: w002203
110
            -- CMD 00100000 '20' (w)
111
            -- ADD 00000000 '00'
112
             -- DIN 001000100000011 '2203'
113
```

```
MOSI_wr <= "00100000" & "00000000" & "0010001000000011";
114
            nSS_spi <= '0';
115
            wait for 100 ns;
116
117
           for i in 0 to 31 loop --invio dati su mosi
               s_mosi <= MOSI_wr(31 - i);</pre>
119
               s_clock <= '1';
               wait for 500 ns;
               s_clock <= '0';
122
                wait for 500 ns;
123
           end loop;
125
           wait for 200 ns;
126
           nSS_spi <= '1';
           wait for 5 us;
120
            -- LETTURA DEL CRC OUT REGISTER: r01
130
             -- CMD 00100001 '21' (r)
            -- ADD 00000001 '01'
132
           MOSI_rd <= "00100001" & "00000001";
            nSS_spi <= '0';
134
            wait for 1 us;
135
136
           for i in 0 to 15 loop --invio dati su mosi
137
                s_mosi <= MOSI_rd(15 - i);</pre>
138
                s_clock <= '1';
139
                wait for 500 ns;
140
                s_clock <= '0';
141
                wait for 500 ns;
142
           end loop;
143
144
           for i in 0 to 18 loop -- aspetto il dato sul MISO: CRC(5555AAAA) = 9A55
145
              s_clock <= '1';
146
                if (s_miso /= 'Z') then
147
                   MISO_rd(cnt_bit) <= s_miso;</pre>
148
                    cnt_bit := cnt_bit - 1;
149
                end if;
                wait for 500 ns;
                s_clock <= '0';
                 wait for 500 ns;
153
154
            end loop;
            cnt_bit := 15;
156
           nSS_spi <= '1';
157
            wait for 5 us;
158
159
           -- SCRITTURA NEL DATA IN REGISTER: w000306
            -- CMD 00100000 '20' (w)
161
           -- ADD 00000000 '00'
162
            -- DIN 0000001100000110 '0306'
163
           MOSI_wr <= "00100000" & "00000000" & "0000001100000110";
164
           nSS_spi <= '0';
165
166
           wait for 100 ns;
167
168
            for i in 0 to 31 loop --invio dati su mosi
               s_{mosi} \le MOSI_wr(31 - i);
169
                s_clock <= '1';
170
                wait for 500 ns;
171
                 s_clock <= '0';
172
```

```
173
                wait for 500 ns;
174
            end loop;
175
           wait for 200 ns;
176
           nSS_spi <= '1';
177
           wait for 5 us;
178
179
           -- SCRITTURA NEL CONTROL REGISTER: w020001
180
           -- CMD 00100000 '20' (w)
182
           -- ADD 00000010 '02'
            -- DIN 00000000000001 '0001'
183
           184
           nSS_spi <= '0';
185
           wait for 100 ns;
187
           for i in 0 to 31 loop --invio dati su mosi
               s_mosi <= MOSI_wr(31 - i);</pre>
                s_clock <= '1';
               wait for 500 ns;
                s_clock <= '0';
192
               wait for 500 ns;
           end loop;
194
195
           wait for 200 ns;
196
           nSS_spi <= '1';
197
            wait for 5 us; -- tempo affinche il dato venga mandato in memoria
198
199
           -- SCRITTURA NEL DATA IN REGISTER: w003f1b
            -- CMD 00100000 '20' (w)
            -- ADD 00000000 '00'
202
            -- DIN 0011111100011011 '3f1b'
203
            MOSI_wr <= "00100000" & "00000000" & "0011111100011011";
            nSS_spi <= '0';
205
           wait for 100 ns;
206
           for i in 0 to 31 loop --invio dati su mosi
              s_mosi <= MOSI_wr(31 - i);
               s_clock <= '1';
               wait for 500 ns;
211
212
               s_clock <= '0';
213
                wait for 500 ns;
214
           end loop;
215
           wait for 200 ns;
216
           nSS_spi <= '1';
217
            wait for 5 us;
218
219
            -- LETTURA DEL CRC OUT REGISTER: r01
           -- CMD 00100001 '21' (r)
            -- ADD 00000001 '01'
           MOSI_rd <= "00100001" & "00000001";
           nSS_spi <= '0';
224
           wait for 1 us;
226
227
            for i in 0 to 15 loop --invio dati su mosi
              s_mosi \le MOSI_rd(15 - i);
               s_clock <= '1';
               wait for 500 ns;
230
                s_clock <= '0';
231
```

```
232
                wait for 500 ns;
233
            end loop;
234
            for i in 0 to 18 loop -- aspetto il dato sul MISO: CRC(3F1B) = B6F1
               s_clock <= '1';
236
                if (s_miso /= 'Z') then
                   MISO_rd(cnt_bit) <= s_miso;</pre>
238
                    cnt_bit := cnt_bit - 1;
239
               end if;
240
               wait for 500 ns;
241
               s_clock <= '0';
               wait for 500 ns;
243
           end loop;
244
245
           cnt_bit := 15;
            nSS_spi <= '1';
247
            wait for 5 us;
248
249
            -- SCRITTURA NEL CONTROL REGISTER: w020001
250
            -- CMD 00100000 '20' (w)
251
            -- ADD 00000010 '02'
252
            -- DIN 00000000000001 '0001'
           254
           nSS_spi <= '0';
            wait for 100 ns;
256
257
           for i in 0 to 31 loop --invio dati su mosi
258
               s_mosi <= MOSI_wr(31 - i);</pre>
                s_clock <= '1';
260
               wait for 500 ns;
261
262
                s_clock <= '0';
263
                wait for 500 ns;
            end loop;
264
265
            wait for 200 ns;
            nSS_spi <= '1';
267
268
            wait for 5 us; -- tempo affinche il dato venga mandato in memoria
260
            -- LETTURA DELLO STATUS REGISTER: r03
270
            -- CMD 00100001 '21' (r)
271
272
            -- ADD 00000011 '03'
            MOSI_rd <= "00100001" & "00000011";
273
            nSS_spi <= '0';
274
            wait for 1 us;
275
276
           for i in 0 to 15 loop --invio dati su mosi
277
               s_{mosi} \le MOSI_{rd}(15 - i);
278
               s_clock <= '1';
279
                wait for 500 ns;
               s_clock <= '0';
281
               wait for 500 ns;
283
           end loop;
284
            for i in 0 to 18 loop -- aspetto il dato sul MISO
286
              s_clock <= '1';
                if (s_miso /= 'Z') then
                   MISO_rd(cnt_bit) <= s_miso;
                    cnt_bit := cnt_bit - 1;
                end if;
```

```
291
                 wait for 500 ns;
                 s_clock <= '0';
292
                 wait for 500 ns;
293
294
             end loop;
295
             cnt_bit := 15;
             nSS_spi <= '1';
             wait for 5 us;
         end process RD_WR_process;
300
301
302 end architecture;
```

## E.2 Testbench con I/O da file

```
library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
   use std.textio.all;
   use ieee.std_logic_textio.all;
   entity tb_crc_complete is
8
   end tb_crc_complete;
   architecture behavioral of tb_crc_complete is
11
        -- definizione segnali interni
12
        signal clock : std_logic := '0';
                                                        -- main clock
13
        signal s_clock : std_logic := '0';
                                                        -- system clock
14
        signal nSS_spi : std_logic := '1';
                                                        -- slave select
15
        signal reset : std_logic := '0';
signal s_mosi : std_logic := '1';
                                                        -- reset esterno
16
                                                        -- MOSI seriale
17
        signal s_miso : std_logic := 'Z';
                                                        -- MISO seriale
18
        signal MOSI_wr : std_logic_vector(31 downto 0); -- vettore dati per WR
19
        signal MOSI_rd : std_logic_vector(15 downto 0); -- vettore dati per RD
20
        signal MISO_rd : std_logic_vector(15 downto 0); -- vettore restituito su MISO
21
22
        -- definizione file di I/O
23
      file file_INPUT_SINGLE : text;
24
       file file_INPUT_LONG : text;
25
      file file_OUTPUT_SINGLE : text;
26
       file file_OUTPUT_LONG
                               : text;
27
28
        -- dichiarazione UUT
29
       component top_level is
30
          port (
31
                CK, SCK : in std_logic;
32
                nSS : in std_logic;
33
                RST
                        : in std_logic;
34
                MOSI
                        : in std_logic;
35
                      : out std_logic
                MISO
36
            );
37
        end component;
38
39
40
41
        -- istanza UUT
42
```

```
TB_CRC_CALCULATOR : top_level
43
        port map(
44
           CK => clock, SCK => s_clock,
45
            RST => reset, nSS => nSS_spi,
46
            \texttt{MOSI} \Rightarrow \texttt{s\_mosi}, \ \texttt{MISO} \Rightarrow \texttt{s\_miso}
47
        );
48
49
        -- Process CK (clock FPGA, periodo 100 ns, f=10 MHz)
50
        CK_process : process
51
52
        begin
            wait for 50 ns;
53
            clock <= not clock;</pre>
54
        end process CK_process;
55
56
        -- Process di lettura e scrittura con {\rm I}/{\rm O} su file
57
58
        RD_WR_process : process
            variable v_ILINE : line; -- riga file di input
59
60
            variable v_OLINE : line; -- riga file di output
            variable v_CMD_WR : std_logic_vector(31 downto 0);
61
            variable v_CMD_RD : std_logic_vector(15 downto 0);
62
            variable cnt_bit : integer := 15;
63
64
        begin
65
            wait for 100 ns;
67
            reset <= '1';
            wait for 100 ns;
69
            reset <= '0';
71
72
            --* Calcolo di CRC di singole parole di 16 bit
73
            74
75
76
            -- Apro file di I/O in modalità di lettura/scrittura
            file_open(file_INPUT_SINGLE, "input_commands_single.txt", read_mode);
77
78
            file_open(file_OUTPUT_SINGLE, "output_results_single.txt", write_mode);
79
            -- Leggo da input_commands_single.txt
80
81
            while not endfile(file_INPUT_SINGLE) loop
82
83
                 -- scrittura
84
                readline(file_INPUT_SINGLE, v_ILINE);
                read(v_ILINE, v_CMD_WR);
85
                MOSI_wr <= v_CMD_WR;</pre>
                nSS_spi <= '0';
87
                wait for 100 ns;
89
                for i in 0 to 31 loop
90
                    s_mosi <= MOSI_wr(31 - i);</pre>
91
                    s_clock <= '1';
92
                    wait for 500 ns;
93
                    s_clock <= '0';
94
95
                    wait for 500 ns;
96
                end loop;
97
98
                wait for 200 ns;
                nSS_spi <= '1';
99
                wait for 5 us;
```

```
-- lettura
102
              MOSI_rd <= "00100001" & "00000001";
103
              nSS_spi <= '0';</pre>
104
              wait for 1 us;
105
              for i in 0 to 15 loop
                s_mosi <= MOSI_rd(15 - i);</pre>
                 s_clock <= '1';
100
                 wait for 500 ns;
110
                 s_clock <= '0';
111
                 wait for 500 ns;
112
113
              end loop;
114
              for i in 0 to 18 loop
115
                s_clock <= '1';
116
                 if (s_miso /= 'Z') then
117
                     MISO_rd(cnt_bit) <= s_miso;</pre>
118
                     cnt_bit := cnt_bit - 1;
110
                 end if;
120
                 wait for 500 ns;
121
                 s_clock <= '0';
122
                 wait for 500 ns;
123
124
             end loop;
125
              cnt_bit := 15;
126
              nSS_spi <= '1';
              wait for 2 us;
128
130
              -- Scrivo in output_results.txt
              write(v_OLINE, MISO_rd, right, 16);
131
              writeline(file_OUTPUT_SINGLE, v_OLINE);
132
133
134
              -- reset
              135
              nSS_spi <= '0';
136
              wait for 100 ns;
137
138
              for i in 0 to 31 loop
139
                s_{mosi} \le MOSI_wr(31 - i);
140
                 s_clock <= '1';
141
142
                 wait for 500 ns;
143
                 s_clock <= '0';
144
                  wait for 500 ns;
145
              end loop;
146
              wait for 200 ns;
147
              nSS_spi <= '1';
148
              wait for 5 us;
149
          end loop;
151
           -- Chiudo i file di I/O
154
         file_close(file_INPUT_SINGLE);
          file_close(file_OUTPUT_SINGLE);
155
156
           157
           --* Calcolo di CRC di messaggi lunghi
158
           159
```

```
161
              -- Apro file di I/O in modalità di lettura/scrittura
              file_open(file_INPUT_LONG, "input_commands_long.txt", read_mode);
             file_open(file_OUTPUT_LONG, "output_results_long.txt", write_mode);
163
164
             -- Leggo da input_commands_long.txt
             while not endfile(file_INPUT_LONG) loop
166
167
168
                 -- scrittura
                 readline(file_INPUT_LONG, v_ILINE);
169
                 read(v_ILINE, v_CMD_WR);
170
                 MOSI_wr <= v_CMD_WR;</pre>
171
                nSS_spi <= '0';
172
                 wait for 100 ns;
173
174
                 for i in 0 to 31 loop
175
                     s_mosi <= MOSI_wr(31 - i);</pre>
176
                     s_clock <= '1';
177
                     wait for 500 ns;
178
                     s_clock <= '0';
179
180
                     wait for 500 ns;
181
                 end loop;
182
                 wait for 200 ns;
183
                 nSS_spi <= '1';
184
                 wait for 5 us;
185
                 -- lettura
                 MOSI_rd <= "00100001" & "00000001";
                 nSS_spi <= '0';
189
                 wait for 1 us;
191
                 for i in 0 to 15 loop
192
                    s_mosi <= MOSI_rd(15 - i);</pre>
193
                     s_clock <= '1';
194
                     wait for 500 ns;
195
                     s_clock <= '0';
196
                     wait for 500 ns;
197
                 end loop;
198
                 for i in 0 to 18 loop
201
                     s_clock <= '1';
                     if (s_miso /= 'Z') then
202
203
                         MISO_rd(cnt_bit) <= s_miso;</pre>
204
                          cnt_bit := cnt_bit - 1;
205
                     end if;
                     wait for 500 ns;
206
                     s_clock <= '0';
                     wait for 500 ns;
                 end loop;
200
210
                 cnt_bit := 15;
211
                 nSS_spi <= '1';
212
213
                 wait for 2 us;
214
215
                 -- Scrivo in output_results.txt
216
                 write(v_OLINE, MISO_rd, right, 16);
                 writeline(file_OUTPUT_LONG, v_OLINE);
217
218
             end loop;
210
```

```
-- Chiudo i file di I/O
file_close(file_INPUT_LONG);
file_close(file_OUTPUT_LONG);

wait;
end process;

end architecture;
```

# E.3 Automatizzazione della simulazione con C++

#### E.3.1 Classe Tools

```
#include <iostream>
#include <fstream>
3 #include <cstring>
4 #include <string>
5 #include <vector>
6 #include <algorithm>
8
   using namespace std;
   #include "Tools.hpp"
   #include "Converter.hpp"
12
   // Costruttore
13
    Tools::Tools(string p, int d, string c)
14
        : poly{p}, deg{d}, crc{c}
15
16
        vector_message.clear();
17
18
        vector_crc.clear();
19
    // Distruttore
21
    Tools::~Tools() {}
22
23
   // Imposta il polinomio generatore di CRC
24
   // @param generator: polinomio generatore (11021 CRC-16-CCITT)
25
   // @param degree: grado polinomio generatore (16 per CRC-16-CCITT)
26
   // @param init_value: valore di inizializzazione del LFSR (0 per XMODEM)
27
28
   void Tools::set_crc(string generator, int degree, int init_value)
29
        poly = generator;
30
        deg = degree;
31
        init = init_value;
32
33
        // individuo i coefficienti del polinomio generatore per capire quando usare l'xor
34
        coefficients.clear();
35
        for (int i = 0; i < generator.length(); i++)</pre>
36
37
            if (generator.substr(i, 1) == "1" && i != 0 && i != generator.length() - 1)
38
                coefficients.push_back(i - 1);
39
        }
40
   }
41
42
   // Calcola il CRC di una parola di 16 bit e la scrive su file
```

```
// @param message: messaggio di cui calcolare il CRC in formato binario
    void Tools::calc_crc(string message, ofstream &outFile)
45
46
         Converter C;
47
        vector_message.clear();
48
        vector_crc.clear();
49
        vector<int> old_crc;
50
51
        // inserisco il crc nel vettore
52
        for (int i = 0; i < deg; i++)
53
54
             vector_crc.push_back(init);
55
56
57
        message += "000000000000000";
59
        // inserisco il messaggio nel vettore
60
61
         for (int i = 0; i < message.length(); i++)</pre>
62
         {
             vector_message.push_back(stoi(message.substr(i, 1)));
63
         }
64
65
         // calcolo il CRC usando la stessa tecnica implementata a livello circuitale
66
         for (int i = 0; i < message.length(); i++)</pre>
67
68
         {
69
             old_crc = vector_crc;
             int msg = vector_message.front();
                                                             // ingresso LFSR = MSB messaggio
70
             vector_message.erase(vector_message.begin()); // rimuovo MSB dal messaggio
71
             for (int j = deg - 1; j >= 0; j--)
73
             {
74
                 if (j == deg - 1)
75
                     vector_crc[j] = msg ^ old_crc[0];
76
                 else if (find(coefficients.begin(), coefficients.end(), j) !=
77
                 \,\,\hookrightarrow\,\,\, \texttt{coefficients.end())}
78
                     vector_crc[j] = old_crc[j + 1] ^ old_crc[0];
                 else
79
                     vector_crc[j] = old_crc[j + 1];
80
81
             }
82
         }
83
84
         for (int i = 0; i < deg; i++)</pre>
85
             outFile << vector_crc[i];</pre>
87
88
         outFile << endl;</pre>
   }
89
```

### E.3.2 Classe Converter

```
#include <iostream>
#include <fstream> // per il file processing
#include <string> // per creazione e manipolazione stringhe
#include <cstring> // per manipolazione di stringhe C-like
#include <cmath> // per l'elevazione a potenza con pow(a,b)
#include "Converter.hpp"
#include "Converter.hpp"
```

```
8
    using namespace std;
9
    // Costruttore
11
   Converter::Converter(int n, int r)
       : number{n}, result{} {}
13
14
   // Distruttore
15
   Converter::~Converter() {}
16
17
    // Converte un numero da intero a binario (con parallelismo a n bit) e scrive il
    \hookrightarrow risultato in un file
   void Converter::intToBin(string conv_number, unsigned int n, ofstream &outFile)
        int digit;
                                   // singola cifra del numero da convertire
21
        number = stoi(conv_number); // numero (intero) da convertire
23
        // Sfruttiamo l'overloading dell'operatore >> (shift right)
24
        // Ad ogni iterazione shiftiamo number a dx di i posizioni (ovvero calcoliamo number
        \hookrightarrow % 2^i) e mettiamo il risultato in bitwise and con 1
        for (int i = n - 1; i \ge 0; i--)
27
            digit = (number >> (i)) & 1;
            outFile << digit;</pre>
29
30
    }
31
32
   // Converte un numero da binario a intero
   int Converter::binToInt(string conv_number)
34
35
       result = 0;
36
       int bit_number = conv_number.length();
37
       for (int i = 0; i < bit_number; i++)</pre>
38
39
            40
                                                           // trasformo il bit in un numero
           int bit_int = stoi(bit);
41
            result += pow(2, bit_number - 1 - i) * bit_int; // incremento il risultato
42
43
        return result;
44
45
```

### E.3.3 Classe Simulation

```
#include "Simulation.hpp"
16
    using namespace std;
17
    // Costruttore
    Simulation::Simulation(unsigned int c)
19
         : correct{c} {}
    // Distruttore
    Simulation::~Simulation() {}
23
    // Genero file con i comandi per lo slave SPI
    // @param iFName = nome file contenente comandi di interazione con l'interfaccia a
26
     \hookrightarrow \quad \text{registri} \quad
    // @param ref_FName = nome file contenente i dati generati (per confronto con i

→ risultati di Modelsim)

    void Simulation::generateCommands(string iFName)
    {
         Converter C;
30
         // check esistenza file (se non esistono li creo con una chiamata a system)
32
         if (!filesystem::exists(iFName))
33
             system(("touch " + iFName).c_str());
34
         // apro il file di input
36
         ofstream input_oF(iFName);
37
         // scrivo i comandi di scrittura e lettura generando casualmente 100 parole di 16
         \hookrightarrow bit di cui calcolare il CRC
         if (input_oF) // se l'apertura è andata a buon fine
40
41
             for (int word = 0; word < 100; word++)</pre>
42
43
             {
                 int din = rand() % 65536; // dato da scrivere
44
                 // scrivo comando di scrittura di DIN nell'indirizzo 0 (Data In Register)
46
                 C.intToBin(to_string(32), 8, input_oF); // comando di scrittura
47
48
                 C.intToBin(to_string(0), 8, input_oF);
                                                             // indirizzo
                 C.intToBin(to_string(din), 16, input_oF); // dato
49
                 input_oF << endl;</pre>
             }
51
52
53
             // chiudo il file di input
54
             input_oF.close();
         }
55
    }
56
57
    // Calcolo il CRC di singole parole
    void Simulation::generateReference_CRCsingle(string iFName, string ref_FName)
59
60
         // apro il file di input in lettura e il file dei CRC di riferimento in scrittura
61
62
         ifstream input_iF(iFName);
63
         ofstream ref_F(ref_FName);
64
         string line;
65
         Tools CRC_calculator;
66
67
68
         // imposto parametri per calcolo CRC-16-CCITT XMODEM
         // generatore = x^16 + x^12 + x^5 + 1, LFSR inizializzato a 0
69
```

```
CRC_calculator.set_crc("10001000000100001", 16, 0);
 71
         if (input_iF && ref_F)
 72
 73
             while (getline(input_iF, line))
 74
                 string message = line.substr(16, 16); // nuovo messaggio
76
                 CRC_calculator.calc_crc(message, ref_F);
78
         }
79
80
         // chiudo i file
81
82
         input_iF.close();
         ref_F.close();
83
     }
84
85
86
    void Simulation::generateReference_CRClong(string iFName, string ref_FName)
87
88
         // apro il file di input in lettura e il file dei CRC di riferimento in scrittura
89
         ifstream input_iF(iFName);
         ofstream ref_F(ref_FName);
90
         string line;
91
92
         Tools CRC_calculator;
93
94
         // imposto parametri per calcolo CRC-16-CCITT XMODEM
95
         // generatore = x^16 + x^12 + x^5 + 1, LFSR inizializzato a 0
96
         CRC_calculator.set_crc("10001000000100001", 16, 0);
97
98
         string message;
         if (input_iF && ref_F)
99
100
             while (getline(input_iF, line))
                 message += line.substr(16, 16); // aggiungo nuova parola
                 CRC_calculator.calc_crc(message, ref_F);
104
             }
105
         }
106
107
         // chiudo i file
         input_iF.close();
110
         ref_F.close();
111
113
     // Esecuzione simulazione mediante chiamata a system
     void Simulation::run(string fileCompilazione)
114
115
         system(("vsim -c -do " + fileCompilazione).c_str()); // lancio la simulazione
116
     }
117
    // Controlla la correttezza dei risultati
110
     unsigned int Simulation::report(string risultati_tb, string risultati_ref)
120
121
         string line_tb, line_ref; // righe dei due file
                                  // contatore di riga del file generato dalla tb
         int cnt_lines_tb = 0;
         int cnt_lines_ref = 0;
                                   // contatore di riga del file di riferimento
         int tot_correct = 0;
                                    // numero totale di righe corrette all'interno del file
125
         \hookrightarrow generato dalla tb
126
         // apro i file in lettura
```

```
128
         ifstream tbF(risultati_tb);
129
         ifstream ref_F(risultati_ref);
130
         while (tbF.good() && ref_F.good())
131
132
              // estraggo una riga da ognuno dei due file
             if (getline(tbF, line_tb) && getline(ref_F, line_ref))
134
                 // se i risultati della tb e del file di riferimento sono uguali incremento
136
                  \hookrightarrow il contatore di righe corrette
                 if (line_tb == line_ref)
137
138
                 {
                      tot_correct++;
139
                 }
140
                 // se i risultati sono diversi, esco dal ciclo (non ho più bisogno di
141

→ controllare le righe restanti)

                 else
142
                 {
143
                      cout << "Errore con il messaggio inviato alla riga " << cnt_lines_tb <<</pre>
144
                      break;
145
                 }
146
147
                 // incremento i contatori di riga
148
                 cnt_lines_tb++;
149
                 cnt_lines_ref++;
150
             }
151
         }
         // chiudo i file
154
         tbF.close();
155
         ref_F.close();
156
157
         // stabilisco il valore del flag che mi dice se la simulazione è andata a buon fine
158
         if ((cnt_lines_tb == cnt_lines_ref) && (tot_correct == cnt_lines_ref))
159
             correct = 1;
         else
161
             correct = 0;
163
164
         return correct;
165
```

### E.3.4 Main

```
#include "Simulation.hpp"
16
   using namespace std;
  int main(int argc, char **argv)
19
      int ret = 0;
                      // variabile per il return
21
      Simulation Simulator; // oggetto della classe Simulation per l'automatizzazione
      \hookrightarrow della simulazione
      Tools CRC_calculator;
23
      Inizializzazione degli oggetti necessari alla gestione dei file
26
      27
      string tbFileName = "tb_crc_complete.vhd"; // testbench
                                       // file con le info per la simulazione
      string compileFileName = "compile.do";
30
      string input_singleFileName = "input_commands_single.txt";
31
      string input_longFileName = "input_commands_long.txt";
32
      string ref_singleFileName = "ref_single.txt";
33
      string ref_longFileName = "ref_long.txt";
34
      string tb_singleFileName = "output_results_single.txt";
35
      string tb_longFileName = "output_results_long.txt";
36
      // check esistenza testbench
38
      if (!filesystem::exists(tbFileName))
39
40
         cerr << "Errore! La testbench " << tbFileName << " non esiste." << endl;</pre>
41
42
         ret = 1;
      }
43
44
      // check esistenza file per la compilazione
45
46
      if (!filesystem::exists(compileFileName))
47
         cerr << "Errore! Il file per la compilazione " << compileFileName << " non</pre>
48
         ret = 1;
49
50
51
52
      Calcolo del CRC di singole parole da 16 bit
53
54
      55
56
      // generazione file di scrittura
      Simulator.generateCommands(input_singleFileName);
57
      // generazione file di riferimento
58
      Simulator.generateReference_CRCsingle(input_singleFileName, ref_singleFileName);
59
60
      61
                         Calcolo del CRC di messaggi lunghi
62
      63
64
65
      // generazione file di scrittura
66
      Simulator.generateCommands(input_longFileName);
67
      // generazione file di riferimento
68
      Simulator.generateReference_CRClong(input_longFileName, ref_longFileName);
60
      // simulazione automatizzata
```

```
71
         cout << endl
             72
              << endl;
73
         cout << "Inizio Simulazione Modelsim" << endl;</pre>
74
         Simulator.run(compileFileName);
 75
76
        cout << endl
             << "Fine Simulazione Modelsim" << endl;
77
        78
             << endl
79
80
             << endl;
81
        // controllo risultati
82
         cout << "Calcolo CRC di singole parole di 16 bit:" << endl;</pre>
83
        int single_OK = Simulator.report(ref_singleFileName, tb_singleFileName);
84
85
        if (single_OK == 1)
86
            cout << "I risultati della simulazione corrispondono a quelli generati con lo</pre>
87

    script C++." << endl
</pre>
                 << endl;
         }
89
         else
90
91
            cout << endl
92
                 "Non tutti i risultati della simulazione corrispondono a quelli generati
93

→ con lo script C++." << endl
</p>
                 << endl;
94
        }
95
96
         cout << endl
97
             << "Calcolo CRC di messaggi arbitrarimente lunghi (fino a 100 parole):" <<
98
        int long_OK = Simulator.report(ref_longFileName, tb_longFileName);
99
        if (long_OK == 1)
100
101
            cout << "I risultati della simulazione corrispondono a quelli generati con lo</pre>

    script C++." << endl
</pre>
                 << endl;
        }
104
        else
106
107
            cout << endl
                 "Non tutti i risultati della simulazione corrispondono a quelli generati

→ con lo script C++." << endl
</p>
                 << endl;
        }
111
        if (single_OK && long_OK)
113
            cout << "Il calcolatore di CRC-16-CCITT/XMODEM funziona correttamente! :)" <<</pre>
114
             \hookrightarrow endl;
        }
115
         else
116
117
118
            cout << "Il calcolatore di CRC-16-CCITT/XMODEM non funziona correttamente. :("</pre>
            \hookrightarrow << endl;
         }
119
         cout << endl;</pre>
         return ret; // punto di uscita dal programma
121
    }
122
```

### E.4 Test su VirtLab

```
library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4 library lpm;
5 use lpm.lpm_components.all;
6 library altera_mf;
   use altera_mf.altera_mf_components.all;
9
   entity user is
    port (
10
       -- Main clock inputs
11
12
      mainClk : in std_logic;
       slowClk : in std_logic;
13
       -- Main reset input
14
      reset : in std_logic;
15
       -- MCU interface (UART, I2C)
16
      mcuUartTx : in std_logic;
17
      mcuUartRx : out std_logic;
18
      mcuI2cScl : in std_logic;
      mcuI2cSda : inout std_logic;
20
       -- Logic state analyzer/stimulator
22
      lsasBus : inout std_logic_vector(31 downto 0);
      -- Dip switches
      switches : in std_logic_vector(7 downto 0);
       -- LEDs
25
       leds : out std_logic_vector(3 downto 0)
26
    );
27
28
   end user;
    architecture behavioural of user is
30
31
      signal clk : std_logic;
32
     signal pllLock : std_logic;
34
     signal lsasBusIn : std_logic_vector(31 downto 0);
35
     signal lsasBusOut : std_logic_vector(31 downto 0);
36
     signal lsasBusEn : std_logic_vector(31 downto 0) := (others => '0');
37
38
     signal mcuI2cDIn : std_logic;
39
     signal mcuI2CDOut : std_logic;
40
     signal mcuI2cEn : std_logic := '0';
41
42
     component myAltPll
43
      port (
44
       areset : in std_logic := '0';
45
        inclk0 : in std_logic := '0';
46
        c0 : out std_logic;
47
         locked : out std_logic
48
      );
49
     end component;
51
     component top_level is
52
      port (
53
         CK : in std_logic;
54
        SCK : in std_logic;
55
        nSS : in std_logic;
56
```

```
RST : in std_logic;
57
        MOSI : in std_logic;
58
        MISO : out std_logic
59
      );
60
61
     end component;
62
63
   begin
64
      65
66
     --* Main clock PLL
67
     myAltPll_inst : myAltPll port map(
69
     areset => reset,
70
      inclk0 => mainClk,
71
      c0
72
         => clk,
      locked => pllLock
73
74
75
76
     __**********************************
77
78
     79
     leds(2 downto 0) <= switches(2 downto 0);</pre>
     lsasbusEn (14) <= '1';
81
82
83
84
     --* lsasBus : inout std_logic_vector( 31 downto 0 )
85
86
87
     lsasBusIn <= lsasBus;</pre>
88
     lsasBus_tristate :
89
     process (lsasBusEn, lsasBusOut) is
90
     begin
91
     for index in 0 to 31 loop
92
       if lsasBusEn(index) = '1' then
93
         lsasBus(index) <= lsasBusOut (index);</pre>
94
       else
95
96
         lsasBus(index) <= 'Z';</pre>
97
       end if;
98
      end loop;
99
     end process;
100
     leds(3) <= '1';
101
     crc : top_level
103
     port map(
104
      CK => mainClk,
105
      SCK => lsasbus(13),
106
     nSS => lsasbus(12),
107
     RST => switches(0),
108
     MOSI => lsasbus(15),
110
      MISO => lsasbusOut(14)
111
112
end behavioural;
```

# Riferimenti bibliografici

- [1] Algebra dei campi finiti: https://www.doc.ic.ac.uk/~mrh/330tutor/ch04s04.html
- [2] International Telecommunication Union (ITU) website: https://www.itu.int/en/Pages/default.aspx
- [3] Catalogue of parametrised CRC algorithms with 16 bits: https://reveng.sourceforge.io/crc-catalogue/16.htm
- [4] ITU-T Recommendation V.41 (11/88): https://www.itu.int/rec/T-REC-V.41/en
- [5] Williams, R. N. (Copyright), A painless guide to CRC error detection algorithms (1993), version 3: http://www.ross.net/crc/download/crc\_v3.txt
- [6] Dizon, R., CpE 405 Final Project: CRC-16-CCITT Hardware Implementation: http://www.ee.unlv.edu/~regent/NVSG/CRC16.pdf
- [7] On-line CRC calculation and free library by Lammert Bies: https://www.lammertbies.nl/comm/info/crc-calculation