

DIPARTIMENTO DI ELETTRONICA E TELECOMUNICAZIONI Corso di Laurea Magistrale in Ingegneria Elettronica

Sistemi Digitali Integrati LABORATORIO 2

Progettazione di uno slave SPI

Prof. Massimo Ruo Roch

Laboratorio LED3

Author: Bricco Letizia (s328719)

Indice

1	Intro	oduzione	2
2	Desc 2.1	Specifiche	3 3
	2.2	2.1.2 Protocollo di lettura	4
	2.2	Connessioni I/O	5 6
	2.3	Progettazione di Execution Unit e Control Unit	
		2.3.1 Execution Unit	6 7
3	Test	del funzionamento	8
	3.1	Simulazione ModelSim automatizzata con C++	9
	3.2	Test su piattaforma fisica	9
Α	Exec	cution Unit	12
В	Con	trol Unit	13
C	Tim	ing diagram	17
D	Descrizione dell'hardware		
	D.1	Component	20
		D.1.1 Registro	20
		D.1.2 SIPO	20
		D.1.3 PISO	21
		D.1.4 Rilevatore dei fronti di SCK	22
		D.1.5 Rilevatore del comando <i>read/write</i>	23
		D.1.6 Contatore a 5 bit	23
		D.1.7 Multiplexer a due vie per l'alta impedenza	24
	D.2	Progetto completo	24
		D.2.1 Register file	24
		D.2.2 Slave SPI	25
		D.2.3 Top level	33
Ε	Test	i.	35
	E.1	Testbench a scopo di debug	35
	E.2	Testbench con I/O da file	39
	E.3	Automatizzazione della simulazione con C++	41
	-	E.3.1 Classe Converter	41
		E.3.2 Classe Simulation	42
		E.3.3 Main	44
	E.4	Test su VirtLab	46

Sommario

L'obiettivo del progetto è sviluppare e testare uno slave SPI in grado di effettuare transazioni di lettura e scrittura arbitrarie su un'opportuna interfaccia a registri.

Il circuito è stato realizzato rispettando rigorose specifiche di progetto per quanto riguarda sia il parallelismo dei segnali sia il regime di *timing* del sistema.

Inoltre, la *control unit* è stata progettata come una macchina a stati di Moore: in tal modo, il timing dei controlli risulta deterministico in quanto dipende unicamente dal clock di sistema.

La descrizione dell'architettura è stata implementata in VHDL in maniera gerarchica e il corretto comportamento è stato verificato sia mediante *testbench* sia su piattaforma fisica.

La simulazione è stata condotta utilizzando l'ambiente di sviluppo basato su Quartus-ModelSim e, per testare il blocco in maniera il più possibile completa, è stata automatizzata mediante uno script in linguaggio C++.

Per il test fisico, invece, ci si è avvalsi della scheda VirtLAB e, in particolare, il micro-controllore master STM32L496 è stato utilizzato come master SPI per la trasmissione e la ricezione dei dati.

1 Introduzione

Il protocollo SPI (*Serial Peripheral Interface*) è un protocollo di interfaccia seriale sincrona *full-duplex* proposto dalla Motorola come standard di comunicazione tra un microcontrollore e gli altri componenti di un circuito integrato.

Pur non essendo standardizzato, il suo utilizzo è molto frequente: ad esempio, una nota variante del protocollo SPI è il bus Microwire ™ sviluppato dalla National Semiconductor.

La trasmissione avviene tra un dispositivo detto *master*, tipicamente il MCU, e uno o più chip periferici detti *slave*: il master controlla il bus, genera il segnale di clock, decide quando iniziare e terminare la comunicazione e con quale slave interagire; viceversa, lo slave è operativo solo quando selezionato dal master e si occupa di ricevere o trasmettere dati sul bus a seconda del comando ad esso impartito.

In ogni istante, il master può comunicare con uno solo degli slave, ma non ci sono limiti sulla lunghezza del messaggio da trasmettere, che è determinata unicamente dallo standard di comunicazione adottato dal costruttore.

Il protocollo si basa su quattro segnali, il cui nome può variare a seconda del costruttore; vengono qui utilizzati i nomi delle connessioni dell'IP sviluppata durante l'esperienza di laboratorio:

- SCK (Serial Clock): generato dal master, è il segnale utilizzato per rendere sincrono il trasferimento dati.
- nSS (Slave Select): generato dal master per scegliere con quale slave vuole comunicare; si tratta di un segnale attivo basso, i.e., viene asserito quando subisce una transizione dal livello logico '1' al livello logico '0'; per limitare i consumi, tipicamente si fa in modo che SCK sia attivo solo quando nSS è asserito.
- MOSI (*Master Out Slave In*): è un'uscita per il master e un ingresso per lo slave, viene usato per la trasmisione di informazioni da master a slave.
- MISO (*Master In Slave Out*): è un ingresso per il master e un'uscita per lo slave, viene usato per la trasmissione di inforamzioni da slave a master.

Per quanto riguarda la frequenza di scambio dei dati, vi è un limite superiore che dipende dalle caratteristiche dei singoli dispositivi connessi sulla linea e dal loro numero: infatti, ogni slave aggiuntivo introduce una capacità parassita che aumenta il tempo di propagazione dei segnali.

La massima frequenza di funzionamento si ottiene facilmente dalle equazioni di timing:

$$\begin{cases}
\frac{T_{\text{sck}}}{2} \ge t_{\text{out}}^{\text{m}} + t_{\text{p}}^{\text{bus}} + t_{\text{s}} \\
\frac{T_{\text{sck}}}{2} \ge t_{\text{out}}^{\text{s}} + t_{\text{p}}^{\text{bus}} + t_{\text{s}}
\end{cases}$$
(1.1)

dove

- 1. $T_{sck} = 1/f_{sck}$ è la frequenza del SCK;
- 2. t_{out}^{m} e t_{out}^{s} sono i ritardi del master output e dello slave output rispetto al clock;
- 3. $t_{\rm p}^{\rm bus}$ è il tempo di propagazione lungo la linea, che dipende linearmente dalla capacità parassita;
- 4. t_s è il tempo di setup prima del campionamento.

2 Descrizione generale e funzionale

Questo paragrafo è dedicato ad una breve descrizione dei vincoli di progetto, della topologia del circuito e della derivazione dell'unità di controllo a partire dal timing del sistema.

2.1 Specifiche

Il protocollo SPI per la trasmissione dati può essere di quattro categorie, definite dal valore di due parametri di temporizzazione:

- CPOL (Clock Polarity): stabilisce il livello logico del serial clock negli istanti in cui nSS non è asserito:
- CPHA (*Clock Phase*): stabilisce se il campionamento e/o lo shift dei dati avvengono sul fronte di salita (0) o di discesa (1) del serial clock.

Il protocollo adottato per la progettazione della IP è quello convenzionalmente denotato come SPI_MODE_1 , corrispondente ai valori CPOL=0 (clock polarity) e CPHA=1 (clock phase). Questo significa che:

- 1. Quando nSS non è asserito, la linea di SCK è posta al livello logico '0';
- 2. Master e slave campionano i dati in corrispondenza dei fronti di discesa di SCK;
- 3. Master e slave cambiano le proprie uscite in corrispondenza dei fronti di salita di SCK.

Inoltre, sono stati imposti dei vincoli sulla frequenza del clock di sistema CK e del serial clock SCK: si è assunto che la frequenza di CK fosse pari a $f_{\rm ck}=10\,{\rm MHz}$ e si è assunto che il bus SPI avesse una frequenza di SCK pari a $f_{\rm sck}\leq 1\,{\rm MHz}$.

2.1.1 Protocollo di scrittura

Il protocollo adottato per effettuare una transazione di scrittura è il seguente:

1. Il master seleziona la periferica asserendo lo slave select nSS;

2. Sulla linea MOSI viene inviata una prima parola di 8 bit, che rappresenta il comando da eseguire (CMD), ed assume il valore

$$CMD = (32)_{10} = (20)_{16} = (00100000)_{2}.$$
 (2.1)

- 3. Subito dopo l'invio del comando, sulla linea MOSI viene inviata una seconda parola di 8 bit, che identificano l'indirizzo del registro in cui verrà memorizzato il dato (A);
- 4. Successivamente, sulla linea MOSI viene inviata un'ultima parola, questa volta codificata su 16 bit, che rappresenta il dato DIN da scrivere nel registro corrispondente all'indirizzo A;
- 5. Infine, la periferica viene deselezionata mediante il deasserimento di nSS;
- 6. Durante l'intera transazione, la linea MISO si trova in condizione di alta impedenza 'Z';
- 7. Il comando CMD, l'indirizzo A e il dato DIN vengono inviati serialmente sulla linea MOSI come un'unica parola di 32 bit e, oltre allo slave select, non sono previsti altri segnali per individuare gli istanti iniziale e finale della transazione.

Il protocollo adottato impone importanti vincoli sulla struttura delle interfacce a registri con cui lo slave SPI può interagire: dal momento che A è codificato su 8 bit, la periferica può inviare dati soltanto a $2^8 = 256$ locazioni differenti; inoltre, la dimensione massima delle parole che si possono memorizzare è 16 bit, il che limita la capacità massima della struttura di memoria a

$$(256 \times 16) \text{ bit} = 4 \text{ kbit}.$$
 (2.2)

Per una descrizione più dettagliata delle connessioni di I/O e della struttura della memoria, si rimanda al paragrafo 3.

2.1.2 Protocollo di lettura

Il protocollo adottato per effettuare una transazione di lettura è il seguente:

- 1. Il master seleziona la periferica asserendo lo slave select nSS;
- 2. Sulla linea MOSI viene inviata una prima parola di 8 bit, che rappresenta il comando da eseguire (CMD), ed assume il valore

$$CMD = (33)_{10} = (33)_{16} = (00100001)_2.$$
 (2.3)

- 3. Subito dopo l'invio del comando, sulla linea MOSI viene inviata una seconda parola di 8 bit, che identificano l'indirizzo del registro in cui verrà memorizzato il dato (A);
- 4. A questo punto, la linea MISO esce dalla condizione di alta impedenza e il MISO invia su di essa la parola da 16 bit contenuta nel registro corrispondente all'indirizzo A;
- 5. Infine, la periferica viene deselezionata mediante il deasserimento di nSS.




Figura 2.1: Slave SPI

2.2 Connessioni I/O

Lo schema delle porte di ingresso e di uscita della IP progettata, con i relativi parallelismi, è riportato in Figura 2.1. I segnali utilizzati sono i seguenti:

- CK (porta di ingresso, parallelismo 1 bit): clock di sistema con frequenza pari a 10 MHz, che fornisce la temporizzazione all'intero circuito; gli ingressi di tutti gli elementi sequenziali presenti nel circuito sono positive edge triggered, i.e., sono sensibili al fronte di salita di CK;
- SCK (porta di ingresso, parallelismo 1 bit): serial clock dell'interfaccia SPI con frequenza massima pari a 1 MHz. Come già detto, il protocollo SPI adottato impone che il campionamento dei dati avvenga sui fronti di discesa e che le uscite cambino sui fronti di salita;
- **nSS** (porta di ingresso, parallelismo 1 bit): slave select, i.e., bit di selezione della periferica che stabilisce gli istanti iniziale e finale di una transazione di scrittura o lettura;
- MOSI (porta di ingresso, parallelismo 1 bit): linea dati su cui vengono trasmessi serialmente i dati che il master invia allo slave; per evitare di realizzare una rete resistiva di *pull up*, non è prevista la possibilità che la linea vada in alta impedenza;
- MISO (porta di uscita, parallelismo 1 bit): linea dati su cui vengono trasmessi serialmente
 i dati che lo slave invia al master; essendo presente più di uno slave, è necessario che la
 linea esca dalla condizione di alta impedenza solo quando la periferica è selezionata e si sta
 effettuando un'operazione di lettura;
- RST (porta di ingresso, parallelismo 1 bit): segnale di reset asincrono che effettua il reset dello slave SPI, cancellando i dati che, attualmente, sono in fase di trasmissione o ricezione;
- RD (porta di uscita, parallelismo 1 bit): impulso di un colpo di CK che indica all'interfaccia
 a registri la necessità di effettuare una lettura; viene generato quando sul MOSI viene inviato
 il comando di lettura CMD = (33)₁₀;
- WR (porta di uscita, parallelismo 1 bit): impulso di un colpo di CK che indica all'interfaccia
 a registri la necessità di effettuare una scrittura; viene generato quando sul MOSI viene
 inviato il comando di lettura CMD = (32)₁₀;
- A (porta di uscita, parallelismo 8 bit): linea d'indirizzo, che indica il registro in cui si vuole scrivere il dato o dal quale lo si vuole leggere;

- DIN (porta di uscita, parallelismo 16 bit): bus dati utilizzato durante le operazioni di scrittura per inviare all'interfaccia a registri il dato da scrivere nell'indirizzo selezionato;
- **DOUT** (porta di ingresso, parallelismo 16 bit): bus dati utilizzato durante le operazioni di lettura per ricevere dall'interfaccia a registri il dato da restituire al master.

2.3 Progettazione di Execution Unit e Control Unit

L'architettura dello slave SPI progettato è mostrata in Figura A.1 (Appendice A), mentre la struttura della control unit può essere osservata nelle Figure B.1, B.2, B.3 e B.4 (Appendice B).

Come è possibile osservare, la topologia del datapath è piuttosto semplice ed è stata derivata dopo un'attenta analisi del timing di sistema, tenendo conto di due principi fondamentali:

Ricezione da MOSI. Il comando CMD, l'indirizzo A e il dato da scrivere DIN, che vengono trasmessi dal master allo slave sulla linea MOSI, entrano nella IP sottoforma di uno stream seriale di bit e, per ricostruire correttamente le parole da 8 o 16 bit, è necessario avvalersi di un registro a scorrimento di tipo SIPO (Serial In Parallel Out);

Trasmissione su MISO. Il dato da leggere DOUT, che viene trasmesso dallo slave al master sulla linea MISO, entra nella IP come un vettore da 16 bit e deve essere "serializzato" mediante un registro a scorrimento di tipo PISO (*Parallel In Serial Out*).

2.3.1 Execution Unit

Sulla base delle considerazioni del paragrafo precedente, è ora possibile analizzare nel dettaglio l'architettura:

- La memorizzazione di CMD, A (sia in lettura sia in scrittura) e DIN (in scrittura) avviene mediante tre shift register SIPO, denotati rispettivamente con CMD_SR, ADD_SR e DIN_SR: tali registri sono dotati di ingressi seriali collegati al MOSI e di uscite parallele a 16 bit; queste ultime, a loro volta, sono gli ingressi di tre registri, CMD_REG, ADD_REG e DIN_REG, che campionano il dato solo quando tutti i bit della parola di interesse sono stati caricati all'interno dei registri a scorrimento.
- Durante le operazioni di lettura, DOUT viene trasformato in una sequenza seriale di bit mediante il PISO DOUT_SR; la linea MISO non è collegata direttamente a DOUT_SR, bensì all'uscita del multiplexer EXIT_MUX, il cui segnale di selezione è denotato con S_MISO (1 bit):
 - 1. Se S MISO = 0, il MISO è in alta impedenza;
 - 2. Se S MISO = 1, sul MISO viene trasmessa la seguenza di bit generata da DOUT SR.
- A tale scopo, nel circuito è stato inserito un contatore a 5 bit, mostrato in Figura 2.2a, che viene incrementato ad ogni campionamento del MOSI da parte dello slave e solleva un flag quando arriva a 7 (TC8), 15 (TC16) e 31 (TC32): tali valori corrispondono rispettivamente, alla ricezione del bit meno significativo di CMD, A e DIN.
- Quando si solleva il flag TC8, CMD viene memorizzato in CMD_REG ed entra nel blocco combinatorio CMD BLOCK, che analizza il comando ricevuto:
 - 1. Se CMD = $(32)_{10}$ (comando di scrittura) viene sollevato il flag W_EN;
 - 2. Se CMD = $(33)_{10}$ (comadno di lettura) viene sollevato il flag R_EN.




Figura 2.2: Rappresentazione grafica dei blocchi più significativi presenti nella Execution Unit della IP.

- Dal momento che $f_{\rm sck} \leq 10 f_{\rm ck}$, SCK viene interpretato da CK come un vero e proprio dato e non come un segnale di clock; per tale motivo, i disturbi potrebbero essere interpretati erroneamente come dei fronti. Questo problema può essere aggirato utilizzando la tecnica del sovracampionamento o oversampling, che prevede di campionare il segnale ad una frequenza maggiore di quella prevista dal criterio di Nyquist. All'interno della execution unit è stata pertanto prevista la presenza del blocco EDGE, mostrato in Figura 2.2c: quattro campioni di SCK, campionati con frequenza pari a $f_{\rm ck}$, vengono memorizzati in un SIPO:
 - 1. Se l'uscita del SIPO è pari a 1100, si ha un fronte di discesa di SCK e viene sollevato il flag SCK HIx;
 - 2. Se l'uscita del SIPO è pari a 0011, si ha un fronte di salita di SCK e viene sollevato il flag SCK LOx.

2.3.2 Control Unit

Per quanto riguarda la struttura dell'unità di controllo, è importante sottolineare quanto segue:

- È previsto uno stato di reset complessivo della macchina, durante il quale vengono resettati gli shift register (CMD_SR, ADD_SR, DIN_SR, DOUT_SR), i registri (CMD_REG, ADD_REG, DIN_REG) e il contatore; si entra in tale stato se viene attivato il segnale di reset esterno oppure quando il comando trasmesso sul MOSI differisce da quelli previsti per le operazioni di scrittura o lettura;
- Come già detto, le operazioni di scrittura e lettura possono avvenire solo se lo slave è selezionato dal master mediante lo slave select nSS; pertanto, subito dopo lo stato di reset

è previsto lo stato WAIT_nSS, in cui tutti i segnali, tranne il reset del contatore, assumono i valori di default e la macchina resta in *idle* finché nSS non viene attivato;

- Dopo l'asserimento di nSS sono presenti due gruppi di stati, colorati in giallo e arancione nell'ASM chart, che governano la memorizzazione di CMD e A; in questo momento, l'evoluzione di stato non dipende da W_EN e R_EN, dunque il comportamento della macchina è lo stesso indipendentemente dal tipo di transazione che si vuole effettuare;
- Una volta processato l'indirizzo, l'evoluzione di stato è determinata dal valore logico di W_EN e R_EN:
 - 1. Se W_EN = 1 si entra in un gruppo di stati che gestiscono la memorizzazione di DIN e l'invio del dato all'interfaccia a registri (colorato in blu nell'ASM chart);
 - 2. Viceversa, se $R_EN = 1$ si entra nel gruppo di stati preposto alla serializzazione di DOUT e alla sua trasmissione sulla linea MISO (colorato in verde nell'ASM chart).
- Una volta inviato DIN alla memoria (in scrittura) o terminata la trasmissione di DOUT sul MISO (in lettura), si entra nello stato di DONE, in cui i segnali di controllo non cambiano rispetto ai valori di default e si attende il deasserimento di nSS per poi tornare allo stato di idle WAIT nSS.

3 Test del funzionamento

La descrizione in VHDL dell'IP e dei *component* necessari a realizzarla è riportata nell'appendice D.

Per testare il funzionamento del blocco, è stata creata una top entity (si veda l'appendice D.2.3) all'interno della quale le porte dello slave SPI sono collegate ad una memoria 256×16 , dotata delle seguenti connessioni I/O:

- D (porta di ingresso, parallelismo 16 bit): bus dati utilizzato durante le operazioni di scrittura per la memorizzazione di un dato; va collegato all'uscita DIN dell'interfaccia SPI;
- Q (porta di uscita, parallelismo 16 bit): bus dati utilizzato durante le operazioni di lettura per inviare il dato richiesto; va collegato all'ingresso DOUT dell'interfaccia SPI;
- ADDR (porta di ingresso, numero intero codificabile su 8 bit): indirizzo della cella da scrivere o leggere; la conversione tra integer e std_logic_vector va effettuata nella top level mediante la definizione di un opportuno segnale:
- WR (porta di ingresso, parallelismo 1 bit): linea seriale su cui viene inviato l'impulso di scrittura; va collegato alla port WR dell'SPI;
- RD (porta di ingresso, parallelismo 1 bit): linea seriale su cui viene inviato l'impulso di lettura; va collegato alla port RD dell'SPI;

Il comportamento del circuito progettato è stato verificato dapprima mediante simulazioni e, successivamente, su scheda. I paragrafi che seguono sono dedicati ad una breve descrizione di tutti i test effettuati.

3.1 Simulazione ModelSim automatizzata con C++

Le simulazioni sono state condotte in due step successivi mediante il software ModelSim:

- 1. Preliminarmente, è stata scritta una semplice testbench a scopo di *debug* (Appendice E.1), che effettua alcune transazioni di prova nei registri 1, 2 e 5 dell'interfaccia di memoria; in tal modo, è possibile verificare "ad occhio" che il comportamento della IP sia corretto;
- 2. Una volta conclusa la prima fase della simulazione, il processo di simulazione è stato automatizzato mediante uno script in C++ basato sui principi della programmazione ad oggetti e una testbench con I/O da file (Appendici E.2 e E.3).

Non essendo presenti particolari limitazioni sulla dinamica dei dati da scrivere/leggere, ad eccezione del parallelismo di 16 bit, la simulazione automatizzata consiste nella generazione casuale di 256 numeri compresi tra 0 e 65535, ognuno dei quali viene scritto in uno dei 256 registri e, successivamente, letto. Per automatizzare la simulazione sono state scritte due classi: **Converter**, per la conversione dei numeri tra decimale e binario, e **Simulation**, per eseguire la simulazione e controllare la correttezza dei risultati.

La classe Simulation è dotata dei seguenti metodi pubblici:

- 1. Simulation::generate, che genera tre file per effettuare, rispettivamente, le transazioni di scrittura, quelle di lettura e il confronto dei risultati;
- 2. Simulation::run, per avviare la simulazione ModelSim da linea di comando mediante una chiamata una chiamata del comando system, contenuto nella libreria cstdlib;
- 3. Simulation::report, per confrontare il file di output prodotto da ModelSim con quello di riferimento generato con il metodo generate, e stampare a video un feedback circa la correttezza o meno dei risultati; in caso di errori, vengono stampati anche i numeri delle righe del file dei comandi che hanno creato problemi.

L'esecuzione del programma di collaudo, in cui vengono richiamati tutti i metodi sopracitati, ha permesso di verificare la correttezza delle transazioni effettuate in tutti i registri dell'interfaccia.

3.2 Test su piattaforma fisica

Una volta constatata la correttezza dei risultati prodotti dalla testbench, il funzionamento dell'IP è stato verificato mediante la scheda VirtLAB.

Innanzitutto, sul MCU user è stato caricato il file eseguibile virtlab-user-spi-tester.elf, che configura la porta USB utente come seriale virtuale.

A questo punto, dopo aver caricato sulla FPGA il file di configurazione prodotto dal sintetizzatore (fpga-user.rbf), è possibile effettuare delle transazioni di scrittura e lettura inviando opportuni comandi al MCU tramite seriale.

Come si può vedere dall'ouput dell'emulatore di terminale seriale, il corretto funzionamento è verificato: infatti, il dato letto da ciascun registro corrisponde a quello scritto per tutte le transazioni.

```
*******************

* VirtLAB SPI tester v1.0 *

*******************

>w00aaaa

Writing aaaa to register 00

>w010603

Writing 0603 to register 01
```




Figura 3.1: Verifica del funzionamento dello slave SPI su scheda mediante misure con il DSO.

```
>w610322
Writing 0322 to register 61
>w680612
Writing 0612 to register 68
>wff1254
Writing 1254 to register ff
>w23fdc2
Writing fdc2 to register 23
>w367865
Writing 7865 to register 36
>wfe3196
Writing 3196 to register fe
>r00
Reading from register 00: aaaa
>r01
Reading from register 01: 0603
Reading from register 61: 0322
Reading from register 68: 0612
>rff
Reading from register ff: 1254
Reading from register 23: fdc2
Reading from register 36: 7865
Reading from register fe: 3196
```

Le Figure 3.1a e 3.1b mostrano le misure effettuate collegando i pin di I/O del MCU su cui sono presenti i segnali dell'interfaccia SPI ai quattro canali dell'oscilloscopio digitale Rigol DS1054Z in dotazione in laboratorio. In particolare:

- 1. Il pin IO12 (nSS) è stato collegato al CH1 (in giallo);
- 2. Il pin IO13 (SCK) è stato collegato al CH2 (in azzurro);
- 3. Il pin IO14 (MISO) è stato collegato al CH3 (in rosa);
- 4. Il pin IO15 (MOSI) è stato collegato al CH4 (in blu).

L'oscilloscopio è stato configurato in modalità "SPI decoding" (pag. 8-15 del manuale e i segnali visualizzati sul display sono stati generati con una transazione di prova da terminale: in particolare, si è effettuata la scrittura del dato 'AAAA' all'indirizzo 1 e, successivamente, la lettura dello stesso registro.

Come ci si aspetta, durante la scrittura il MISO resta sempre in alta impedenza; in lettura, invece, esce da tale condizione solo durante la trasmissione del dato che, come si può vedere dai label in verde, avviene correttamente.

A Execution Unit




Figura A.1: Execution Unit dello slave SPI.




Figura A.2: Top level che mostra il collegamento tra lo slave SPI e l'interfaccia a registri.

B Control Unit




Figura B.1: ASM chart relativa alla trasmissione di comando e indirizzo sul MOSI




Figura B.2: ASM chart relativa alla trasmissione di DIN sul MOSI e di DOUT sul MISO




Figura B.3: Control ASM chart relativa alla trasmissione di comando e indirizzo sul MOSI








Figura B.4: Control ASM chart relativa alla trasmissione di DIN sul MOSI e di DOUT sul MISO

C Timing diagram









D Descrizione dell'hardware

D.1 Component

D.1.1 Registro

```
--* Registro con parallelismo di ingresso e uscita pari a N bit (generic)
  library ieee;
5
  use ieee.std_logic_1164.all;
6
  use ieee.numeric_std.all;
7
   entity reg is
9
   generic (N : integer);
10
11
    port (
    d
               : in std_logic_vector(N - 1 downto 0);
12
     clk, rst, en : in std_logic;
13
           : out std_logic_vector(N - 1 downto 0)
14
   );
15
16
  end reg;
17
  architecture structure of reg is
18
19
20
   process (clk, rst)
21
22
   begin
     if (rst = '1') then --reset asincrono
23
       q <= (others => '0');
24
     elsif (clk'event and clk = '1') then --fronte di salita del clock
25
      if (en = '1') then
26
        q <= d;
27
28
       end if;
     end if;
29
30
    end process;
31
  end structure;
```

D.1.2 SIPO

```
--* SIPO con parallelismo di uscita pari a N bit (generic)
  library ieee;
  use ieee.std_logic_1164.all;
6
  use ieee.numeric_std.all;
8
  entity SIPO is
9
10
  generic (N : integer);
  port (
11
    clk : in std_logic;
12
   rst : in std_logic;
13
   en : in std_logic;
14
  d : in std_logic;
15
```

```
: out std_logic_vector(N - 1 downto 0)
     );
17
    end SIPO;
18
19
   architecture structure of SIPO is
21
     signal data : std_logic_vector(N - 1 downto 0);
    begin
24
25
     process (clk, rst)
26
27
     begin
      if (rst = '1') then -- reset attivo alto
          data <= (others => '0');
29
      elsif (clk'event and clk = '1') then -- fronte di salita del clock
30
        if en = '1' then
31
           data <= data(N - 2 downto 0) & d;</pre>
32
         end if;
       end if;
34
     end process;
35
36
     q <= data;
37
38
   end structure;
39
```

D.1.3 PISO

```
--* PISO con parallelismo di ingresso pari a N bit (generic)
   3
  library ieee;
  use ieee.std_logic_1164.all;
6
  use ieee.numeric_std.all;
8
  entity PISO is
9
   generic (N : integer := 16);
   port (
11
     clk : in std_logic;
12
     se : in std_logic; -- shift enable
13
     rst : in std_logic;
14
     en : in std_logic; -- load enable
15
     d : in std_logic_vector(N - 1 downto 0);
16
     q : out std_logic
17
    );
18
  end PISO;
19
   architecture structure of PISO is
21
22
    signal data : std_logic_vector(N - 1 downto 0);
23
24
   begin
25
    process (CLK, RST)
26
27
    begin
     if (RST = '1') then
28
                                   -- reset attivo alto
      data <= (others => '0');
                                    -- reset
29
       q <= 'Z';
                                     -- uscita in alta impedenza
30
```

```
elsif (clk'event and clk = '1') then -- fronte di salita del clock
31
         if (EN = '1') then
32
                                              -- load
           data <= d;
33
         elsif (EN = '0' and SE = '1') then
                                                       -- shift
                               <= data(15);
                                                        -- mando fuori il MSB
35
           data(N - 1 downto 1) <= data(N - 2 downto 0); -- shifto di 1 bit verso sx</pre>
36
                                <= '0';
           data(0)
                                                        -- appendo uno zero a dx (LSB)
37
38
         end if;
      end if;
39
    end process;
40
41
42 end structure;
```

D.1.4 Rilevatore dei fronti di SCK

```
--* Rilevatore dei fronti di SCK con sovracampionamento
   --* Fronte di discesa = 1100
   --* Fronte di salite = 0011
   6
   library ieee;
8
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
9
   entity clock_edge is
11
    generic (N : integer := 4);
12
    port (
13
                 : in std_logic;
      sck
14
       clk, en, rst : in std_logic;
15
      sck_lox : out std_logic;
sck_hix : out std_logic
16
17
    );
18
19
   end clock_edge;
   architecture structure of clock_edge is
21
    component SIPO is
23
     generic (N : integer);
24
      port (
25
26
       clk : in std_logic;
       rst : in std_logic;
27
28
        en : in std_logic;
        d : in std_logic;
29
        q : out std_logic_vector(N - 1 downto 0)
30
      );
31
     end component;
32
     signal edge : std_logic_vector(3 downto 0);
34
35
36
   begin
    REG_SCK : SIPO
37
     generic map(N => N)
38
     port map(clk => clk, rst => rst, en => en, d => sck, q => edge);
39
40
     SCK_LOx \le (edge(3) \text{ and } edge(2)) \text{ and } (not(edge(1)) \text{ and } not(edge(0)));
41
     SCK_HIx \le (not(edge(3)) \text{ and } not(edge(2))) \text{ and } (edge(1) \text{ and } edge(0));
42
```

```
43
44 end structure;
```

D.1.5 Rilevatore del comando read/write

```
--* Rilevatore del comando di scrittura o lettura
                 --* Scrittura = 00100000
    3
                 --* Lettura = 00100001
   4
                  6
                library ieee;
               use ieee.std_logic_1164.all;
   8
               use ieee.numeric_std.all;
   9
               entity command is
                    port (
                             cmd : in std_logic_vector(7 downto 0);
13
                              w_en : out std_logic;
 14
                              r_en : out std_logic
 15
16
17
                end command;
18
19
                architecture structure of command is
21
                begin
                        w_en \le (not(cmd(7))) and not(cmd(6)) and cmd(5) and not(cmd(4)) and not(cmd(3)) and
                          not(cmd(2)) and not(cmd(1))) and not(cmd(0));
                         r_e = (\text{not}(\text{cmd}(7)) \text{ and } \text{not}(\text{cmd}(6)) \text{ and } \text{cmd}(5) \text{ and } \text{not}(\text{cmd}(4)) \text{ and } \text{not}(\text{cmd}(3)) \text{ and } \text{ ord}(5) \text{ ord}(5) \text{ and } \text{ ord}(5) \text{ ord}
                          not(cmd(2)) and not(cmd(1))) and cmd(0);
                  end structure;
```

D.1.6 Contatore a 5 bit

```
--* Contatore su 5 bit con rilevatore di 7 (TC8), 15 (TC16) e 31 (TC32)
   3
  library ieee;
5
  use ieee.std_logic_1164.all;
6
  use ieee.numeric_std.all;
7
8
  entity counter is
9
   port (
     en, rst, clk : in std_logic;
11
     tc8, tc16, tc32 : out std_logic
   );
13
  end counter;
14
  architecture structure of counter is
16
17
    signal Q : unsigned(4 downto 0);
18
19
  begin
   process (clk, en, rst)
```

```
begin
       if (rst = '1') then -- reset attivo alto
23
         Q <= (others => '0');
24
       elsif (clk'event and clk = '1') then -- fronte di salita del clock
25
         if (en = '1') then
26
           Q <= Q + 1;
27
         end if;
28
      end if;
20
     end process;
30
31
     tc8 \leftarrow Q(0) and Q(1) and Q(2) and not(Q(3)) and not(Q(4)); --7=00111
32
     tc16 <= Q(0) and Q(1) and Q(2) and Q(3) and not(Q(4)); --15=01111
33
     tc32 \leftarrow Q(0) and Q(1) and Q(2) and Q(3) and Q(4);
                                                                 --31=11111
34
35
   end structure;
36
```

D.1.7 Multiplexer a due vie per l'alta impedenza

```
--* Multiplexer a due vie con ingressi e uscita su 1 bit
   --* s=0: l'uscita va in alta impedenza
3
   --* s=1: trasmettiamo in uscita il valore presente in ingresso
6
   library ieee;
7
   use ieee.std_logic_1164.all;
8
   use ieee.numeric_std.all;
9
   entity mux_z is
11
    port (
12
      ingresso : in std_logic; --input
13
      s : in std_logic; --selettore
14
      uscita : out std_logic --output
    );
16
17
   end mux_z;
18
   architecture structure of mux_z is
19
20
21
    uscita <= 'Z' when s = '0' --alta impedenza (s=0)
22
23
       ingresso; --trasmissione dato (s=1)
24
25
26
   end structure;
```

D.2 Progetto completo

D.2.1 Register file

```
8 use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   entity MEM is
11
     generic (N : integer := 16);
     port (
13
      CK : in std_logic;
14
                                                   --write (attivo alto)
        WR : in std_logic;
15
       RD : in std_logic; --read (attivo alto)
ADDR : in integer range 0 to 255; --8 bit
      RD : in std_logic;
17
18
      D : in std_logic_vector(N - 1 downto 0); --16 bit
           : out std_logic_vector(N - 1 downto 0) --16 bit
19
      );
    end MEM;
21
   architecture structure of MEM is
23
24
      type ram_array is array (0 to 255) of std_logic_vector (N - 1 downto 0);
25
26
     signal ram : ram_array;
27
28
    begin
29
      process (CK)
30
     begin
31
      if (CK'event and CK = '1') then -- fronte di salita del CK
32
        if (WR = '1') then
                                     -- scrittura
33
          ram(ADDR) \le D;
34
        elsif (RD = '1') then
                                     -- lettura
35
          Q <= ram(ADDR);</pre>
36
        end if;
37
      end if;
38
    end process;
39
40
   end structure;
```

D.2.2 Slave SPI

```
1 library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
   entity spi is
5
6
    port (
       CK, SCK : in std_logic;
                                                   -- main clock e clock di sistema
       nSS : in std_logic;
                                                   -- slave select (attivo basso)
8
       RST
              : in std_logic;
                                                   -- reset (attivo alto)
9
       MOSI : in std_logic;
                                                   -- Master Out Slave In
       MISO
               : out std_logic;
                                                   -- Master In Slave Out
11
       RD, WR : out std_logic;
12
                                                    -- segnali di controllo per memoria
               : out std_logic_vector(7 downto 0); -- indirizzo di memoria
13
        DIN
               : out std_logic_vector(15 downto 0); -- ingresso memoria (uscita per spi)
14
       DOUT : in std_logic_vector(15 downto 0) -- uscita memoria (ingresso per spi)
15
16
17
   end spi;
18
   architecture structure of spi is
19
```

```
21
22
     --* Elenco degli stati
    23
24
    type state_type is (
     RESET, WAIT_nSS,
26
      -- trasmissione CMD su MOSI -----
27
28
      CMD_WAIT_HI, CMD_SCK_HI, CMD_SCK_LOx, CMD_SCK_LOy, CMD_SCK_LOz, CMD_CNT_UP, UP_CMD,
      UP_CMD_LOz, CMD_CNT_UP_TC,
29
      -- trasmissione ADD su MOSI -----
      ADD_SCK_HI, ADD_SCK_LOx, ADD_SCK_LOy, ADD_SCK_LOz, ADD_CNT_UP,
30
      -- trasmissione DIN su MOSI --
31
      DIN_WAIT_HI, DIN_CNT_UP_TC, DIN_SCK_HI, DIN_SCK_LOx, DIN_SCK_LOy, DIN_SCK_LOz,
32
      DIN_CNT_UP,
      -- scrittura DIN in memoria ------
      UP_MEMx, UP_MEMy,
34
      -- trasmissione DOUT su MISO -----
35
      DOUT_SCK_HIX, DOUT_SCK_HIY, DOUT_SHIFT, DOUT_MUX, DOUT_LSB, DOUT_MSB, DONE
36
    );
37
    signal PS, NS : state_type; -- present state (PS) e next state (NS)
38
39
     40
     --* Definizione segnali interni (N.B. I SEGNALI DI CONTROLLO SONO TUTTI ATTIVI ALTI)
41
42
     43
    signal SE_CMD, RST_CMD_SR, RST_CMD, CMD_EN : std_logic; -- comando
44
    signal SE_ADD, RST_ADD_SR, RST_ADD, ADD_EN : std_logic; -- indirizzo
45
    signal SE_DIN, RST_DIN_SR, RST_DIN, DIN_EN: std_logic; -- dato in scrittura
46
    signal SE_DOUT, LD_DOUT, RST_DOUT_SR : std_logic; -- dato in lettura
47
    signal RST_CNT, CNT_EN, TC8, TC16, TC32 : std_logic; -- contatore
48
    signal SCK_LOx, SCK_HIx, EN_SCK_EDGE : std_logic; -- rilevatori fronti di SCK
49
    signal S_MISO
                                      : std_logic; -- selettore mux di uscita
50
51
    signal CMD_SR_OUT : std_logic_vector(7 downto 0);
52
    signal CMD_OUT : std_logic_vector(7 downto 0);
53
    signal R_EN, W_EN : std_logic;
54
    signal ADD_SR_OUT : std_logic_vector(7 downto 0);
55
    signal DIN_SR_OUT : std_logic_vector(15 downto 0);
56
    signal OUT_MUX
                 : std_logic;
57
58
59
     __**********************************
     --* Dichiarazione component
61
     62
63
     -- registro con ingressi e uscite su N bit
64
    component reg is
     generic (N : integer);
65
66
      port (
67
                 : in std_logic_vector(N - 1 downto 0);
       clk, rst, en : in std_logic;
68
                : out std_logic_vector(N - 1 downto 0)
69
      );
70
71
    end component;
72
73
    -- shift register SIPO con uscite su N bit
74
    component SIPO is
    generic (N : integer);
75
     port (
76
      clk : in std_logic;
77
```

```
78
          rst : in std_logic;
79
          en : in std_logic;
          d : in std_logic;
             : out std_logic_vector(N - 1 downto 0)
81
          q
       );
82
83
      end component;
84
      -- registro parallel in serial out con ingressi su N bit
85
86
      component PISO is
87
       generic (N : integer := 16);
       port (
        clk : in std_logic;
89
         se : in std_logic;
90
        rst : in std_logic;
91
         en : in std_logic;
92
         d : in std_logic_vector(N - 1 downto 0);
93
         q : out std_logic
94
        );
95
      end component;
96
97
98
      -- contatore a 5 bit con rilevatore di 7, 15, 31
      component counter is
99
      port (
100
                       : in std_logic;
         en, rst, clk
101
         tc8, tc16, tc32 : out std_logic
       );
103
      end component;
104
      -- rilevatore del comando di scrittura o lettura
106
      component command is
107
108
      port (
        cmd : in std_logic_vector(7 downto 0);
109
110
         w_en : out std_logic;
111
         r_en : out std_logic
       );
112
113
      end component;
114
      -- rilevatore dei fronti di SCK
115
      component clock_edge is
116
      generic (N : integer := 4);
117
       port (
118
119
         sck
                     : in std_logic;
         clk, en, rst : in std_logic;
         sck_lox : out std_logic;
sck_hix : out std_logic
121
       );
123
      end component;
124
      -- multiplexer a due vie che collega l'ingresso all'uscita oppure la mette in Z
126
127
      component mux_z is
128
       port (
         ingresso : in std_logic; -- input
129
130
              : in std_logic; -- selettore
131
         uscita : out std_logic -- output
132
        );
133
      end component;
134
       135
      --* Architecture
136
```

```
137
      138
139
    begin
140
      141
     controlASM: process (PS, nSS, SCK_LOx, SCK_HIx, TC8, TC16, TC32, W_EN, R_EN)
142
     begin
143
144
145
       -- Valori di default ------
146
      SE_CMD <= '0';
147
      RST_CMD_SR <= '0';
148
      RST_CMD <= '0';
149
              <= '0';
      CMD_EN
150
       --
151
      SE_ADD <= '0';
      RST_ADD_SR <= '0';
153
      RST_ADD <= '0';
154
      ADD_EN
                <= 'O';
156
     SE_DIN <= '0';
RST_DIN_SR <= '0';
157
158
      RST_DIN <= 'O';
159
               <= '0';
      DIN_EN
      SE_DOUT <= 'O';
      LD_DOUT <= '0';
163
       RST_DOUT_SR <= '0';</pre>
164
       S_MISO <= '0';
165
166
167
       WR <= '0';
       RD <= '0';
168
169
       RST_CNT <= '0';</pre>
170
       CNT_EN <= '0';
171
172
       EN_SCK_EDGE <= '1';</pre>
173
174
175
176
       case PS is
177
178
        when RESET => -- resetto la macchina
          RST_CMD_SR <= '1';
179
          RST_CMD <= '1';
180
         RST_ADD_SR <= '1';
181
         RST_ADD <= '1';
         RST_DIN_SR <= '1';
183
         RST_DIN <= '1';
184
         RST_DOUT_SR <= '1';
185
         RST_CNT <= '1';
186
187
188
         NS <= WAIT_nSS;</pre>
189
190
          ---- ASM_CMD -----
191
          -- Il master invia gli 8 bit di CMD sul MOSI
         when WAIT_nSS => -- reset contatore (TC8, TC16, TC32 = 0), aspetto asserimento di
192
        nSS
          RST_CNT <= '1';
193
194
```

```
if (nSS = '0') then
195
196
               NS <= CMD_WAIT_HI;</pre>
197
             else
              NS <= WAIT_nSS;
198
             end if;
199
           when CMD_WAIT_HI => -- valori di default, aspetto fronte di salita SCK
             if (SCK_HIx = '1') then
               NS <= CMD_SCK_HI;
203
             else
204
              NS <= CMD_WAIT_HI;
206
             end if;
207
           when CMD_SCK_HI => -- valori di default, aspetto fronte di discesa SCK per
           campionare il MOSI
             if (SCK_LOx = '1') then
               NS <= CMD_SCK_LOx;
             else
211
               NS <= CMD_SCK_HI;
212
             end if;
213
214
           when CMD_SCK_LOx => -- CMD_SR campiona MOSI = CMD(7-CNT)
215
             SE_CMD <= '1';
216
217
            NS <= CMD_SCK_LOy;
218
219
           when CMD_SCK_LOy => -- stato di attesa, valori di default
             if (TC8 = '1') then
221
               NS <= UP_CMD;
              NS <= CMD_SCK_LOz;
224
             end if;
225
226
           when CMD_SCK_LOz => -- valori di default, aspetto fronte di salita SCK per
227
           incrementare il contatore
            if (SCK_HIx = '1') then
               NS <= CMD_CNT_UP;</pre>
220
            else
230
              NS <= CMD_SCK_LOz;
             end if;
232
234
           when CMD_CNT_UP => -- incremento contatore con TC8=0
235
             CNT_EN <= '1';
236
            NS <= CMD_SCK_HI;
237
238
           when UP_CMD => -- memorizzo CMD in CMD_REG
239
             CMD_EN <= '1';</pre>
240
241
             NS <= UP_CMD_LOz;</pre>
242
243
           when UP_CMD_LOz => -- valori di default, aspetto fronte di salita SCK per
244
           incrementare il contatore
245
            if (SCK_HIx = '1') then
246
               NS <= CMD_CNT_UP_TC;</pre>
247
             else
             NS <= UP_CMD_LOz;
248
             end if;
249
250
```

```
when CMD_CNT_UP_TC => -- incremento contatore con TC8=1
251
252
             CNT_EN <= '1';
             -----
            NS <= ADD_SCK_HI;
254
255
             --- ASM_ADD -----
             -- Il master invia gli 8 bit di indirizzo sul MOSI
           when ADD_SCK_HI \Rightarrow -- valori di default, aspetto fronte di discesa SCK per
           campionare il MOSI
            if (SCK_LOx = '1') then
259
260
              NS <= ADD_SCK_LOx;
261
             else
              NS <= ADD_SCK_HI;
262
             end if;
263
264
265
           when ADD_SCK_LOx => -- ADD_SR campiona MOSI = ADD(15-CNT)
266
             SE_ADD <= '1';
267
             NS <= ADD_SCK_LOy;</pre>
268
269
           when ADD_SCK_LOy => -- stato di attesa, valori di default
270
             if (TC16 = '1') then
271
               if (W_EN = '1') then -- scrittura
272
                 NS <= DIN_WAIT_HI;</pre>
273
               elsif (R_EN = '1') then -- lettura
274
                NS <= DOUT_SCK_HIx;
275
276
                NS <= RESET;
278
              end if;
            else
279
              NS <= ADD_SCK_LOz;
281
             end if;
282
           when ADD_SCK_LOz => -- valori di default, aspetto fronte di salita SCK per
283
           incrementare il contatore
            if (SCK_HIx = '1') then
284
285
              NS <= ADD_CNT_UP;
286
            else
287
              NS <= ADD_SCK_LOz;
288
             end if;
289
290
           when ADD_CNT_UP => -- incremento contatore con TC16=0
291
            CNT_EN <= '1';
292
            NS <= ADD_SCK_HI;
293
294
             ---- ASM_DIN -----
295
             -- Il master invia i 16 bit di DIN sul MOSI
           when DIN_WAIT_HI => -- valori di default, aspetto fronte di salita SCK per
297
           incrementare il contatore
            if (SCK_HIx = '1') then
298
               NS <= DIN_CNT_UP_TC;</pre>
300
             else
301
               NS <= DIN_WAIT_HI;</pre>
302
             end if;
303
           when DIN_CNT_UP_TC => -- incremento il contatore con TC16=1
304
             CNT_EN <= '1';
305
306
```

```
307
             NS <= DIN_SCK_HI;
308
           when DIN_SCK_HI => -- valori di default, aspetto fronte di discesa SCK per
309
           campionare il MOSI
             if (SCK_LOx = '1') then
310
               NS <= DIN_SCK_LOx;
311
             else
312
               NS <= DIN_SCK_HI;
313
             end if;
314
315
316
           when DIN_SCK_LOx => -- DIN_SR campiona MOSI = DIN(31-CNT)
             SE_DIN <= '1';
317
318
             NS <= DIN_SCK_LOy;</pre>
319
320
           when DIN_SCK_LOy => -- stato di attesa, valori di default
321
             if (TC32 = '0') then
322
               NS <= DIN_SCK_LOz;</pre>
323
324
               NS <= UP_MEMx;
325
             end if;
326
327
           when DIN_SCK_LOz => -- valori di default, aspetto fronte di salita SCK per
328
           incrementare il contatore
            if (SCK_HIx = '1') then
329
               NS <= DIN_CNT_UP;</pre>
330
331
               NS <= DIN_SCK_LOz;
             end if;
334
           when DIN_CNT_UP => -- incremento il contatore con TC32=0
335
             CNT_EN <= '1';
336
337
             NS <= DIN_SCK_HI;
338
339
           when UP_MEMx => -- memorizzo A in ADD_REG e DIN in DIN_REG
340
             DIN_EN <= '1';
341
             ADD_EN <= '1';
342
343
             NS <= UP_MEMy;
344
345
346
           when UP_MEMy => -- invio il segnale di scrittura
347
             WR <= '1';
348
            NS <= DONE;
349
350
             ---- ASM_DOUT -----
351
             -- Lo slave invia i 16 bit di DOUT sul MISO
352
           when DOUT_SCK_HIx => -- memorizzo A in ADD_REG
             ADD_EN <= '1';
354
355
             NS <= DOUT_SCK_HIy;</pre>
356
357
358
           when DOUT_SCK_HIy => -- invio il segnale di lettura, carico DOUT nel PISO, aspetto
           fronte di salita SCK per iniziare a mandare i dati sul MISO
             RD <= '1';
359
             LD_DOUT <= '1';
360
361
             if (SCK_HIx = '1') then
362
```

```
NS <= DOUT_MSB;</pre>
363
364
             else
              NS <= DOUT_SCK_HIy;
365
366
             end if;
367
368
           when DOUT_MSB => -- invio MSB di DOUT sull'ingresso 0 del mux, ma lascio ancora il
            SE_DOUT <= '1'; -- OUT_MUX = DOUT(15)
369
            CNT_EN <= '1'; -- CNT++
370
            S_MISO <= '0'; -- MISO in Z
371
372
            NS <= DOUT_MUX;</pre>
373
374
           when DOUT_SHIFT =>
375
             SE_DOUT <= '1'; -- OUT_MUX = DOUT(31-CNT)
376
            CNT_EN <= '1'; -- CNT++
377
            S_MISO <= '1'; -- dati su MISO
378
379
            NS <= DOUT_MUX;</pre>
380
381
           when DOUT_MUX => -- invio dati su MISO; aspetto fronte di salita di SCK per fare
382
           un nuovo shift o TC32 per terminare la transazione
            S_MISO <= '1';
383
384
            if (TC32 = '0' \text{ and } SCK_HIx = '1') then
385
              NS <= DOUT_SHIFT;</pre>
386
            elsif (TC32 = '0' and SCK_HIx = '0') then
387
              NS <= DOUT_MUX;</pre>
389
             NS <= DOUT_LSB;
390
            end if;
391
392
           when DOUT_LSB => -- aspetto fronte di salita di SCK o deasserimento nSS per andare
393
          in DONE
            S_MISO <= '1';
394
395
            if (nSS = '1' or SCK_HIx = '1') then
396
              NS <= DONE;
397
398
            else
              NS <= DOUT_LSB;
399
400
            end if;
401
          when DONE => -- stato di done (aspetto il deasserimento di nSS)
402
            if (nSS = '1') then
403
              NS <= WAIT_nSS;
404
405
            else
              NS <= DONE;
406
            end if;
407
408
          when others =>
400
            NS <= RESET;
410
411
412
        end case;
413
       end process controlASM;
414
       415
       transitionsFSM : process (CK, RST)
416
417
      begin
418
        if (RST = '1') then -- reset asincrono attivo alto
```

```
PS <= RESET;
419
         elsif (CK'event and CK = '1') then -- fronte di salita del CK
420
          PS <= NS;
421
422
        end if;
       end process transitionsFSM;
423
424
       425
426
       CMD_SR : SIPO
427
       generic map(N => 8)
428
       port map(clk => CK, en => SE_CMD, rst => RST_CMD_SR, d => MOSI, q => CMD_SR_OUT);
429
430
       CMD_REG : reg
431
       generic map(N => 8)
432
       port map(clk => CK, en => CMD_EN, rst => RST_CMD, d => CMD_SR_OUT, q => CMD_OUT);
433
434
       ADD_SR : SIPO
435
436
       generic map(N => 8)
       port map(clk => CK, en => SE_ADD, rst => RST_ADD_SR, d => MOSI, q => ADD_SR_OUT);
437
438
       ADD_REG : reg
439
       generic map(N => 8)
440
       port map(clk => CK, en => ADD_EN, rst => RST_ADD, d => ADD_SR_OUT, q => A);
441
442
       DIN_SR : SIPO
443
       generic map(N => 16)
444
       port map(clk => CK, en => SE_DIN, rst => RST_DIN_SR, d => MOSI, q => DIN_SR_OUT);
445
446
       DIN_REG : reg
447
       generic map(N => 16)
448
       port map(clk => CK, en => DIN_EN, rst => RST_DIN, d => DIN_SR_OUT, q => DIN);
449
450
       DOUT_SR : PISO
451
452
       generic map(N => 16)
       port map(clk => CK, en => LD_DOUT, se => SE_DOUT, rst => RST_DOUT_SR, d => DOUT, q =>
453
       OUT_MUX);
454
       COUNT : counter
455
       port map(clk \Rightarrow CK, en \Rightarrow CNT_EN, rst \Rightarrow RST_CNT, tc8 \Rightarrow TC8, tc16 \Rightarrow TC16, tc32 \Rightarrow
456
       TC32);
457
458
       CMD_BLOCK : command
       port map(cmd => CMD_OUT, w_en => W_EN, r_en => R_EN);
459
460
       EDGE : clock_edge
461
462
       generic map(N => 4)
       port map(clk => CK, sck => SCK, rst => RST, en => EN_SCK_EDGE, sck_lox => SCK_LOx,
463
       sck_hix => SCK_HIx);
464
       EXIT_MUX : mux_z
465
       port map(ingresso => OUT_MUX, S => S_MISO, uscita => MISO);
466
467
468 end structure;
```

D.2.3 Top level

```
1 library ieee;
```

```
use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
3
   entity top_level is
   port (
6
     CK : in std_logic;
     SCK : in std_logic;
8
     nSS : in std_logic;
9
     RST : in std_logic;
     MOSI : in std_logic;
11
     MISO : out std_logic
12
    );
13
   end entity;
14
15
   architecture structure of top_level is
16
17
     18
     --* Definizione segnali interni
10
     20
21
    signal RD, WR : std_logic; -- controlli
signal A_SPI : std_logic_vector(7 downto 0); -- memory address (vector)
22
23
    signal A_SPI_INT : integer range 0 to 255; -- memory address (integer)
24
    signal D_SPI : std_logic_vector(15 downto 0); -- ingresso memoria
25
                  : std_logic_vector(15 downto 0); -- uscita memoria
    signal Q_SPI
26
27
28
     --* Dichiarazione component
20
     30
31
    component spi is
32
     port (
33
      CK, SCK : in std_logic;
34
      nSS : in std_logic;
35
      RST
             : in std_logic;
36
       MOSI
            : in std_logic;
37
       MISO
              : out std_logic;
38
      RD, WR : out std_logic;
39
            : out std_logic_vector(7 downto 0);
       Α
40
       DIN
              : out std_logic_vector(15 downto 0);
41
       DOUT : in std_logic_vector(15 downto 0)
42
     );
43
44
    end component;
45
    component MEM is
46
      generic (N : integer := 16);
47
      port (
48
       CK : in std_logic;
49
       WR : in std_logic;
50
       RD : in std_logic;
51
       ADDR: in integer range 0 to 255;
52
       D : in std_logic_vector(N - 1 downto 0);
53
        Q
            : out std_logic_vector(N - 1 downto 0)
54
55
      );
56
    end component;
57
58 begin
59
    A_SPI_INT <= to_integer(unsigned(A_SPI));</pre>
60
```

```
61
62
     SPI_INTERFACE : spi
     port map(
63
      CK => CK,
64
      SCK => SCK,
65
      nSS => nSS,
66
     RST => RST,
67
     A => A_SPI,
68
     DIN => D_SPI,
69
     DOUT => Q_SPI,
70
     RD => RD,
71
     WR => WR,
72
     MOSI => MOSI,
73
      MISO => MISO
74
     );
75
76
     MEMORY : mem
77
    generic map(N => 16)
78
    port map(
79
    CK => CK,
WR => WR,
80
81
      RD => RD,
82
     ADDR => A_SPI_INT,
83
     D => D_SPI,
84
     Q
          => Q_SPI
85
86
     );
87
88 end structure;
```

E Test

E.1 Testbench a scopo di debug

```
library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
5 entity tb_spi_simple is
6 end tb_spi_simple;
8
   architecture behavioral of tb_spi_simple is
9
      -- segnali di appoggio
     signal clock : std_logic := '0';
                                                   -- main clock
11
     signal s_clock : std_logic := '0';
                                                   -- system clock
     signal nSS_spi : std_logic := '1';
                                                   -- slave select
13
     signal s_mosi : std_logic := '1';
                                                   -- MOSI seriale
14
     signal s_miso : std_logic := 'Z';
                                                    -- MISO seriale
15
     signal MOSI_wr : std_logic_vector(31 downto 0); -- vettore dati per WR
16
     signal MOSI_rd : std_logic_vector(15 downto 0); -- vettore dati per RD
17
     signal reset
                   : std_logic;
                                                    -- reset esterno
18
19
      -- dichiarazione UUT
20
21
     component top_level is
22
      port (
23
       CK : in std_logic;
        SCK : in std_logic;
```

```
nSS : in std_logic;
25
          RST : in std_logic;
26
         MOSI : in std_logic;
27
         MISO : out std_logic
       );
29
     end component;
30
31
   begin
32
33
      -- istanza UUT
34
     TB_SPI : top_level
35
36
    port map(
      CK => clock, SCK => s_clock,
37
       nSS => nSS_spi, RST => reset,
38
       MOSI => s_mosi, MISO => s_miso
39
40
41
      -- Process CK (clock FPGA, periodo 200 ns, f=5 MHz)
42
      CK_process : process
43
     begin
44
      wait for 50 ns;
45
46
       clock <= not clock;</pre>
      end process CK_process;
47
48
      -- Process di lettura e scrittura
49
      RD_WR_process : process
50
     begin
51
      reset <= '1';
52
      wait for 0.1 ns;
53
      reset <= '0';
54
55
      -- PRIMA SCRITTURA: w01090b
56
      -- CMD 00100000 '20' (w)
57
       -- ADD 00000001 '01'
58
       -- DIN 0000100100001011 '090b'
59
        -- 00100000 00000001 0000100100001011
60
       MOSI_wr <= "00100000" & "00000001" & "0000100100001011";
61
       nSS_spi <= '0';
62
63
        wait for 100 ns;
64
65
       for i in 0 to 31 loop --invio dati su mosi
66
         s_mosi \le MOSI_wr(31 - i);
         s_clock <= '1';
67
         wait for 500 ns;
         s_clock <= '0';
69
         wait for 500 ns;
70
        end loop;
71
72
        wait for 200 ns;
73
       nSS_spi <= '1';
74
       wait for 400 ns;
75
76
77
       -- SECONDA SCRITTURA: w02aaaa
       -- CMD 00100000 '20' (w)
78
79
       -- ADD 00000010 '02'
       -- DIN 10101010101010 'aaaa'
80
        -- 00100000 00000010 1010101010101010
81
        MOSI_wr <= "00100000" & "00000010" & "1010101010101010";
82
83
        nSS_spi <= '0';
```

```
84
        wait for 100 ns;
85
        for i in 0 to 31 loop --invio dati su mosi
86
         s_mosi <= MOSI_wr(31 - i);</pre>
87
         s_clock <= '1';
         wait for 500 ns;
89
        s_clock <= '0';
90
         wait for 500 ns;
91
       end loop;
92
93
        wait for 200 ns;
94
       nSS_spi <= '1';
95
       wait for 200 ns;
96
97
        -- TERZA SCRITTURA: w0509ef
98
        -- CMD 00100000 '20' (w)
99
        -- ADD 00000101 '05'
        -- DIN 10101010101010 '09ef'
        -- 00100000 00000101 0000100111101111
102
        103
        nSS_spi <= '0';</pre>
104
        wait for 100 ns;
105
106
       for i in 0 to 31 loop
107
        s_mosi <= MOSI_wr(31 - i);
        s_clock <= '1';
        wait for 500 ns;
110
        s_clock <= '0';
111
         wait for 500 ns;
       end loop;
113
114
       wait for 200 ns;
115
       nSS_spi <= '1';
116
       wait for 400 ns;
117
        -- PRIMA LETTURA: r02
        -- CMD 00100001 '21' (r)
120
        -- ADD 00000010 '02'
121
        -- 00100001 00000010
        MOSI_rd <= "00100001" & "00000010";
124
        nSS_spi <= '0';
125
        wait for 1 us;
126
        for i in 0 to 15 loop --invio dati su mosi
127
         s_mosi <= MOSI_rd(15 - i);</pre>
128
         s_clock <= '1';
129
         wait for 500 ns;
130
        s_clock <= '0';
131
         wait for 500 ns;
       end loop;
133
134
       for i in 0 to 18 loop -- aspetto il dato
135
        s_clock <= '1';
136
137
         wait for 500 ns;
        s_clock <= '0';
138
         wait for 500 ns;
139
        end loop;
140
141
        nSS_spi <= '1';
142
```

```
143
         wait for 200 ns;
         -- SECONDA LETTURA: r01
145
         -- CMD 00100001 '21' (r)
146
        -- ADD 00000001 '01'
147
         -- 00100001 00000001
148
       MOSI_rd <= "00100001" & "00000001";
149
       nSS_spi <= '0';
       wait for 1 us;
152
       for i in 0 to 15 loop
153
        s_mosi <= MOSI_rd(15 - i);
154
         s_clock <= '1';
155
         wait for 500 ns;
156
         s_clock <= '0';
157
         wait for 500 ns;
       end loop;
159
160
       for i in 0 to 18 loop
161
        s_clock <= '1';
wait for 500 ns;</pre>
162
163
         s_clock <= '0';
164
         wait for 500 ns;
165
        end loop;
166
168
       nSS_spi <= '1';
169
       wait for 200 ns;
       -- TERZA LETTURA: r05
       -- CMD 00100001 '21' (r)
172
       -- ADD 00000101 '05'
173
        -- 00100001 00000101
174
       MOSI_rd <= "00100001" & "00000101";
175
       nSS_spi <= '0';
176
       wait for 1 us;
177
178
       for i in 0 to 15 loop
179
         s_mosi <= MOSI_rd(15 - i);
         s_clock <= '1';
181
182
          wait for 500 ns;
183
         s_clock <= '0';
184
          wait for 500 ns;
185
         end loop;
186
        for i in 0 to 18 loop
187
         s_clock <= '1';
188
          wait for 500 ns;
189
         s_clock <= '0';
190
          wait for 500 ns;
191
        end loop;
193
         nSS_spi <= '1';
194
195
         wait;
196
197
       end process RD_WR_process;
198
199 end architecture;
```

E.2 Testbench con I/O da file

```
library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4 use std.textio.all;
   use ieee.std_logic_textio.all;
5
6
    entity tb_spi_complete is
8
   end tb_spi_complete;
9
10
   architecture behavioral of tb_spi_complete is
11
        -- definizione segnali interni
        signal clock : std_logic := '0';
                                                         -- main clock
13
        signal s_clock : std_logic := '0';
                                                         -- system clock
14
        signal nSS_spi : std_logic := '1';
                                                         -- slave select
15
        signal reset : std_logic := '0';
                                                        -- reset esterno
16
        signal s_mosi : std_logic := '1';
                                                       -- MOSI seriale
17
        signal s_miso : std_logic := 'Z';
                                                         -- MISO seriale
18
        signal MOSI_wr : std_logic_vector(31 downto 0); -- vettore dati per WR
19
        signal MOSI_rd : std_logic_vector(15 downto 0); -- vettore dati per RD
20
        signal MISO_rd : std_logic_vector(15 downto 0); -- vettore restituito su MISO
22
        -- definizione file di I/O
23
       file file_WRITE : text;
24
       file file_READ : text;
25
       file file_OUTPUT : text;
26
27
        -- dichiarazione UUT
28
        component top_level is
29
            port (
30
                CK, SCK : in std_logic;
31
                nSS
                        : in std_logic;
32
                RST
                        : in std_logic;
                MOSI
                        : in std_logic;
34
                MISO : out std_logic
35
            );
36
        end component;
37
38
   begin
39
40
        -- istanza UUT
41
      TB_SPI : top_level
42
        port map(
43
            CK => clock, SCK => s_clock,
44
            RST => reset, nSS => nSS_spi,
45
            MOSI \Rightarrow s_{mosi}, MISO \Rightarrow s_{miso}
46
        );
47
48
        -- Process CK (clock FPGA, periodo 100 ns, f=10 MHz)
49
        CK_process : process
50
51
        begin
            wait for 50 ns;
52
            clock <= not clock;</pre>
53
        end process CK_process;
54
55
        -- Process di scerittura e lettura
56
```

```
WR_RD_process : process
57
58
             variable v_WLINE : line; -- riga file comandi di scrittura
             variable v_RLINE : line; -- riga file comandi di lettura
59
             variable v_OLINE : line; -- riga file di output risultati
60
             variable v_wMOSI : std_logic_vector(31 downto 0);
61
             variable v_rMOSI : std_logic_vector(15 downto 0);
62
63
             variable cnt_bit : integer := 15;
64
         begin
65
66
67
             wait for 100 ns;
             reset <= '1';
69
             wait for 100 ns;
             reset <= '0';
70
71
             -- Apro file di I/O in modalità di lettura/scrittura
             file_open(file_WRITE, "input_wr.txt", read_mode);
73
             file_open(file_READ, "input_rd.txt", read_mode);
74
             file_open(file_OUTPUT, "output_results.txt", write_mode);
75
76
             -- Leggo da input_wr.txt
77
78
             while not endfile(file_WRITE) loop
                 readline(file_WRITE, v_WLINE);
 79
                 read(v_WLINE, v_wMOSI); -- get data in
81
82
                 -- scrittura
83
                 MOSI_wr <= v_wMOSI;</pre>
                 nSS_spi <= '0';
84
85
                 wait for 100 ns;
86
87
                 for i in 0 to 31 loop
                     s_{mosi} \le MOSI_wr(31 - i);
                     s_clock <= '1';
89
                     wait for 500 ns;
90
                     s_clock <= '0';
91
                     wait for 500 ns;
92
                 end loop;
93
94
                 wait for 200 ns;
95
96
                 nSS_spi <= '1';
97
                 wait for 5 us;
98
99
             end loop;
100
101
             -- Leggo da input_rd.txt
             while not endfile(file_READ) loop
                 readline(file_READ, v_RLINE);
103
                 read(v_RLINE, v_rMOSI); -- get data in
104
105
                  -- lettura
106
                 MOSI_rd <= v_rMOSI;</pre>
107
                 nSS_spi <= '0';
108
                 wait for 1 us;
110
111
                 for i in 0 to 15 loop
                     s_mosi <= MOSI_rd(15 - i);</pre>
112
                     s_clock <= '1';
113
                     wait for 500 ns;
114
                     s_clock <= '0';
115
```

```
116
                     wait for 500 ns;
117
                 end loop;
118
                 for i in 0 to 18 loop
119
                    s_clock <= '1';
                     if (s_miso /= 'Z') then
121
                         MISO_rd(cnt_bit) <= s_miso;</pre>
                         cnt_bit := cnt_bit - 1;
                     end if;
124
                     wait for 500 ns;
125
126
                     s_clock <= '0';
                     wait for 500 ns;
127
                 end loop;
128
129
                 cnt_bit := 15;
130
                 nSS_spi <= '1';
131
                 wait for 2 us;
132
133
                 -- Scrivo in output_results.txt
134
                 write(v_OLINE, MISO_rd, right, 16);
                 writeline(file_OUTPUT, v_OLINE);
136
137
            end loop;
138
139
             -- Chiudo i file di I/O
140
           file_close(file_WRITE);
141
            file_close(file_READ);
142
            file_close(file_OUTPUT);
143
144
145
         end process WR_RD_process;
146
147
148 end architecture;
```

E.3 Automatizzazione della simulazione con C++

E.3.1 Classe Converter

```
#include <iostream>
#include <fstream> // per il file processing
3 #include <string> // per creazione e manipolazione stringhe
#include <cstring> // per manipolazione di stringhe C-like
   #include <cmath> // per l'elevazione a potenza con pow(a,b)
   #include "Converter.hpp"
8
   using namespace std;
9
   // Costruttore
   Converter::Converter(int n, int r)
12
       : number{n}, result{} {}
13
14
    // Distruttore
15
   Converter::~Converter() {}
16
   // Converte un numero da intero a binario (con parallelismo a n bit) e scrive il
    \hookrightarrow risultato in un file
```

```
void Converter::intToBin(string conv_number, unsigned int n, ofstream &outFile)
20
                                      // singola cifra del numero da convertire
21
         int digit;
         number = stoi(conv_number); // numero (intero) da convertire
        // Sfruttiamo l'overloading dell'operatore >> (shift right)
24
        // Ad ogni iterazione shiftiamo number a dx di i posizioni (ovvero calcoliamo number
         \leftrightarrow % 2^i) e mettiamo il risultato in bitwise and con 1
        for (int i = n - 1; i \ge 0; i--)
             digit = (number >> (i)) & 1;
28
             outFile << digit;</pre>
30
    }
31
32
    // Converte un numero da binario a intero
    int Converter::binToInt(string conv_number)
34
35
        result = 0;
36
         int bit_number = conv_number.length();
37
         for (int i = 0; i < bit_number; i++)</pre>
38
39
             string bit = conv_number.substr(i, 1); // estraggo l'i-esimo bit
40
             int bit_int = stoi(bit);
                                                      \ensuremath{//} trasformo il bit in un numero intero
41
             result += pow(2, bit_number - 1 - i) * bit_int;
42
43
        return result;
44
    }
45
```

E.3.2 Classe Simulation

```
#include <iostream>
   #include <fstream>
                         // per file processing
   #include <sstream>
                         // per trattare le stringhe come stream di dati
   #include <filesystem> // per verificare l'esistenza dei file
   #include <cstdlib> // per usare comandi shell
6 #include <string>
                         // per manipolazione stringhe
   #include <cstring>
                       // per manipolazione stringhe C-like
                        // per manipolazione vettori
8 #include <vector>
9 #include <cmath>
                         // per funzioni matematiche
10 #include <iomanip>
                         // per formattazione I/O
11
   #include "Converter.hpp"
   #include "Simulation.hpp"
13
14
   using namespace std;
15
16
    // Costruttore
17
   Simulation::Simulation(unsigned int c)
18
       : correct{c} {}
19
    // Distruttore
   Simulation::~Simulation() {}
   // Genero file per effettuare scritture e letture
   // @param wFName = nome file contenente comandi di scrittura
25
   // @param rFName = nome file contenente comandi di lettura
```

```
// @param ref_FName = nome file contenente i dati generati (per confronto con i
        risultati di Modelsim)
    void Simulation::generate(string wFName, string rFName, string ref_FName)
29
        Converter C; // oggetto convertitore
30
        // check esistenza file (se non esistono li creo con una chiamata a system)
        if (!filesystem::exists(wFName))
            system(("touch " + wFName).c_str());
34
        if (!filesystem::exists(rFName))
            system(("touch " + rFName).c_str());
36
        if (!filesystem::exists(ref_FName))
37
38
             system(("touch " + ref_FName).c_str());
39
        // apro i file
40
        ofstream wF(wFName);
41
        ofstream rF(rFName);
42
        ofstream ref_F(ref_FName);
43
44
        // scrivo i comandi di scrittura e lettura generando casualmente i numeri di 16 bit
45
         \hookrightarrow da memorizzare
        if (wF && rF && ref_F) // se l'apertura è andata a buon fine
46
47
            for (int add = 0; add < 256; add++)</pre>
48
             {
49
                 int din = rand() % 65536; // dato da scrivere
50
51
                // scrivo comandi di scrittura
52
                 C.intToBin(to_string(32), 8, wF); // comando di scrittura
53
                 C.intToBin(to_string(add), 8, wF); // indirizzo
54
                 C.intToBin(to_string(din), 16, wF); // dato
55
                 wF << endl;
56
57
                 // scrivo file di riferimento
58
                C.intToBin(to_string(din), 16, ref_F);
                ref_F << endl;</pre>
60
61
                 // scrivo comandi di lettura
62
                 C.intToBin(to_string(33), 8, rF); // comando di lettura
63
64
                 C.intToBin(to_string(add), 8, rF); // indirizzo
65
                 rF << endl;
            }
66
67
            // chiudo i file
            wF.close();
69
            rF.close();
70
            ref_F.close();
71
72
    }
73
74
   // Esecuzione simulazione mediante chiamata a system
75
   void Simulation::run(string fileCompilazione)
76
77
   {
78
         system(("vsim -c -do " + fileCompilazione).c_str()); // lancio la simulazione
79
    }
80
81
   // Controlla la correttezza dei risultati
   unsigned int Simulation::report(string risultati_tb, string risultati_ref)
82
83
   {
```

```
84
         string line_tb, line_ref; // righe dei due file
85
         int cnt_lines_tb = 0;
                                    // contatore di riga del file generato dalla tb
         int cnt_lines_ref = 0;
                                    // contatore di riga del file di riferimento
                                   // numero totale di righe corrette all'interno del file
         int tot_correct = 0;
87
          \hookrightarrow generato dalla tb
88
89
         // apro i file in lettura
         ifstream tbF(risultati_tb);
90
         ifstream ref_F(risultati_ref);
91
92
         while (tbF.good() && ref_F.good())
93
94
              // estraggo una riga da ognuno dei due file
95
              if (getline(tbF, line_tb) && getline(ref_F, line_ref))
96
              {
97
                  // se i risultati della tb e del file di riferimento sono uguali incremento
                  \hookrightarrow il contatore di righe corrette
                  if (line_tb == line_ref)
                  {
                      tot_correct++;
                  }
                  // se i risultati sono diversi, esco dal ciclo (non ho più bisogno di

→ controllare le righe restanti)

                  else
                  {
                      cout << "Errore durante la transazione effettuata all'indirizzo " <</pre>

    cnt_lines_tb << endl;
</pre>
                      break;
                  }
                  // incremento i contatori di riga
110
                  cnt_lines_tb++;
112
                  cnt_lines_ref++;
             }
113
         }
114
115
         // chiudo i file
116
         tbF.close();
117
         ref_F.close();
110
         // stabilisco il valore del flag che mi dice se la simulazione è andata a buon fine
121
         if ((cnt_lines_tb == cnt_lines_ref) && (tot_correct == cnt_lines_ref))
              correct = 1;
         else
124
             correct = 0;
125
126
         return correct;
     }
127
```

E.3.3 Main

```
#include <iostream>
#include <fstream> // per file processing
#include <sstream> // per trattare le stringhe come stream di dati
#include <filesystem> // per verificare l'esistenza dei file
#include <cstdlib> // per usare comandi shell
#include <string> // per manipolazione stringhe
```

```
// per manipolazione stringhe C-like
   #include <cstring>
  #include <vector>
                    // per manipolazione vettori
9 #include <cmath>
                    // per funzioni matematiche
#include <iomanip>
                    // per formattazione I/O
  #include "Converter.hpp"
12
  #include "Simulation.hpp"
13
14
  using namespace std;
15
16
   int main(int argc, char **argv)
17
   {
      int ret = 0;
      Simulation Simulator;
21
      23
             Inizializzazione degli oggetti necessari alla gestione dei file
24
      25
      const string tbFileName = "tb_spi_complete.vhd";
                                                 // testbench
      const string compileFileName = "compile.do";
                                                 // file con le info per la
      \,\,\hookrightarrow\,\,\,\,\text{simulazione}
      const string writeFileName = "input_wr.txt";
                                                 // file con i comandi di
      \hookrightarrow scrittura
30
      const string readFileName = "input_rd.txt";
                                                 // file con i comandi di
      → lettura
      const string ref_oFileName = "output_results_ref.txt"; // file dati per confronto
      \hookrightarrow dalla testbench
      // check esistenza testbench
34
      if (!filesystem::exists(tbFileName))
35
36
         cerr << "Errore! La testbench " << tbFileName << " non esiste." << endl;</pre>
37
38
         ret = 1;
      }
39
40
      // check esistenza file per la compilazione
41
      if (!filesystem::exists(compileFileName))
42
43
         cerr << "Errore! Il file per la compilazione " << compileFileName << " non</pre>
44
         45
         ret = 1;
      }
46
47
      48
                             Simulazione automatizzata
49
      50
51
      // generazione file di scrittura
52
      Simulator.generate(writeFileName, readFileName, ref_oFileName);
53
54
      // simulazione automatizzata
55
56
      cout << endl
          57
          \hookrightarrow endl:
      cout << "Inizio Simulazione Modelsim" << endl;</pre>
58
      Simulator.run(compileFileName);
```

```
60
         cout << "Fine Simulazione Modelsim" << endl;</pre>
         cout << "***********************
                                                          **************************
61
         \hookrightarrow endl
62
              << endl;
63
        // controllo risultati
64
65
        int simulazione_corretta = Simulator.report(ref_oFileName, tb_oFileName);
66
        if (simulazione_corretta == 1)
67
68
             cout << "OK! Tutte le transazioni di lettura e scrittura sono andate a buon

    fine." << endl;
</pre>
             cout << "Verosimilmente l'interfaccia SPI funziona correttamente! :)" << endl</pre>
69
                  << endl;
        }
71
        else
         {
73
             cout << endl
74
                  << "Non tutte le transazioni di lettura hanno prodotto risultati uguali ai
75

→ dati trasmessi in scrittura." << endl;
</p>
             cout << "L'interfaccia SPI non funziona. :(" << endl</pre>
76
                  << endl;
77
        }
78
79
         return ret; // punto di uscita dal programma
81
    }
```

E.4 Test su VirtLab

```
library ieee;
   use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
3
   library lpm;
4
   use lpm.lpm_components.all;
5
   library altera_mf;
6
   use altera_mf.altera_mf_components.all;
8
   entity user is
9
    port (
       -- Main clock inputs
11
      mainClk : in std_logic;
12
      slowClk : in std_logic;
13
       -- Main reset input
14
      reset : in std_logic;
15
16
        -- MCU interface (UART, I2C)
       mcuUartTx : in std_logic;
17
       mcuUartRx : out std_logic;
       mcuI2cScl : in std_logic;
19
       mcuI2cSda : inout std_logic;
        -- Logic state analyzer/stimulator
21
       lsasBus : inout std_logic_vector(31 downto 0);
22
        -- Dip switches
23
        switches : in std_logic_vector(7 downto 0);
24
        -- LEDs
25
26
        leds : out std_logic_vector(3 downto 0)
      );
27
    end user;
29
```

```
architecture behavioural of user is
    signal clk
              : std_logic;
32
    signal pllLock : std_logic;
34
    signal lsasBusIn : std_logic_vector(31 downto 0);
    signal lsasBusOut : std_logic_vector(31 downto 0);
36
    signal lsasBusEn : std_logic_vector(31 downto 0) := (others => '0');
37
38
    signal mcuI2cDIn : std_logic;
39
    signal mcuI2CDOut : std_logic;
40
    signal mcuI2cEn : std_logic := '0';
41
42
    component myAltPll
43
    port (
44
      areset : in std_logic := '0';
45
      inclk0 : in std_logic := '0';
46
      c0 : out std_logic;
47
       locked : out std_logic
48
     );
49
    end component;
50
51
    component top_level is
52
    port (
53
      CK : in std_logic;
54
      SCK : in std_logic;
55
      nSS : in std_logic;
56
      RST : in std_logic;
57
      MOSI : in std_logic;
      MISO : out std_logic
59
60
     );
61
   end component;
62
63
  begin
64
65
    66
    --* Main clock PLL
    67
68
69
    myAltPll_inst : myAltPll port map(
70
     areset => reset,
71
     inclk0 => mainClk,
72
     c0
        => clk,
     locked => pllLock
73
    );
74
    76
77
    78
79
    -- accendo il led 3 per verificare il corretto caricamento del .rbf
80
81
    leds(3) <= '1';
82
83
    -- collego i led restanti ai rispettivi switch
84
    leds(2 downto 0) <= switches(2 downto 0);</pre>
85
    86
87
    --* lsasBus : inout std_logic_vector( 31 downto 0 )
88
```

```
89
                      <= lsasBus;
 90
       lsasBusIn
       lsasbusEn (14) <= '1';</pre>
 91
 92
       lsasBus_tristate :
 93
       process (lsasBusEn, lsasBusOut) is
 94
       begin
95
        for index in 0 to 31 loop
96
          if lsasBusEn(index) = '1' then
97
             lsasBus(index) <= lsasBusOut (index);</pre>
98
          else
99
            lsasBus(index) <= 'Z';</pre>
100
           end if;
101
        end loop;
       end process;
103
104
       spi : top_level port map(
       CK => mainClk,
SCK => lsasbus(13),
106
107
       nSS => lsasbus(12),
RST => switches(0),
MOSI => lsasbus(15),
108
109
       MISO => lsasbusOut(14)
111
112
113
end behavioural;
```