

数字逻辑实验报告


实验 1

学 期	2024-2025 学年第 1 学期	实验日期	2024/10/29	
学 院	计算机学院	组 号	学 号	姓 名
专 业	计算机科学与技术（实验班）	15	23071005	侯景祺
班 级	230710			
评 阅 内 容				
任务一	任务二	总结		成 绩
题 目	实验 1：组合逻辑电路设计			
一、实验目的 通过本实验进一步了解典型组合逻辑电路的功能和特点,掌握使用硬件描述语言设计典型组合逻辑电路的方法,巩固和加深课程基本理论知识的理解。 1. 通过数据选择器、编码器、译码器等典型组合逻辑电路的设计与测试,掌握典型组合逻辑电路的工作原理及基本分析和设计方法。 2. 学会使用 Verilog HDL 进行组合逻辑电路设计。 3. 学习使用 EDA 软件进行电路设计、编译和仿真。 4. 学习实验平台的使用及下载电路的整个过程。 二、任务一设计与实现 1.要求 (1) 输入一个四位二进制数,该数为 0~9 的 BCD 码,经译码后产生对应的字形码,可使七段数码管上显示出对应的十进制数,即数码管上显示出 0~9.具备使能端控制信号,使能端有效时按上述要求显示字形码,无效时数码管不显示。小数点可独立控制。 (2) 用 Verilog 描述该电路 (3) 使用 QuartusII 软件进行编辑、编译、仿真 (4) 根据综合实验平台进行引脚分配并下载演示实验结果 2.设计思路				

数字逻辑实验报告

实验 1


该电路模块是一个 七段显示译码模块，用于将输入的 4 位二进制数据译码为七段数码管的显示信号。模块接收 `data` 输入（4 位二进制数，范围 0-9），通过控制逻辑将其转换成对应的七段显示信号，并将结果送到七段数码管上显示。此外，还通过 `en` 控制使能信号，控制数码管的亮灭。



3. 详细设计

如下图代码中所示。数码管有 7（或 8，含小数点）个输出引脚，分别对应一个输出信号。将输出信号合适地与输入的 `data` 值一一对应，即可实现在数码管上显示合适的值。

其中，`a~g` 分别对应数码管上面的一段灯光，如图。




```

1 module num_led_23071005(en,data,a,b,c,d,e,f,g,sel);
2 input [3:0] data;
3 input en;
4 output a,b,c,d,e,f,g,sel;
5 reg a,b,c,d,e,f,g;
6 assign sel=1'b0;
7
8 always@(data)
9 begin
10     if (en) {a,b,c,d,e,f,g} =7'b0000000;
11     else case(data)
12         4'b0000:{a,b,c,d,e,f,g} = 7'b1111110;
13         4'b0001:{a,b,c,d,e,f,g} = 7'b0110000;
14         4'b0010:{a,b,c,d,e,f,g} = 7'b1101101;
15         4'b0011:{a,b,c,d,e,f,g} = 7'b1111001;
16         4'b0100:{a,b,c,d,e,f,g} = 7'b0110011;
17         4'b0101:{a,b,c,d,e,f,g} = 7'b1011011;
18         4'b0110:{a,b,c,d,e,f,g} = 7'b1011111;
19         4'b0111:{a,b,c,d,e,f,g} = 7'b1110000;
20         4'b1000:{a,b,c,d,e,f,g} = 7'b1111111;
21         4'b1001:{a,b,c,d,e,f,g} = 7'b1111011;
22         default:{a,b,c,d,e,f,g} = 7'b0000000;
23     endcase
24 end
25 endmodule
26

```

4. 仿真验证

如图所示，输入 4 位 data 码和 en 使能端时，a~g 有对应输出。



5. 引脚分配


如图，输入端 data[0~4] 对应 4 个开关引脚，类似的 en 也对应 1 个开关引脚。输出端 a~g 与小数点 sel 对应数码管的 8 个引脚。

Node Name	Direction	Location	I/O Bank	'/REF Group	Iter Locatic	'O Standar	Reserved	rent Stren	Slew Rate	'ferential P
out a	Output	PIN_AA20	4	B4_N0	PIN_AA20	2.5 ...ult)		8mA ...ult)	2 (default)	
out b	Output	PIN_W20	5	B5_N1	PIN_W20	2.5 ...ult)		8mA ...ult)	2 (default)	
out c	Output	PIN_R21	5	B5_N0	PIN_R21	2.5 ...ult)		8mA ...ult)	2 (default)	
out d	Output	PIN_P21	5	B5_N0	PIN_P21	2.5 ...ult)		8mA ...ult)	2 (default)	
in data[3]	Input	PIN_V13	4	B4_N1	PIN_V13	2.5 ...ult)		8mA ...ult)		
in data[2]	Input	PIN_AA15	4	B4_N1	PIN_AA15	2.5 ...ult)		8mA ...ult)		
in data[1]	Input	PIN_M20	5	B5_N0	PIN_M20	2.5 ...ult)		8mA ...ult)		
in data[0]	Input	PIN_N18	5	B5_N0	PIN_N18	2.5 ...ult)		8mA ...ult)		
out e	Output	PIN_N21	5	B5_N0	PIN_N21	2.5 ...ult)		8mA ...ult)	2 (default)	
in en	Input	PIN_AB17	4	B4_N0	PIN_AB17	2.5 ...ult)		8mA ...ult)		
out f	Output	PIN_N20	5	B5_N0	PIN_N20	2.5 ...ult)		8mA ...ult)	2 (default)	
out g	Output	PIN_M21	5	B5_N0	PIN_M21	2.5 ...ult)		8mA ...ult)	2 (default)	
out sel	Output	PIN_V16	4	B4_N0	PIN_V16	2.5 ...ult)		8mA ...ult)	2 (default)	

6. 实验现象

如图，通过拨动开关改变输入 data[1~4]的值，可以修改输出数码管上显示的值。

对照波形图，可以正确输出数字。



输入
开关

输出
数码管


三、任务二设计与实现

1. 要求

用 Verilog 实现一个 4 位八选一数据选择器，仿真验证通过后将该电路封装成电路符号。控制数据选择端，将个人学号按 8421 BCD 码依次输出到 LED 灯上。

2. 设计思路

前 6 位需要固定为 "230710" 这样的 BCD 码（假设 "23", "07" 和 "10" 三个 4 位 BCD 编码），我们可以对每个输入信号 in1 到 in8 的高 6 位进行预先固定，将每个输入的高 6 位设定为这 6 位固定值。假设我们仅对每个输入的低 4 位进行选择。



3. 详细设计

代码如下。输入 in1、in2 以及 sel、en，根据 sel 输出固定值 in3~in8 或输入值 in1、in2。

```

1 module sel_led(
2     input [3:0] in1,
3     input [3:0] in2,
4     input [2:0] sel,
5     input en,
6     output reg [3:0] out
7 );
8     reg [3:0] in3 = 3'b0000;
9     reg [3:0] in4 = 3'b0001;
10    reg [3:0] in5 = 3'b0111;
11    reg [3:0] in6 = 3'b0000;
12    reg [3:0] in7 = 3'b0011;
13    reg [3:0] in8 = 3'b0010;
14    always @(*) begin
15        if(en) out=4'b0000;
16        else case (sel)
17            3'b000: out = in1;
18            3'b001: out = in2;
19            3'b010: out = in3;
20            3'b011: out = in4;
21            3'b100: out = in5;
22            3'b101: out = in6;
23            3'b110: out = in7;
24            3'b111: out = in8;
25            default: out = 4'b0000;
26        endcase
27    end
28
29 endmodule
30


```

4. 仿真验证

如图，输出分为两部分：固定值输出与输入值输出。前者当 sel 对应特定的值时，会输出内置的 2、3、0、7、1、0、0 这些数字；后者会输出 in 值的两个数字。

数字逻辑实验报告

实验 1



5. 引脚分配

如下图所示，使能端 en 与 in1[4]和 in2[4]，以及选择端 sel[3]都分配有输入引脚（开关）；输出端口为 LED 灯。

Node Name	Direction	Location	I/O Bank	REF Group	Port Location	I/O Standard
in en	Input	PIN_V13	4	B4_N1	PIN_V13	2.5 V (3.3V)
in in1[3]	Input	PIN_AB17	4	B4_N0	PIN_AB17	2.5 V (3.3V)
in in1[2]	Input	PIN_AB18	4	B4_N0	PIN_AB18	2.5 V (3.3V)
in in1[1]	Input	PIN_C3	8	B8_N1	PIN_C3	2.5 V (3.3V)
in in1[0]	Input	PIN_E5	8	B8_N1	PIN_E5	2.5 V (3.3V)
in in2[3]	Input	PIN_C7	8	B8_N0	PIN_C7	2.5 V (3.3V)
in in2[2]	Input	PIN_E6	8	B8_N1	PIN_E6	2.5 V (3.3V)
in in2[1]	Input	PIN_F7	8	B8_N1	PIN_F7	2.5 V (3.3V)
in in2[0]	Input	PIN_A3	8	B8_N1	PIN_A3	2.5 V (3.3V)
out out[3]	Output	PIN_W13	4	B4_N1	PIN_W13	2.5 V (3.3V)
out out[2]	Output	PIN_V15	4	B4_N0	PIN_V15	2.5 V (3.3V)
out out[1]	Output	PIN_V12	4	B4_N1	PIN_V12	2.5 V (3.3V)
out out[0]	Output	PIN_U12	4	B4_N1	PIN_U12	2.5 V (3.3V)
in sel[2]	Input	PIN_N18	5	B5_N0	PIN_N18	2.5 V (3.3V)
in sel[1]	Input	PIN_M20	5	B5_N0	PIN_M20	2.5 V (3.3V)
in sel[0]	Input	PIN_AA15	4	B4_N1	PIN_AA15	2.5 V (3.3V)

6. 实验现象

根据仿真波形调节 sel 对应的开关，即可使 LED 显示 4 位 out 的二进制编码信息，其中亮为 1 暗为 0。调节 en 为 1 可使 out 对应的 LED 恒为亮。

四、附加任务设计与实现

1. 要求

将前两个任务的 Verilog 代码分别封装，成为两个独立模块。将这两个模块使用作图法进行联结、


数字逻辑实验报告

实验 1

结合新创建的输入输出端口，组成复合电路。


2. 设计思路

输入信号先经过选择器，控制 sel 值以及两个 in 值，可以指定显示的数值。随后经过数码管电路，将上一步的值分配对应的数码管引脚，实现显示输出。




3. 详细设计

电路图如下，输入包含选择端 sel、数值 in 以及两个模块共用的使能端 en。输出则包含 7 个数码管灯带信号以及 se，即小数点。



4. 仿真验证

仿真结果表明，输入特定的 in1 与 in2 值时，可以根据选择端 se 的值输出正确的 ledout（查询实验一中 ledout7 位数码对应的样式）。



输出结果
对应学号

5. 引脚分配

如图，in1~in2 以及 se、en 都被分配了开关引脚；
输出端分配为 8 位数码管引脚。

Node Name	Direction	Location	I/O Bank	'REF Group	Iter Locatic	'O Standar	Reserved
 a	Output	PIN_AA20	4	B4_N0	PIN_AA20	2.5 ...ult)	
 b	Output	PIN_W20	5	B5_N1	PIN_W20	2.5 ...ult)	
 c	Output	PIN_R21	5	B5_N0	PIN_R21	2.5 ...ult)	
 d	Output	PIN_P21	5	B5_N0	PIN_P21	2.5 ...ult)	
 e	Output	PIN_N21	5	B5_N0	PIN_N21	2.5 ...ult)	
 en1	Input	PIN_V13	4	B4_N1	PIN_V13	2.5 ...ult)	
 f	Output	PIN_N20	5	B5_N0	PIN_N20	2.5 ...ult)	
 g	Output	PIN_M21	5	B5_N0	PIN_M21	2.5 ...ult)	
 in1[3]	Input	PIN_AB17	4	B4_N0	PIN_AB17	2.5 ...ult)	
 in1[2]	Input	PIN_AB18	4	B4_N0	PIN_AB18	2.5 ...ult)	
 in1[1]	Input	PIN_C3	8	B8_N1	PIN_C3	2.5 ...ult)	
 in1[0]	Input	PIN_E5	8	B8_N1	PIN_E5	2.5 ...ult)	
 in2[3]	Input	PIN_C7	8	B8_N0	PIN_C7	2.5 ...ult)	
 in2[2]	Input	PIN_E6	8	B8_N1	PIN_E6	2.5 ...ult)	
 in2[1]	Input	PIN_F7	8	B8_N1	PIN_F7	2.5 ...ult)	
 in2[0]	Input	PIN_A3	8	B8_N1	PIN_A3	2.5 ...ult)	
 se[2]	Input	PIN_N18	5	B5_N0	PIN_N17	2.5 ...ult)	
 se[1]	Input	PIN_M20	5	B5_N0	PIN_N19	2.5 ...ult)	
 se[0]	Input	PIN_AA15	4	B4_N1	PIN_P22	2.5 ...ult)	
 sel	Output	PIN_V16	4	B4_N0	PIN_V16	2.5 ...ult)	

6. 实验现象

拨动开关为选择端 se 对应的 BCD 码值，可使得数码管上显示对应的学号数字。调节使能端，可使得数码管熄灭（高阻态状态）。

五、总结


此实验让我初步体验了实验台，使我了解了如何下载代码至实验台、如何设置引脚等知识。还加深了我对相关硬软件对接知识的理解。

在仿真任务二时，意外发现代码中出现了固定值输出（in3~in7）的位数不对的问题，经过排查仿真结果时找出了该问题并完成了更正。


数字逻辑实验报告

实验 1

附图 1：任务一顶层及综合通过图



附图 2：任务二顶层及综合通过图



数字逻辑实验报告

实验 1

附图 3：附加任务顶层及综合通过图

