


数字逻辑实验报告

实验 3

学 期	2024-2025 学年第 1 学期	实验日期	2024/11/12	
学 院	计算机学院	组 号	学 号	姓 名
专 业	计算机科学与技术（实验班）	15	23071005	侯景祺
班 级	230710			
评 阅 内 容				
任务一	任务二	总结		成 绩
题 目	实验 3: <u>计数器电路设计</u>			
一、实验目的 通过本实验,进一步了解典型时序逻辑电路的功能和特点;掌握计数器电路的基本分析方法和设计方法;掌握使用硬件描述语言设计计数器的方法。 1. 通过计数器、分频器等时序电路的设计与测试,掌握计数器电路的基本分析方法和设计方法。 2. 学会使用硬件描述语言编写计数器电路,并利用计数器电路解决实际问题。 二、任务一设计与实现 1. 要求 (1)用硬件描述语言设计一个与 74LS163 功能一致的计数器。 (2)清零和置数均为同步方式。 (3)采用结构化描述方式将计数器和数码管相连,将计数结果显示在数码管上。 2. 设计思路 此电路的目的为,74LS163 计数器生成计数值,并使用七段显示译码器将计数值显示在 LED 上。 其中,计数器在 clk 的上升沿时更新 Q_out。如果 clrn 为低电平,计数器立即清零,Q_out 变为 0000。若 ldn 为低电平,计数器会将 Q_in 的值加载到 Q_out 中,覆盖当前的计数值。若 enp 和 ent 都为高电平,计数器递增 Q_out 的值。若 Q_out 达到 1111, rco 会输出高电平表示进位。 七段译码器为典型的译码器系统,由于第一次实验进行了此部分的设计与仿真、实操,此处不多赘述。 第三部分 counter_74LS163_FINALE 为调用前二者的 Verilog 代码。使用 Verilog 的方式将前二者的功能对接,实现计数、数码管输出。				



3. 详细设计

如下图，为计数器的代码设计图。若 Q_Out 输出为 1111（上限值），会发生自动归零操作，确保计数能够循环。

```

module counter_74163(clrn, ldn, enp, ent, clk, Q_in, Q_out, rco);
    input clrn, ldn, enp, ent, clk;
    input [3:0] Q_in;
    output [3:0] Q_out;
    output rco;
    reg [3:0] Q_out;
    assign rco = (Q_out == 4'b1111 && ent == 1) ? 1 : 0;
    always @ (posedge clk)
        begin
            if(~clrn)
                Q_out <= 0;
            else if(~ldn)
                Q_out <= Q_in;
            else if(enp == 1 && ent == 1)
                Q_out <= Q_out + 1;
        end
    endmodule
    
```

如下图，为七段 BCD 译码器的电路设计。

```

1 module BCD_7seg(n_en, LED_in, LED_out, sel);
2     input n_en;
3     input [3:0] LED_in;
4     output sel;
5     output [6:0] LED_out;
6     reg [6:0] LED_out;
7     assign sel = 1'b0;
8     always @ (n_en, LED_in)
9         if(~n_en)
10             begin
11                 case(LED_in)
12                     4'b0000: LED_out = 7'b1111110;
13                     4'b0001: LED_out = 7'b0110000;
14                     4'b0010: LED_out = 7'b1101101;
15                     4'b0011: LED_out = 7'b1111001;
16                     4'b0100: LED_out = 7'b0110011;
17                     4'b0101: LED_out = 7'b1011011;
18                     4'b0110: LED_out = 7'b1011111;
19                     4'b0111: LED_out = 7'b1110000;
20                     4'b1000: LED_out = 7'b1111111;
21                     4'b1001: LED_out = 7'b1111011;
22                     4'b1010: LED_out = 7'b1110111;
23                     4'b1011: LED_out = 7'b0011111;
24                     4'b1100: LED_out = 7'b0001101;
25                     4'b1101: LED_out = 7'b0111101;
26                     4'b1110: LED_out = 7'b1001111;
27                     4'b1111: LED_out = 7'b1000111;
28                     default: LED_out = 7'b0000000;
29                 endcase
30             end
31     else LED_out = 7'b0000000;
32 endmodule

```

以下为顶层电路的代码。此代码中整合了前两者。

```

1 module counter_74LS163_FINALE(clrn, ldn, enp, ent, clk, Q_in, rco, n_en, LED_out, sel);
2
3     input clrn, ldn, enp, ent, clk, n_en;
4     input [3:0] Q_in;
5
6     output rco, sel;
7     output [6:0] LED_out;
8
9     wire [3:0] data;
10
11     counter_74LS163 counter_74LS163_ind //74LS163 INDIVIDUAL claim
12     (
13         .clrn(clrn) ,
14         .ldn(ldn) ,
15         .enp(enp) ,
16         .ent(ent) ,
17         .clk(clk) ,
18         .Q_in(Q_in) ,
19         .Q_out(data) ,
20         .rco(rco)
21     );
22
23     BCD_7seg BCD_7seg_ind //BCD INDIVIDUAL claim
24     (
25         .n_en(n_en) ,
26         .LED_in(data) ,
27         .LED_out(LED_out) ,
28         .sel(sel)
29     );
30
31 endmodule

```

4. 仿真验证

Node Name	Direction	Location	I/O Bank
Q_in[3]	Unknown	PIN_AB17	4
Q_in[2]	Unknown	PIN_AB18	4
Q_in[1]	Unknown	PIN_C3	8
Q_in[0]	Unknown	PIN_E5	8
clk	Unknown	PIN_AB15	4
clrn	Unknown	PIN_N18	5
enp	Unknown	PIN_M20	5
ent	Unknown	PIN_AA15	4
ldn	Unknown	PIN_V13	4
n_en	Unknown	PIN_D6	8
rco	Unknown	PIN_U12	4
sel	Unknown	PIN_AB20	4
LED_out[6]	Unknown	PIN_AA20	4
LED_out[5]	Unknown	PIN_W20	5
LED_out[4]	Unknown	PIN_R21	5
LED_out[3]	Unknown	PIN_P21	5
LED_out[2]	Unknown	PIN_N21	5
LED_out[1]	Unknown	PIN_N20	5
LED_out[0]	Unknown	PIN_M21	5

6. 实验现象

在当前的系统中，按下按钮时 LED 显示的数字应该增加 1。然而，由于按钮防抖措施未实施，导致在实际操作中，按一次按钮 LED 显示的数字变化不稳定，有时可能不增加，有时甚至出现异常增加（如一次性增加 9）。尽管如此，通过检查 `n_e`（可能是使能信号）、`clrn`（清零信号）、`ldn`（加载信号）的功能及其波形图，我们可以确认逻辑电路的设计本身是没有问题的。


三、任务二设计与实现

1. 要求

- (1)基准频率为 50MHz。
- (2)要求从四个输出端分别输出频率 1Hz、10Hz、100Hz 和 1KHz。
- (3)将设计好的分频器 1hz 频率与计数器电路的时钟信号相连，要求采用结构化描述龙式:其它频率接至未用到的 LED 灯。

2. 设计思路

设计思路如下。使用分频器分解输入的 50MHz 信号为有用的信号，对比任务 1，将此信号替换了 `clk`，这样就无需手动按动 `clk` 计数了。



3. 详细设计

如图，此为分频器电路。

```

1  module frequency_divider(clk_50mhz, rst, clk_1khz, clk_100hz, clk_10hz, clk_1hz);
2      input clk_50mhz, rst;
3      output clk_1khz, clk_100hz, clk_10hz, clk_1hz;
4      reg clk_1khz, clk_100hz, clk_10hz, clk_1hz;
5      reg [31:0] cnt1, cnt2, cnt3, cnt4;
6      parameter N1 = 50000, N2 = 500000, N3 = 5000000, N4 = 50000000;
7      //parameter N1 = 10, N2 = 10, N3 = 10, N4 = 10;
8      always @ (posedge clk_50mhz)
9          if(!rst)
10             begin
11                 cnt1 <= 1'b0;
12                 clk_1khz <= 1'b0;
13             end
14          else
15             if(cnt1 < N1 / 2 - 1)
16                 cnt1 <= cnt1 + 1'b1;
17             else
18                 begin
19                     cnt1 <= 1'b0;
20                     clk_1khz <= ~ clk_1khz;
21                 end
22
23         always @ (posedge clk_50mhz)
24             if(!rst)
25                 begin
26                     cnt2 <= 1'b0;
27                     clk_100hz <= 1'b0;
28                 end
29             else
30                 if(cnt2 < N2 / 2 - 1)
31                     cnt2 <= cnt2 + 1'b1;
32                 else
33                     begin
34                         cnt2 <= 1'b0;
35                         clk_100hz <= ~ clk_100hz;
36                     end
37
38         always @ (posedge clk_50mhz)
39             if(!rst)
40                 begin
41                     cnt3 <= 1'b0;
42                     clk_10hz <= 1'b0;
43                 end
44             else
45                 if(cnt3 < N3 / 2 - 1)
46                     cnt3 <= cnt3 + 1'b1;
47                 else
48                     begin
49                         cnt3 <= 1'b0;
50                         clk_10hz <= ~ clk_10hz;
51                     end
52
53         always @ (posedge clk_50mhz)
54             if(!rst)
55                 begin
56                     cnt4 <= 1'b0;
57                     clk_1hz <= 1'b0;
58                 end
59             else
60                 if(cnt4 < N4 / 2 - 1)
61                     cnt4 <= cnt4 + 1'b1;
62                 else
63                     begin
64                         cnt4 <= 1'b0;
65                         clk_1hz <= ~ clk_1hz;
66                     end
67         endmodule

```

如下图，为顶层电路图。该电路调用了计数器、分频器、BCD 七段数码管电路。实现了他们的联结。


```

1 module frequency_divider_new(clrn, ldn, enp, ent, Q_in, rco, sel, rst, clk_50mhz, clk_1khz, clk_100hz, clk_10hz, LED_out);
2   input clrn, ldn, enp, ent, rst, clk_50mhz;
3   input [3:0] Q_in;
4   output rco, clk_1khz, clk_100hz, clk_10hz, sel;
5
6   wire clk_1hz;
7
8   output [6:0] LED_out;
9   wire [3:0] data;
10
11   counter_74163 counter_74163_inst
12   (
13     .clrn(clrn) ,
14     .ldn(ldn) ,
15     .enp(enp) ,
16     .ent(ent) ,
17     .clk(clk_1hz) ,
18     .Q_in(Q_in) ,
19     .Q_out(data) ,
20     .rco(rco)
21   );
22
23   BCD_7seg BCD_7seg_inst //BCD INDIVIDUAL claim
24   (
25     .n_en(n_en) ,
26     .LED_in(data) ,
27     .LED_out(LED_out) ,
28     .sel(sel)
29   );
30
31   frequency_divider frequency_divider_inst
32   (
33     .clk_50mhz(clk_50mhz) ,
34     .rst(rst) ,
35     .clk_1khz(clk_1khz) ,
36     .clk_100hz(clk_100hz) ,
37     .clk_10hz(clk_10hz) ,
38     .clk_1hz(clk_1hz)
39   );
40 endmodule

```

4. 仿真验证

如下图，为顶层程序仿真验证的结果。可以从图中看出置位、计数、归零等过程。



5. 引脚分配

如下图，LED 数码管输出以及通常变量与任务一引脚分配相同。归零指示灯为第一个 LED 灯。频率展示也用 LED 灯表示。

Node Name	Direction	Location
 LED_out[6]	Output	PIN_AA20
 LED_out[5]	Output	PIN_W20
 LED_out[4]	Output	PIN_R21
 LED_out[3]	Output	PIN_P21
 LED_out[2]	Output	PIN_N21
 LED_out[1]	Output	PIN_N20
 LED_out[0]	Output	PIN_M21
 Q_in[3]	Input	PIN_AB17
 Q_in[2]	Input	PIN_AB18
 Q_in[1]	Input	PIN_C3
 Q_in[0]	Input	PIN_E5
 clk_1khz	Output	PIN_Y17
 clk_10hz	Output	PIN_R16
 clk_50mhz	Input	PIN_T1
 clk_100hz	Output	PIN_T17
 clrn	Input	PIN_N18
 enp	Input	PIN_M20
 ent	Input	PIN_AA15
 ldn	Input	PIN_V13
 rco	Output	PIN_U12
 rst	Input	PIN_D6
 sel	Output	PIN_AB20

6. 实验现象

实验启动后，观察到 10Hz 信号对应的 LED 以每秒一次的频率开始闪烁，而 100Hz 信号和则保持常亮状态，没有闪烁。这一现象符合预期，因为 10Hz 的频率意味着每秒闪烁一次，而 100Hz 和 1kHz 的频率远高于此，对于肉眼来说几乎无法分辨其闪烁。

接下来，我们观察其他 LED 的闪烁规律。这些 LED 也呈现出每秒变化一次的闪烁模式，并且它们的闪烁顺序是按照二进制数从 0000 到 1111 依次变化的。这一观察结果再次验证了电路设计的正确性，因为计数器的输出应该能够按照二进制数的递增顺序依次点亮这些数码管 LED。

综上所述，实验结果与预期相符，电路设计准确无误。

四、总结


遇到的问题：

1. 按一次 clk，计数器条约了最多 9 次，表明没有去除抖动。
2. 发现 100Hz 以及以上没有明显闪烁，可能是因为闪动过快不易察觉

数字逻辑实验报告

实验 3

附图 1：任务一顶层及综合通过图



附图 2：任务二顶层及综合通过图

