


# 数字逻辑实验报告

实验 5

|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |                     |      |            |     |
|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---------------------|------|------------|-----|
| 学 期                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       | 2024-2025 学年第 1 学期  | 实验日期 | 2024/11/19 |     |
| 学 院                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       | 计算机学院               | 组 号  | 学 号        | 姓 名 |
| 专 业                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       | 计算机科学与技术（实验班）       | 15   | 23071005   | 侯景祺 |
| 班 级                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       | 230710              |      |            |     |
| 评 阅 内 容                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |                     |      |            |     |
| 任务一                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       | 任务二                 | 总结   |            | 成 绩 |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |                     |      |            |     |
|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |                     |      |            |     |
| 题 目                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       | 实验 5: <u>简单接口设计</u> |      |            |     |
| <p>一、实验目的</p> <p>通过本实验内容的学习，掌握如何利用基本组合逻辑电路和基本时序电路解决实际问题；掌握常用简单接口电路的工作原理及控制方法，为后续综合设计的实现做好准备；学习在数字电路设计中，按模块设计电路的思想。</p> <p>1. 通过基本逻辑电路的应用，掌握键盘扫描电路、动态数码管显示、直流电机控制、步进电机控制等电路的设计；学会使用 Verilog HDL 设计简单接口的控制器。</p> <p>2. 掌握在 EDA 软件中利用图形方式和硬件描述语言进行模块调用的方法。</p> <p>二、任务一设计与实现</p> <p>1. 要求</p> <p>(1) 系统时钟为 50MHz，使用之前设计的分频器模块。</p> <p>(2) 完成动态扫描模块的设计。</p> <p>(3) 将个人学号显示在动态数码管上。（需要 8 个数码管，轮流点亮 8 个数码管）</p> <p>2. 设计思路</p> <p>我们需要设计一个能在数码管上同时显示出 8 位学号的电路。可以将学号作为输入变量，输入到 4 位 8 选 1 器中，再用扫描电路选择 4 位 8 选 1 的输出，并决定某段数码管显示，再用 BCD 七段译码器将 4 位 8 选 1 的输出转换为数码管上的显示的数字，即可实现功能。</p> <p>框图如下。</p> |                     |      |            |     |



### 3. 详细设计

如下图，为我使用的扫描器 scanner 代码。

它通过扫描遍历所有的 8 个 LED 数码管，来实现数据更新。

```

1 module scanner(clk, ds, sel);
2     input clk;
3
4     output [7:0] ds;
5     output [2:0] sel;
6
7     reg [7:0] ds = 8'b0;
8     reg [2:0] sel = 3'b0;
9
10    always@(posedge clk)
11    begin
12
13        if(sel == 7)
14            sel <= 0;
15        else
16            sel <= sel +1;
17
18    end
19
20    always@(sel)
21    case(sel)
22        0:ds=8'b1111_1110;
23        1:ds=8'b1111_1101;
24        2:ds=8'b1111_1011;
25        3:ds=8'b1111_0111;
26        4:ds=8'b1110_1111;
27        5:ds=8'b1101_1111;
28        6:ds=8'b1011_1111;
29        7:ds=8'b0111_1111;
30        default:ds=8'b0;
31    endcase
32 endmodule
    
```

如下图为顶层程序的代码。它调用了多个模块，实现了数据与功能的综合。


```

1 module top_level(n_en, in1, in2, clk_50mhz, ds, led);
2     input n_en, clk_50mhz;
3     input [3:0] in1, in2;
4
5     wire clk_1000hz;
6     wire [2:0] sel;
7
8     output [7:0] ds;
9     output [6:0] led;
10    wire [3:0] out;
11
12    frequency_divider(.clk_50mhz(clk_50mhz), .clk_1000hz(clk_1000hz));
13    scanner(.clk(clk_1000hz), .ds(ds), .sel(sel));
14    selector(.sel(sel), .n_en(n_en), .out(out), .in1(in1), .in2(in2));
15    LED(.in(out), .n_en(n_en), .out(led));
16
17 endmodule


```

### 4. 仿真验证

此图为扫描器的仿真结果。可通过 ds 输出值观察出类似遍历扫描的工作。



如下图，为顶层程序的仿真结果。将 in1（对应数码管最后一位，输入）为学号最后一位 5，即可获得学号的完整输出。



### 5. 引脚分配

如下图，为顶层文件的引脚分配。clk\_50mhz 接入内置 50MHz 信号源；ds 接入 LED 数码管选择端；led 接入数码管显示端；n\_en 使能接入开关。

| Node Name | Direction | Location | I/O Bank |
|-----------|-----------|----------|----------|
| clk_50mhz | Input     | PIN_T1   | 2        |
| ds[7]     | Output    | PIN_V16  | 4        |
| ds[6]     | Output    | PIN_AA17 | 4        |
| ds[5]     | Output    | PIN_U22  | 5        |
| ds[4]     | Output    | PIN_V22  | 5        |
| ds[3]     | Output    | PIN_W22  | 5        |
| ds[2]     | Output    | PIN_Y22  | 5        |
| ds[1]     | Output    | PIN_Y21  | 5        |
| ds[0]     | Output    | PIN_AB20 | 4        |
| in1[3]    | Input     | PIN_AB17 | 4        |
| in1[2]    | Input     | PIN_AB18 | 4        |
| in1[1]    | Input     | PIN_C3   | 8        |
| in1[0]    | Input     | PIN_E5   | 8        |
| in2[3]    | Input     | PIN_C7   | 8        |
| in2[2]    | Input     | PIN_E6   | 8        |
| in2[1]    | Input     | PIN_F7   | 8        |
| in2[0]    | Input     | PIN_A3   | 8        |
| led[6]    | Output    | PIN_AA20 | 4        |
| led[5]    | Output    | PIN_W20  | 5        |
| led[4]    | Output    | PIN_R21  | 5        |
| led[3]    | Output    | PIN_P21  | 5        |
| led[2]    | Output    | PIN_N21  | 5        |
| led[1]    | Output    | PIN_N20  | 5        |
| led[0]    | Output    | PIN_M21  | 5        |
| n_en      | Input     | PIN_N18  | 5        |

## 6. 实验现象

LED 屏上从左到右依次输出 23071000。若改变输入端，输出的学号末两位也会随输入端的改变而改变。如果改变 en 开关，LED 被关闭，与实验预期相符。


## 三、任务二设计与实现

### 1. 要求

- (1) 系统时钟为 50MHz，使用之前设计的分频器模块。
- (2) 实现 4×4 键盘识别。
- (3) 将按键显示在数码管上。（只需要 1 位数码管，按下某个键时数码管显示对应数字）

### 2. 设计思路

需要设计一个用 4×4 键盘识别的数码管显示器。我们可以将键盘分别以行和列分组，当按键被按下，其对应的行线和列线变为低电平。用高频扫描其状态即可判断哪一按键被按下。



### 3. 详细设计


如下图，为键盘（按钮阵）识别电路的代码。该电路包含按键状态更新和按键识别逻辑两个功能。

```

1  module keyboard_recognition(swc, swr, clk, reset, flag, keyout);
2      input clk, reset;
3      input [3:0] swc;
4      output reg [3:0] swr;
5      output reg flag;
6      output reg [3:0] keyout;
7      always @ (posedge clk)
8      begin
9          if (reset)
10             swr = 4'b1111;
11         else
12             begin
13                 case (swr)
14                     4'b1110: swr = 4'b1101;
15                     4'b1101: swr = 4'b1011;
16                     4'b1011: swr = 4'b0111;
17                     4'b0111: swr = 4'b1110;
18                     default: swr = 4'b1110;
19                 endcase
20             end
21         end
22         always @ (posedge clk)
23         begin
24             case ({swr, swc})
25                 8'b1110_1110: {flag, keyout} <= 5'b1_0000;
26                 8'b1110_1101: {flag, keyout} <= 5'b1_0001;
27                 8'b1110_1011: {flag, keyout} <= 5'b1_0010;
28                 8'b1110_0111: {flag, keyout} <= 5'b1_0011;
29                 8'b1101_1110: {flag, keyout} <= 5'b1_0100;
30                 8'b1101_1101: {flag, keyout} <= 5'b1_0101;
31                 8'b1101_1011: {flag, keyout} <= 5'b1_0110;
32                 8'b1101_0111: {flag, keyout} <= 5'b1_0111;
33                 8'b1011_1110: {flag, keyout} <= 5'b1_1000;
34                 8'b1011_1101: {flag, keyout} <= 5'b1_1001;
35                 8'b1011_1011: {flag, keyout} <= 5'b1_1010;
36                 8'b1011_0111: {flag, keyout} <= 5'b1_1011;
37                 8'b0111_1110: {flag, keyout} <= 5'b1_1100;
38                 8'b0111_1101: {flag, keyout} <= 5'b1_1101;
39                 8'b0111_1011: {flag, keyout} <= 5'b1_1110;
40                 8'b0111_0111: {flag, keyout} <= 5'b1_1111;
41                 default: {flag, keyout} <= {flag, keyout};
42             endcase
43         end
44     endmodule
45


```

如下图，为顶层文件的设计电路。该电路集成了多个模块。



## 4. 仿真验证

如下图，key\_in 接受键盘电路输出的值，并反应为键盘对应的数值，由 LED\_out 输出。输出结果与键盘对应的值一致。



### 5. 引脚分配

如下图，keyboard\_swk 为接受按钮阵的输入。En 为使能端，分配开关。其他的类似任务 1。

| Node Name     | Direction | Location | I/O Bank |
|---------------|-----------|----------|----------|
| clk_50mhz     | Input     | PIN_T1   | 2        |
| frequ...n_rst | Input     | PIN_C8   | 8        |
| keyboard_flag | Output    | PIN_T17  | 5        |
| keyboard_rst  | Input     | PIN_E7   | 8        |
| keybo...wc[3] | Input     | PIN_A13  | 7        |
| keybo...wc[2] | Input     | PIN_F9   | 8        |
| keybo...wc[1] | Input     | PIN_D10  | 8        |
| keybo...wc[0] | Input     | PIN_B10  | 8        |
| keybo...wr[3] | Output    | PIN_C4   | 8        |
| keybo...wr[2] | Output    | PIN_A16  | 7        |
| keybo...wr[1] | Output    | PIN_A15  | 7        |
| keybo...wr[0] | Output    | PIN_A14  | 7        |
| LED_n_en      | Input     | PIN_F8   | 8        |
| LED_out[6]    | Output    | PIN_AA20 | 4        |
| LED_out[5]    | Output    | PIN_W20  | 5        |
| LED_out[4]    | Output    | PIN_R21  | 5        |
| LED_out[3]    | Output    | PIN_P21  | 5        |
| LED_out[2]    | Output    | PIN_N21  | 5        |
| LED_out[1]    | Output    | PIN_N20  | 5        |
| LED_out[0]    | Output    | PIN_M21  | 5        |
| LED_sel       | Output    | PIN_AB20 | 4        |
| <<new node>>  |           |          |          |

### 6. 实验现象


按下键盘的某一按钮，其对应的数字可以在 LED 屏上显示出来。如果关闭 en 开关，LED 被关闭。与预期相符。

## 四、总结

在任务一中，仿真过程没有对分频器加入额外的频率设定，导致仿真过程使用超高频（50MHz），导致没有输出。

在任务二中，我在一开始没能正确设置引脚（对按钮的引脚分配错误），后来经过咨询和对比实验指导书，成功改正。

附图 1：任务一顶层及综合通过图



附图 2：任务二顶层及综合通过图

