

LDL06E09A

2008 年 10 月 29 日

第 1 章

論理譜

```

{ ===== }
{ 論理譜 }
{ ===== }
logicname LDL06E09A

{ ===== }
{ 実効譜 }
{ ===== }
entity main
{ ----- }
{ 入力 }
{ ----- }
input RESET;
input SCLK;
input DATA[4];

{ ----- }
{ 出力 }
{ ----- }
output SEGOUT[7];
output KETAOUT[8];
output KETA[3];

{ ----- }
{ 内部信号 }
{ ----- }
bitr blankcount[4];
bitr state;
bitr sclkp[2];
bitr ketacount[3];

{ ----- }
{ 検査端子 }
{ ----- }
output TOP; TOP=state;
output T1P[4]; T1P=blankcount;
output T2P[2]; T2P=sclkp;

{ ----- }
{ 桁出力 }
{ ----- }
if (state==1)
    switch(ketacount)
        case 0: KETAOUT.0=1;
        case 1: KETAOUT.1=1;
        case 2: KETAOUT.2=1;
        case 3: KETAOUT.3=1;
        case 4: KETAOUT.4=1;

```

```

        case 5: KETAOUT.5=1;
        case 6: KETAOUT.6=1;
        case 7: KETAOUT.7=1;
    endswitch
endif

{-----}
{ セグメント出力 }
{-----}

switch(DATA)
    case 0: SEGOUT=0x3f;
    case 1: SEGOUT=0x06;
    case 2: SEGOUT=0x5b;
    case 3: SEGOUT=0x4f;
    case 4: SEGOUT=0x66;
    case 5: SEGOUT=0x6d;
    case 6: SEGOUT=0x7d;
    case 7: SEGOUT=0x07;
    case 8: SEGOUT=0x7f;
    case 9: SEGOUT=0x67;
    case 0xa: SEGOUT=0x77;
    case 0xb: SEGOUT=0x7c;
    case 0xc: SEGOUT=0x39;
    case 0xd: SEGOUT=0x5e;
    case 0xe: SEGOUT=0x79;
    case 0xf: SEGOUT=0x71;
endswitch

{-----}
{ 桁位置 }
{-----}
KETA=ketacount;

{-----}
{ 主行程 }
{-----}

if (RESET)
    state=0;
else
    if (blankcount==6)
        state=1;
    else
        if (sclkp.0)
            state=0;
        else
            state=state;
        endif
    endif
endif

{-----}
{ SCLK 行程 }
{-----}

if (RESET)
    sclkp=0;
else
    if (SCLK)
        switch(sclkp)
            case 0: sclkp=1;
            case 1: sclkp=2;
            default: sclkp=sclkp;
        endswitch
    else
        sclkp=0;
    endif
endif

```

```
endif

{ ----- }
{ 消灯計数 }
{ ----- }

if (RESET)
    blankcount=0;
else
    if (state==1)
        if (sclkp.0)
            blankcount=0;
        else
            blankcount=blankcount;
        endif
    else
        blankcount=blankcount+1;
    endif
endif

{ ----- }
{ 桁計数 }
{ ----- }

if (RESET)
    ketacount=0;
else
    if (blankcount==3)
        ketacount=ketcacount+1;
    else
        ketacount=ketcacount;
    endif
endif

ende
```

```

{ ===== }
{ 機能実行譜 }
{ ===== }
entity sim
{ ----- }
{ 出力端子 }
{ ----- }
output RESET;
output SCLK;
output DATA[4];
output SEGOUT[7];
output KETAOUT[8];
output KETA[3];
input simres;

{ ----- }
{ 内部信号 }
{ ----- }
bitn node_RESET;
bitn node_KETA[3];
bitn node_SCLK;
bitr tc[16];
bitr count[4];
bitr sclkp[2];

{ ----- }
{ 検査端子 }
{ ----- }
output TB0P[4]; TB0P=count;
output TB1P[2]; TB1P=sclkp;
output TB2P[16]; TB2P=tc;

{ ----- }
{ 実効譜導入 }
{ ----- }
part main(node_RESET,node_SCLK,DATA,SEGOUT,KETAOUT
, node_KETA)

RESET=node_RESET;
KETA=node_KETA;
SCLK=node_SCLK;

{ ----- }
{ 検査計数 }
{ ----- }
simres=0;
if (!simres) tc=tc+1; endif

{ ----- }
{ 初期化 }
{ ----- }
if (tc<5) node_RESET=1; endif

{ ----- }
{ 駆動 CLK }
{ ----- }
node_SCLK=tc.4;

{ ----- }
{ 桁 0 起点 }
{ ----- }
if (node_RESET)
sclkp=0;

```

```

else
    switch(sclkp)
        case 0: if (node_KETA==0) sclkp=1; endif
        case 1: sclkp=2;
        case 2: if (node_KETA==0)
                    sclkp=sclkp;
                else
                    sclkp=0;
                endif
        endswitch
    endif

{ ----- }
{ 桁 0 計数 }
{ ----- }

if (node_RESET)
    count=15;
else
    if (sclkp.0)
        count=count+1;
    else
        count=count;
    endif
endif

{ ----- }
{ 16 進数表示値 }
{ ----- }

switch(node_KETA)
    case 0: DATA=count;
    case 1: DATA=count+1;
    case 2: DATA=count+2;
    case 3: DATA=count+3;
    case 4: DATA=count+4;
    case 5: DATA=count+5;
    case 6: DATA=count+6;
    case 7: DATA=count+7;
endswitch

ende

endlogic

```