

LDL06F04A

2008 年 10 月 15 日

第 1 章

論理譜

```

{ ===== }
{ 2 進数 BCD 変換器 }
{ ===== }
logicname LDL06F04A

library LDL06F04B { 除算器 }

{ ===== }
{ 実効譜 }
{ ===== }
entity main
{ ----- }
{ 入力 }
{ ----- }
input RESET;
input DATAIN[32];
input WP;
input ADD[3];

{ ----- }
{ 出力 }
{ ----- }
output DATAOUT[4];
output SET;

{ ----- }
{ 内部信号 }
{ ----- }
bitn divreset;
bitn div[33];
bitr a[32];
bitr degit0p[4];
bitr degit1p[4];
bitr degit2p[4];
bitr degit3p[4];
bitr degit4p[4];
bitr degit5p[4];
bitr degit6p[4];
bitr degit7p[4];
bitr convseq[3];
bitn sel;
bitn divready;
bitn divans[32];
bitr ketacount[3];
bitr set;
bitn dataout[4];
bitn abc[32];

```

```

{ ----- }
{ 検査端子 }
{ ----- }

```

```

output TOP[32]; TOP=a;
output T1P; T1P=divreset;
output T2P[32]; T2P=div.0:31;
output T3P; T3P=divready;
output T4P[3]; T4P=convseq;
output T5P[4]; T5P=degitt0p;
output T6P[4]; T6P=degitt1p;
output T7P[4]; T7P=degitt2p;
output T8P[4]; T8P=degitt3p;
output T9P[4]; T9P=degitt4p;
output T10P[4]; T10P=degitt5p;
output T11P[4]; T11P=degitt6p;
output T12P[4]; T12P=degitt7p;
output T13P[3]; T13P=ketacount;
output T14P; T14P=scl;

```

```

{ ----- }
{ 出力代入 }
{ ----- }
SET=set;
DATAOUT=dataout;

```

```

{ ----- }
{ 除算器引用 }
{ ----- }
div=LDL06F04B(divreset,a,abc,scl);

div.33=1;
divans=div.0:31;
divready=div.32;
abc=10;

```

```

{ ----- }
{ 主行程 }
{ ----- }
if (RESET)
    convseq=0;
else
    switch(convseq)
    case 0:
        if (WP) convseq=1; endif
    case 1:
        convseq=2;
    case 2:
        if (divready)
            convseq=3;
        else
            convseq=convseq;
        endif
    case 3:
        convseq=4;
    case 4:
        convseq=5;
    case 5:
        switch(ketacount)
        case 7: convseq=6;
        default: convseq=1;
        endswitch
    case 6:
        convseq=convseq;

```

```

        endswitch
    endif

{ ----- }
{ 变换終了 }
{ ----- }

    if (RESET)
        set=0;
    else
        switch(convseq)
            case 6: set=1;
            default: set=set;
        endswitch
    endif

{ ----- }
{ 被除数 }
{ ----- }

    if (RESET)
        a=0;
    else
        switch(convseq)
            case 0: a=DATAIN;
            case 3: a=divans;
            default: a=a;
        endswitch
    endif

{ ----- }
{ 除算初期化 }
{ ----- }

    if (RESET)
        divreset=1;
    else
        switch(convseq)
            case 1: divreset=1;
        endswitch
    endif

{ ----- }
{ 桁 OBCD 値 }
{ ----- }

    if (RESET)
        degit0p=0;
    else
        switch(ketacount)
            case 0:
                switch(convseq)
                    case 4: degit0p=divans.0:3;
                    default: degit0p=degit0p;
                endswitch
            default: degit0p=degit0p;
        endswitch
    endif

{ ----- }
{ 桁 1BCD 値 }
{ ----- }

    if (RESET)
        degit1p=0;
    else
        switch(ketacount)
            case 1:
                switch(convseq)
                    case 4: degit1p=divans.0:3;

```

```

        default: degit1p=degit1p;
    endswitch
    default: degit1p=degit1p;
endswitch
endif

{-----}
{ 桁 2BCD 値 }
{-----}

if (RESET)
    degit2p=0;
else
    switch(ketacount)
        case 2:
            switch(convseq)
                case 4: degit2p=divans.0:3;
                default: degit2p=degit2p;
            endswitch
        default: degit2p=degit2p;
    endswitch
endif

{-----}
{ 桁 3BCD 値 }
{-----}

if (RESET)
    degit3p=0;
else
    switch(ketacount)
        case 3:
            switch(convseq)
                case 4: degit3p=divans.0:3;
                default: degit3p=degit3p;
            endswitch
        default: degit3p=degit3p;
    endswitch
endif

{-----}
{ 桁 4BCD 値 }
{-----}

if (RESET)
    degit4p=0;
else
    switch(ketacount)
        case 4:
            switch(convseq)
                case 4: degit4p=divans.0:3;
                default: degit4p=degit4p;
            endswitch
        default: degit4p=degit4p;
    endswitch
endif

{-----}
{ 桁 5BCD 値 }
{-----}

if (RESET)
    degit5p=0;
else
    switch(ketacount)
        case 5:
            switch(convseq)
                case 4: degit5p=divans.0:3;
                default: degit5p=degit5p;
            endswitch
        default: degit5p=degit5p;
    endswitch
endif

```

```

        endswitch
        default: degit5p=degit5p;
    endswitch
endif

{-----}
{ 桁 6BCD 値 }
{-----}

if (RESET)
    degit6p=0;
else
    switch(ketacount)
        case 6:
            switch(convseq)
                case 4: degit6p=divans.0:3;
                default: degit6p=degit6p;
            endswitch
        default: degit6p=degit6p;
    endswitch
endif

{-----}
{ 桁 7BCD 値 }
{-----}

if (RESET)
    degit7p=0;
else
    switch(ketacount)
        case 7:
            switch(convseq)
                case 4: degit7p=divans.0:3;
                default: degit7p=degit7p;
            endswitch
        default: degit7p=degit7p;
    endswitch
endif

{-----}
{ 商と余りの切り替え }
{-----}

switch(convseq)
    case 4: sel=1;
endswitch

{-----}
{ 桁計数 }
{-----}

if (RESET)
    ketacount=0;
else
    switch(convseq)
        case 5: ketacount=ketacount+1;
        default: ketacount=ketacount;
    endswitch
endif

{-----}
{ BCD 値出力 }
{-----}

switch(ADD)
    case 0: dataout=degit0p;
    case 1: dataout=degit1p;
    case 2: dataout=degit2p;
    case 3: dataout=degit3p;
    case 4: dataout=degit4p;

```

```
        case 5: dataout=degut5p;  
        case 6: dataout=degut6p;  
        case 7: dataout=degut7p;  
    endswitch  
ende
```

```

{ ===== }
{ 機能実行譜 }
{ ===== }
entity sim
{ ----- }
{ 出力端子 }
{ ----- }
output RESET;
output DATAIN[32];
output WP;
output ADD[3];
output DATAOUT[4];
output SET;
input simres;

{ ----- }
{ 内部信号 }
{ ----- }
bitr tc[10];

{ ----- }
{ 実効譜導入 }
{ ----- }
part main(RESET,DATAIN,WP,ADD,DATAOUT,SET)

{ ----- }
{ 検査計数 }
{ ----- }
if (!simres) tc=tc+1; endif

{ ----- }
{ 初期化 }
{ ----- }
if (tc<5) RESET=1; endif

{ ----- }
{ 2進数データ }
{ ----- }
switch(tc)
case 10: DATAIN=12345678; WP=1;
case 11: DATAIN=12345678;
case 12: DATAIN=12345678;
case 13: DATAIN=12345678;
endswitch

{ ----- }
{ BCD 値桁指定番地 }
{ ----- }
switch(tc)
case 320: ADD=7;
case 321: ADD=6;
case 322: ADD=5;
case 323: ADD=4;
case 324: ADD=3;
case 325: ADD=2;
case 326: ADD=1;
case 327: ADD=0;
endswitch

ende
endlogic

```