

PPUSAMPLE0.L

2008 年 8 月 11 日

第 1 章

PPUSAMPLE0.L

```

{ ===== }
{ 論理譜 SAMPLE }
{ ===== }
logicname sample

library ppu { ppu ライブラリ読み込み }

{ ===== }
{ 実効譜 }
{ ===== }
entity main
{ ----- }
{ 入出力 }
{ ----- }
input RESET;
output FLED[8];

{ ----- }
{ PPU 引用 }
{ ----- }
bitn DATAIN[32];
bitn PORTOIN[8];
bitn PORT1IN[8];
bitn ADDRESS[8];
bitn PORTOADD[8];
bitn PORT1ADD[8];
bitn PORTOOUT[8];
bitn RW;
bitn INT;
bitn int_ppu[49];
bitn datain[32];

{ ----- }
{ PPU レジスタ }
{ ----- }
bitr reg0R[8];
bitr flgZ;

{ ----- }
{ 命令解読 }
{ ----- }
bitn code19p; { CP }
bitn code27p; { SLA }
bitn code29p; { SRL }

{ ----- }
{ 検査端子 }
{ ----- }

```

```

output TOP[8]; TOP=ADDRESS;
output T1P[32]; T1P=DATAIN;
output T2P[8]; T2P=PORT0ADD;
output T3P[8]; T3P=PORT0IN;
output T4P[8]; T4P=PORT0OUT;
output T5P[8]; T5P=PORT1ADD;
output T6P[8]; T6P=PORT1IN;
output T7P[8]; T7P=reg0R;
output T8P; T8P=flgZ;
output T9P; T9P=RW;

{ ----- }
{ 出力代入 }
{ ----- }
FLED=reg0R;

{ ----- }
{ PPU 導入 }
{ ----- }
int_ppu=ppu(RESET,DATAIN,PORT0IN,PORT1IN,INT);

int_ppu.49=1;

ADDRESS=int_ppu.0:7;
PORT0ADD=int_ppu.16:23;
PORT1ADD=int_ppu.24:31;
PORT0OUT=int_ppu.40:47;
RW=int_ppu.48;

{ ----- }
{ プログラム導入 }
{ ----- }
preparation codegendw(ADDRESS,datain,test)

DATAIN.0:7 =datain.24:31;
DATAIN.8:15 =datain.16:23;
DATAIN.16:23=datain.8:15;
DATAIN.24:31=datain.0:7;

{ ----- }
{ 命令解読 }
{ ----- }
switch(DATAIN.24:31)
  case 19: code19p=1; { CP }
  case 27: code27p=1; { SLA }
  case 29: code29p=1; { SRL }
endswitch

{ ----- }
{ ゼロフラグ }
{ ----- }
if (RESET)
  flgZ=0;
else
  if (code19p)
    flgZ=reg0R==PORT1ADD;
  else
    flgZ=flgZ;
  endif
endif

{ ----- }
{ レジスタ R0 }
{ ----- }

```

```

    if (RESET)
        regOR=0;
    else
        if (code27p|code29p)
            if (code27p) regOR=regOR>>PORT1ADD.0:3; endif
            if (code29p) regOR=regOR<<PORT1ADD.0:3; endif
        else
            if (RW)
                switch(PORT0ADD)
                    case 0: regOR=PORT0OUT;
                    default: regOR=regOR;
                endswitch
            else
                regOR=regOR;
            endif
        endif
    endif
endif

{ ----- }
{ レジスタ枠 0 入力 }
{ ----- }

    switch(PORT0ADD)
        case 0: PORT0IN=regOR;
        case 17: PORT0IN.0=flgZ;
    endswitch

{ ----- }
{ レジスタ枠 1 入力 }
{ ----- }

    switch(PORT1ADD)
        case 0: PORT1IN=regOR;
        case 17: PORT1IN.0=flgZ;
    endswitch

ende

{ ===== }
{ 機能実行譜 }
{ ===== }

entity sim
output RESET;
output FLED[8];
input simres;

bitr tc[8];

    simres=0;
    if (!simres) tc=tc+1; endif

    part main(RESET,FLED)

        if (tc<5) RESET=1; endif

ende

endlogic

```