

PPU.L

2008 年 8 月 9 日

第 1 章

PPU.L

```

{ ===== }
{ PPU 論理譜 }
{ PPU ver 1.0 2006. 3. 5 }
{ ===== }
logicname PPU

procedure ppu
{ ----- }
{ 入出力 }
{ ----- }
input RESET;
input DATAIN[32];
input PORT0IN[8];
input PORT1IN[8];
input INT;
output Q[49];

{ ----- }
{ 内部信号 }
{ ----- }
bitn ADDRESS[16];
bitn PORT0ADD[8];
bitn PORT1ADD[8];
bitn PORT2ADD[8];
bitn PORT0OUT[8];
bitn RW;

bitr regPC[16];
bitr flgZ;
bitn instcode[8];
bitn reg1code[8];
bitn reg2code[8];
bitn reg3code[8];
bitn jmpcode[16];
bitn immcode[8];
bitn inst1no;
bitn inst2no;
bitn inst3no;
bitn inst4no;
bitn inst5no;
bitn inst6no;
bitn inst7no;
bitn inst8no;
bitn inst9no;
bitn inst10no;
bitn inst11no;
bitn inst12no;
bitn inst13no;

```

```

bitn    inst14no;
bitn    opout[8];

{ ----- }
{ 出力代入 }
{ ----- }
Q.0:15=ADDRESS;
Q.16:23=PORT0ADD;
Q.24:31=PORT1ADD;
Q.32:39=PORT2ADD;
Q.40:47=PORT0OUT;
Q.48=RW;

{ ----- }
{ 命令符番地 }
{ ----- }
ADDRESS=regPC;

{ ----- }
{ レジスタ枠 0 指定番号 }
{ ----- }
PORT0ADD=reg1code;

{ ----- }
{ レジスタ枠 1 指定番号 }
{ ----- }
PORT1ADD=reg2code;

{ ----- }
{ レジスタ枠 2 指定番号 }
{ ----- }
PORT2ADD=reg3code;

{ ----- }
{ 分岐番地 }
{ ----- }
jmpcode=DATAIN.8:23;

{ ----- }
{ 即値 }
{ ----- }
immcode=DATAIN.8:15;

{ ----- }
{ レジスタ枠 2 }
{ ----- }
reg3code=DATAIN.0:7;

{ ----- }
{ レジスタ枠 1 }
{ ----- }
reg2code=DATAIN.8:15;

{ ----- }
{ レジスタ枠 0 }
{ ----- }
reg1code=DATAIN.16:23;

{ ----- }
{ 命令種別 }
{ ----- }
instcode=DATAIN.24:31;

{ ----- }

```

```

{   書き込み指標                                     }
{ ----- }
if (inst3no|inst4no|inst5no|inst6no|inst7no
    |inst8no|inst11no|inst13no|inst14no) RW=1; endif

{   プログラムカウンタ                                 }
{ ----- }
if (RESET)
    regPC=0;
else
    if (INT)
        regPC.0:7=PORT0IN;
    else
        if (inst1no)
            regPC=jumpcode;
        else
            if (inst2no)
                if (flgZ)
                    regPC=jumpcode;
                else
                    regPC=regPC+1;
                endif
            else
                if (inst10no)
                    if (!flgZ)
                        regPC=jumpcode;
                    else
                        regPC=regPC+1;
                    endif
                else
                    if (inst12no)
                        regPC.0:7=PORT0IN;
                    else
                        regPC=regPC+1;
                    endif
                endif
            endif
        endif
    endif
endif
endif

{   ゼロフラグ                                         }
{ ----- }
if (RESET)
    flgZ=0;
else
    if (inst5no|inst6no|inst7no|inst8no|inst13no|inst14no)
        switch(opout)
            case 0: flgZ=1;
            default: flgZ=0;
        endswitch
    else
        flgZ=flgZ;
    endif
endif

{   書き込み値                                         }
{ ----- }
if (inst3no) PORT0OUT=PORT1IN; endif { LD r0,r1 }
if (inst4no) PORT0OUT=immcode; endif { LD r0,n }

if (inst5no|inst6no|inst7no|inst8no|inst13no|inst14no)

```

```

        PORT0OUT=opout;
    endif

    if (inst11no) PORT0OUT=regPC.0:7+2; endif { LD r0,pc+2 }

{ ----- }
{ 演算器 }
{ ----- }
    if (inst5no) opout=PORT0IN&PORT1IN; endif
    if (inst7no) opout=PORT0IN&immcode; endif
    if (inst6no) opout=PORT0IN|PORT1IN; endif
    if (inst8no) opout=PORT0IN|immcode; endif
    if (inst13no) opout=PORT0IN^PORT1IN; endif
    if (inst14no) opout=PORT0IN^immcode; endif

{ ----- }
{ 命令解読 }
{ ----- }
    switch(instcode)
    case 1: inst1no=1; { JP n'n }
    case 2: inst2no=1; { JZ n'n }
    case 3: inst3no=1; { LD r0,r1 }
    case 4: inst4no=1; { LD r0,n }
    case 5: inst5no=1; { AND r0,r1 }
    case 6: inst6no=1; { OR r0,r1 }
    case 7: inst7no=1; { AND r0,n }
    case 8: inst8no=1; { OR r0,n }
    case 9: inst9no=1; { USR r0,r1,r2 }
    case 10: inst10no=1; { JNZ n'n }
    case 11: inst11no=1; { LD r0,pc+2 }
    case 12: inst12no=1; { LD pc,r0 }
    case 13: inst13no=1; { XOR r0,n }
    case 14: inst14no=1; { XOR r0,r1 }
    endswitch

endp

endlogic

```