


MICROELECTRÓNICA

Aspectos Introductorios

MsC. Luz Adanaqué Infante

Universidad Nacional Mayor de San Marcos · Facultad de Ingeniería Electrónica



SUMARIO

Contenido de la sesión de apertura

1

Introducción

Por qué reducir el tamaño se volvió el gran reto de la electrónica

2

Objetivos

Qué se espera que el alumno logre al terminar el curso

3

Contenido del curso

Las cuatro unidades y su articulación

4

Indicaciones y actividades

Modalidad, evaluación, laboratorios y trabajo final

5

Estado del arte 2025 – 2026

Últimos avances en microelectrónica de silicio

6

Referencias bibliográficas

Material de consulta del curso

INTRODUCCIÓN

¿Por qué estudiar circuitos microelectrónicos?

Desde la aparición del transistor, la electrónica se ha enfrentado a uno de sus mayores retos: la reducción de sus dimensiones. El elevado nivel de integración de los circuitos ha hecho posible contar con dispositivos de alta tecnología que caben en la palma de la mano.

Sin embargo, esta carrera contra el tamaño ha dado pie a nuevas problemáticas.

El estudio de los circuitos microelectrónicos y su proyección a la nanoelectrónica es necesario para entender los efectos que la reducción de tamaño trae consigo, a través del **diseño, la simulación, el test y la verificación.**

Menor tamaño

Más funciones por milímetro cuadrado

Nuevos efectos

Fugas, ruido, efectos cuánticos

Más calor

Densidad de potencia creciente

Mayor costo

Fabricación y verificación más complejas

OBJETIVOS

Al finalizar el curso el alumno será capaz de:

1

Conocer las tendencias actuales

Diseño y fabricación de circuitos integrados, partiendo del diseño clásico hasta las soluciones semi custom y full custom que existen actualmente en el mercado.

2

Resolver problemas de fabricación

Circuitos integrados bajo metodología top-down, adoptando soluciones acordes a las nuevas exigencias del diseño electrónico.

3

Investigar la nanoelectrónica

Retos y desafíos de la nanoelectrónica: nuevos materiales, límites físicos del escalado y alternativas al silicio planar.

¿CRECER HACIÉNDOSE PEQUEÑO?

La cadena de abstracción que recorre el curso



Cada nivel se estudia bajo cuatro miradas complementarias:



Fabricación

Del lingote de silicio al encapsulado:
proceso planar, fotolitografía,
etching.



Modelamiento

CMOS estática y dinámica,
capacitores conmutados, simulación
eléctrica.



Test y verificación

Aeronáutica, espacio, ferrocarril,
medicina: donde el fallo no es
opción.



Tendencias

Ley de Moore, IA, biochips, nuevos
materiales y nanoelectrónica.

CONTENIDO DEL CURSO

Cuatro unidades encadenadas

1

Técnicas de diseño y fabricación

Circuitos integrados híbridos · Proceso planar e isoplanar · Fotolitografía y etching · Metodología top-down

2

Modelamiento de circuitos integrados

Circuitos CMOS estáticos · Circuitos CMOS dinámicos · Circuitos a capacitores conmutados

3

Metodología de test y verificación

Fallos y errores · Controlabilidad y observabilidad · Técnicas de testeo

4

Introducción a los dispositivos VLSI

ASIC · FPGA · Circuitos semi-custom y full-custom · Retos del diseño con nanomateriales

1. Diseño /
fabricación

2. Modelamiento

3. Test / Verificación

4. Dispositivos VLSI

Las unidades 1 a 3 se contienen unas a otras; la unidad 4 las integra en dispositivos reales.

POTENCIALES LÍNEAS DE INVESTIGACIÓN

Temas de interés en micro-nano electrónica

1 Metodología Co-Design en FPGA

2 Implementación de algoritmos con alta carga computacional

3 Plataformas avanzadas para adquisición de señales

4 Estudio de tipos de ruido en los circuitos integrados

5 Tolerancia a fallas en los dispositivos

6 Diseño integrado en CMOS para interfaces con sensores

7 Diseño de dispositivos a bajo ruido

8 Nuevos materiales en el diseño de circuitos integrados

9 Estudio de dispositivos basados en semiconductores

10 Dispositivos semiconductores aplicados en óptica

Estos temas alimentan el trabajo final del curso.

TÉCNICAS DE DISEÑO Y FABRICACIÓN

Del silicio al chip encapsulado

Temas de la unidad

1

Técnicas de fabricación de circuitos integrados

Proceso planar e isoplanar, fotolitografía, etching, dopado.

2

Tipos de empaquetados y soldaduras

DIP, SMD, BGA; interconexión chip-cápsula-pines.

3

Criterios de diseño para circuitos integrados

Reglas de layout, metodología top-down, rendimiento de fabricación.

UNIDAD

1

El punto de partida: cómo se convierte una oblea de silicio en miles de circuitos funcionales.

MODELAMIENTO DE CIRCUITOS

Describir el circuito antes de fabricarlo

UNIDAD

2

La simulación permite anticipar el comportamiento eléctrico sin gastar una sola oblea.

Temas de la unidad

1

Técnicas de modelamiento CMOS

Modelos de transistor, parámetros de proceso, simulación SPICE.

2

CMOS estática y CMOS dinámica

Compromiso entre área, velocidad y consumo.

3

Otras técnicas de modelamiento

Circuitos a capacitores conmutados y lógica alternativa.

METODOLOGÍA DE TEST Y VERIFICACIÓN

Detectar el fallo antes que el usuario

Temas de la unidad

1

Vectores de test · stuck-at 1/0

Modelo de fallo clásico y generación de patrones.

2

Test BIST y BILBO

Autotest embebido en el propio circuito integrado.

3

Metodología de test y verificación de C.I.

Controlabilidad, observabilidad, cobertura de fallos.

UNIDAD

3

En medicina, aviación, espacio y ferrocarril un fallo no detectado tiene consecuencias irreversibles.

INTRODUCCIÓN A LOS DISPOSITIVOS VLSI

Hacia la nanoelectrónica

UNIDAD

4

Aquí se conectan las tres unidades anteriores con lo que la industria está fabricando hoy.

Temas de la unidad

1

Dispositivos VLSI reconfigurables

ASIC, FPGA, semi-custom y full-custom.

2

Metodología de diseño en FPGA

Flujo de síntesis, implementación y verificación.

3

Introducción a la nanoelectrónica

Nuevos materiales, límites del escalado y alternativas al silicio.

PLANEAMIENTO DE ACTIVIDADES

Cómo se trabaja y cómo se evalúa la participación

1

Las sesiones teóricas son un espacio de debate

Para ello el alumno debe revisar previamente el material subido en el G. Classroom.

2

Se busca la participación activa del alumno

Mediante actividades en clase y controles de avance.

3

Se realizarán evaluaciones teóricas y prácticas

Ambas componentes pesan en el promedio final.

4

Asistencia y trabajo práctico

Se evalúan con la entrega semanal de los laboratorios dirigidos; se promedian todos y constituyen una nota que NO se elimina.

5

Las evaluaciones teóricas podrán ser orales o escritas

La modalidad de cada evaluación será informada oportunamente.

INDICACIONES

1 Prepárese

Tómese un café por la tarde y busque un lugar tranquilo para oír la clase.

2 Al ingresar

Salude siempre, no haga ruido.

3 Pregunte siempre

Pregunte todo lo que pueda en clase, porque durante la prueba no contesto.

4 Sea empático

5 La clase NO se graba

INDICACIONES – LABORATORIO

Simulación con LTspice

Software obligatorio

LTspice

[analog.com › design-center › design-tools-and-calculators › ltspice-simulator](https://analog.com/design-center/design-tools-and-calculators/ltspice-simulator)

Eventualmente se podrán usar otros simuladores; se verá en clase.

Cada tópico se desarrolla en dos semanas y se presenta un informe detallado.

Distribución de los laboratorios

LD1

Layout de circuitos

LD2

Circuitos CMOS estáticos

LD3

Circuitos CMOS dinámicos

LD4

Vectores de test para circuitos

LD5

Circuitos semi-custom / full-custom / FPGA

LTSPICE

Recursos de apoyo

Manual del simulador

Guía de instalación y primeros pasos, compartida por Google Drive.

[Abrir el manual →](#)

Agregar modelos externos

Ejemplos: LM741, AD627. Muchos componentes no vienen en la librería por defecto y hay que importar el .lib y el símbolo.

[Ver procedimiento →](#)

Error frecuente en clase

«Couldn't find symbol: ad627 / LM741» — el modelo no está en la ruta de librerías. Copie el archivo .lib en la carpeta de la librería del simulador, cree o descargue el símbolo .asy correspondiente y añada la directiva .include en el esquemático antes de simular.

CRONOGRAMA Y MÉTODO DE EVALUACIÓN

Semanas, evaluaciones y fórmulas de promedio

SEMANA DEL CURSO	TEORÍA	LAB. DIRIGIDOS	LAB. CALIFICADOS
Semanas 2 – 3		1LD	
Semanas 4 – 5		2LD	
Semana 6	PC1		LC1
Semanas 7 – 9		3LD	
Semanas 10 – 11		4LD	
Semana 12	PC2		LC2
Semanas 13 – 14		5LD	
Semana 15	PC3		
Semana 16			

Promedio final de teoría

$$PT = 0.3*PC1 + 0.3*PC2 + 0.3*PC3 + 0,1.T.F$$

Promedio de laboratorio

$$PL = (LC1 + LC2 + LC3) / 3$$

$$LC3 = \text{máx}(LD1 + LD2 + LD3 + LD4 + LD5) / 4 \quad (\text{no se elimina})$$

INDICACIONES – TRABAJO FINAL

Redacción en LaTeX sobre Overleaf

1

Requisito de acceso

El trabajo final podrá ser presentado SOLO por los alumnos que tengan hasta la PC2 un promedio de 10. El resto deberá rendir una PC3.

2

Crear usuario en Overleaf

Regístrese en es.overleaf.com usando su correo institucional @unmsm.edu.pe.

3

Recibir la plantilla

Se compartirá una plantilla de trabajo final a su correo y podrá trabajarla de forma online y colaborativa.

4

Tema del trabajo

Elija uno de los temas de la lista de líneas de investigación o proponga uno relacionado.

LaTeX

evolucionado

El editor de LaTeX fácil de usar, online y colaborativo.

es.overleaf.com

REFERENCIAS BIBLIOGRÁFICAS

Material base del curso




1	Adaptable Embedded Systems	Cap. 3 – Reconfigurable Systems	Semana 13
2	Modelling Computing Systems	Cap. 0	Semana 10
3	Collaborative Design for Embedded Systems	Cap. 9 – Fault Tolerance	Unidad 3
4	Nanotechnology Principles	Cap. 3 – 4	Semanas 14 – 15
5	Physics of Semiconductor Devices	Cap. 3	Semana 1 – Research
6	Silicon Nanowire	Cap. 7	Semana 13
7	Electronics for Embedded Systems	Cap. 2 – 3	Semana 6

Todos los textos están disponibles en la carpeta compartida de Google Drive del curso.

PARTE II

Estado del arte de la microelectrónica de silicio

Últimos avances 2025 – 2026 · GAA, backside power, integración 3D, materiales 2D y fotónica de silicio



EL SALTO A GATE-ALL-AROUND (GAA)

El FinFET agotó su recorrido: 2025 – 2026 es la transición a nanoláminas

El canal deja de ser una aleta rodeada por tres caras y pasa a ser una pila de nanoláminas horizontales completamente envueltas por la compuerta. Mejora el control electrostático, reduce las fugas y permite ajustar el ancho de cada lámina para priorizar consumo o velocidad.

TSMC • N2

Nanoláminas GAA en producción de volumen desde finales de 2025; rendimiento reportado de 65 a 75 %.


Intel • 18A

RibbonFET + PowerVia: primera combinación de GAA con alimentación por el reverso de la oblea.

Samsung • SF2

MBCFET, primero en llevar GAA a producción (3 nm); ancho de nanolámina variable dentro de la misma celda.

Ganancias del nodo de 2 nm (%)



Cifras anunciadas por TSMC para N2 frente a N3E; el rango publicado es 10–15 % de rendimiento y 25–30 % de potencia.

ALIMENTACIÓN POR EL REVERSO Y LITOGRAFÍA

Dos cambios estructurales que afectan directamente al layout

Backside Power Delivery

Las líneas de alimentación se trasladan al reverso de la oblea, separándolas de las de señal. Se reduce la caída IR y se libera espacio de rutado en las capas frontales.

Intel · PowerVia (18A)

Ya en producción: primera implementación comercial.

TSMC · Super Power Rail (A16)

Producción en volumen prevista para la segunda mitad de 2026, para IA y HPC.

Samsung · SF2Z

Combina MBCFET con alimentación por el reverso, con horizonte 2027.

Litografía: el cuello de botella

EUV a 13,5 nm

Frente a los 193 nm del DUV: es lo que hace imprimible la geometría de estos nodos.

High-NA EUV

Mayor apertura numérica y más resolución. Intel lo desplegó en producción a finales de 2025 y apunta a manufactura de alto volumen hacia 2027.

Estrategia conservadora

TSMC ha diferido su adopción (2028 o después) y extiende el EUV Low-NA con multipatterning, evitando el costo cercano a 400 M USD por equipo.

Resistencia de contacto

Con nanoláminas tan pequeñas se estudian rutenio y molibdeno para sustituir cobre y tungsteno.

INTEGRACIÓN VERTICAL: EL SIGUIENTE ESCALÓN

Si el plano se agota, se construye hacia arriba

Un equipo de la Universidad de Illinois (Grainger College of Engineering), dirigido por el profesor Qing Cao, demostró en 2026 un método de unión híbrida directa a baja temperatura para apilar varias capas de electrónica de silicio una sobre otra, cumpliendo los requisitos térmicos de la integración monolítica.

«Hoy una celda SRAM necesita seis transistores en un solo plano para almacenar un bit. Con integración vertical se reparten entre varias capas: es como reemplazar un suburbio extenso por rascacielos.» — Qing Cao



CFET

Complementary FET: apila el dispositivo tipo n sobre el tipo p para volver a duplicar la densidad lógica. Es el sucesor esperado del GAA.



Forksheet

Propuesta de imec: NMOS y PMOS a ambos lados de una pared dieléctrica, reduciendo la separación en la celda estándar.



Hybrid bonding

Unión cobre-cobre sin microbumps: habilita apilamiento 3D denso de lógica y memoria.



Chiplets 2.5D/3D

Interposers de silicio, vidrio u orgánicos y TSV: el producto se particiona en dados especializados.

MÁS ALLÁ DEL SILICIO: MATERIALES 2D

Cuando el canal mide un solo átomo de espesor

0,42 nm

El espesor de la capa intermedia de óxido de aluminio que hace viable el transistor.

TSMC Corporate Research y la National Yang Ming Chiao Tung University (Taiwán) publicaron en Nature Electronics (agosto de 2026) una técnica para fabricar transistores con disulfuro de molibdeno (MoS_2) de una sola capa atómica como canal. La interfaz de Al_2O_3 facilita integrar después el dieléctrico de óxido de hafnio y reduce la dispersión de electrones.

¿Por qué materiales 2D?

Al reducirse el canal, el silicio pierde control electrostático. Un canal monocapa lo recupera por geometría.

Candidatos en estudio

MoS_2 , WS_2 y WSe_2 . Durante 2026 TSMC ha trabajado con imec y ASML en rutas de integración sobre obleas de 300 mm.

La interfaz es el dispositivo

El hallazgo sugiere que el avance no dependerá solo de nuevos materiales, sino de controlar con precisión los límites atómicos que los conectan.

Realismo

Es trabajo experimental: no implica un proceso comercial por debajo de 1 nm a corto plazo.

FOTÓNICA DE SILICIO Y ÓPTICA COEMPAQUETADA

El cuello de botella ya no es el cómputo, es mover los datos

A medida que crecen los aceleradores de IA, los enlaces eléctricos de cobre se topan con pérdidas de inserción, integridad de señal y consumo. La óptica coempaquetada (CPO) coloca el motor óptico junto al ASIC de conmutación, acortando el recorrido eléctrico de pulgadas a milímetros.

Plataforma

Fotónica de silicio sobre obleas SOI: guías de onda, moduladores y fotodetectores fabricados con procesos CMOS.

Integración

2.5D con interposers, TSV, fan-out y, más recientemente, 3D con hybrid bonding. Es el principal cuello de botella de la cadena de suministro.

Producto

NVIDIA presentó las plataformas Spectrum-X y Quantum-X Photonics basadas en CPO; Intel se concentra en chiplets de interconexión óptica (OCI).

Test

Combinar dominios óptico y eléctrico obliga a pasar de flujos manuales de laboratorio a test automatizado a escala de producción.

Conexión con el curso: esta es la línea de investigación n.º 10 — dispositivos semiconductores aplicados en óptica — convertida hoy en un mercado industrial.

¿QUÉ SIGNIFICA ESTO PARA EL CURSO?

Cada avance reciente cae dentro de una de las cuatro unidades

1

Diseño y fabricación

GAA y nanoláminas, alimentación por el reverso, High-NA EUV, nuevos metales de contacto (Ru, Mo) y hybrid bonding.

2

Modelamiento

Modelos compactos para GAA, extracción de parásitos en 3D, coextracción térmica y eléctrica en apilamientos monolíticos.

3

Test y verificación

Acceso al dado apilado, test de dominios óptico y eléctrico en CPO, cobertura de fallos en chiplets de distintos proveedores.

4

Dispositivos VLSI

Chiplets y particionado del producto, CFET y forksheet, canales de MoS₂: el horizonte de la nanoelectrónica.

Fuentes: TSMC, Intel, Samsung, imec, Nature Electronics (ago. 2026), Univ. de Illinois Grainger College of Engineering. Datos vigentes a agosto de 2026.

PREGUNTAS



Ladanaquei@unmsm.edu.pe