
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Perú, Decana de América

Facultad de Ingeniería Electrónica y Eléctrica

Escuela Profesional de Ingeniería Electrónica

GUÍA DE LABORATORIO N.º 1

Lógica CMOS Estática

*Caracterización, dimensionamiento y potencia
con modelos predictivos PTM en LTspice*

Curso: Microelectrónica

Unidad: Modelamiento de circuitos

Docente: MsC. Luz Adanaqué Infante

Duración: 4 horas de laboratorio

Modalidad: Parejas

Índice

1. Objetivos	2
2. Fundamento resumido	2
3. Preparación del entorno	2
3.1. Modelos disponibles	2
3.2. Inclusión de la tarjeta en LTspice	3
3.3. Colisión de nombres al comparar tecnologías	3
3.4. Nota de compatibilidad	4
4. Actividad 1 — Inversor CMOS: VTC y márgenes de ruido	4
5. Actividad 2 — Respuesta transitoria: retardo y transición	5
6. Actividad 3 — NAND2 y NOR2	6
7. Actividad 4 — Síntesis de una compuerta compleja	6
8. Actividad 5 — Potencia: dinámica, cortocircuito y fuga	7
9. Entregables	8
10. Rúbrica de evaluación	8
A. Netlists de referencia	9
A.1. Curva de transferencia del inversor	9
A.2. Respuesta transitoria	9
A.3. NAND2 estática	10
A.4. Compuerta compleja: verificación funcional	10
A.5. Oscilador de anillo de cinco etapas	10
B. Problemas frecuentes	11

1. Objetivos

Al terminar la sesión el estudiante será capaz de:

1. Configurar un entorno de simulación con tarjetas de modelo predictivas (PTM) para distintos nodos tecnológicos.
2. Extraer la curva de transferencia (VTC) de un inversor CMOS estático y determinar V_M , V_{IL} , V_{IH} y los márgenes de ruido.
3. Medir retardos de propagación, tiempos de transición y su dependencia con la carga y el nodo tecnológico.
4. Sintetizar compuertas complejas (NAND, NOR, AOI) mediante redes pull-up / pull-down duales y verificarlas funcionalmente.
5. Cuantificar las tres componentes de potencia (dinámica, cortocircuito y fuga) y contrastar procesos HP frente a LP.

2. Fundamento resumido

La lógica CMOS estática implementa una función $Y = \overline{F(A, B, \dots)}$ mediante dos redes complementarias: una red *pull-down* (PDN) de NMOS que conduce cuando $F = 1$, y una red *pull-up* (PUN) de PMOS, grafo dual de la anterior. Como en régimen estático solo una de las dos redes conduce, en el modelo ideal no existe camino DC entre V_{DD} y tierra: la potencia estática nace únicamente de las corrientes de fuga.

Tres relaciones gobiernan el trabajo de hoy.

Punto de conmutación. Igualando las corrientes de ambos transistores en $V_{in} = V_{out} = V_M$, con los dispositivos en saturación de velocidad:

$$V_M = \frac{V_{Tn} + r(V_{DD} + V_{Tp})}{1 + r}, \quad r = \frac{k_p V_{DSATp}}{k_n V_{DSATn}} \simeq \frac{v_{sat,p} W_p}{v_{sat,n} W_n} \quad (1)$$

donde $V_{Tp} < 0$. En tecnologías de canal largo la razón r se aproxima por $\mu_p W_p / \mu_n W_n$; por debajo de los 65 nm la saturación de velocidad domina y la razón de movilidades deja de ser el criterio correcto. Este contraste es el eje de la Actividad 1.

Retardo de propagación.

$$t_p = \frac{1}{2} (t_{pHL} + t_{pLH}), \quad t_{pHL} \approx 0.69 R_{eq,n} C_L \quad (2)$$

Potencia.

$$P_{tot} = \underbrace{\alpha C_L V_{DD}^2 f}_{\text{dinámica}} + \underbrace{I_{cc} V_{DD}}_{\text{cortocircuito}} + \underbrace{I_{leak} V_{DD}}_{\text{fuga}} \quad (3)$$

3. Preparación del entorno

3.1 Modelos disponibles

Todos los modelos provienen del *Predictive Technology Model* (Arizona State University). Los valores de la Tabla 1 ya están extraídos de los archivos publicados en el aula virtual y sirven de referencia rápida.

Tabla 1: Tarjetas de modelo PTM disponibles en el aula virtual.

Archivo	Nodo	V_{DD} (V)	$V_{TH0,n}$ (V)	$V_{TH0,p}$ (V)	$t_{oxe,n}$ (nm)	Modelo
180nm_bulk.txt	180 nm	1.8*	0.3999	-0.42	4.00	BSIM3 (lvl 49)
130nm_bulk.pm	130 nm	1.3*	0.3782	-0.321	2.25	BSIM4 (lvl 54)
90nm_bulk.pm	90 nm	1.2*	0.397	-0.339	2.05	BSIM4
65nm_bulk.pm	65 nm	1.1*	0.423	-0.365	1.85	BSIM4
45nm_HP.pm	45 nm HP	1.0	0.46893	-0.49158	1.25	BSIM4
45nm_LP.pm	45 nm LP	1.1	0.62261	-0.587	1.80	BSIM4
32nm_HP.pm	32 nm HP	0.9	0.49396	-0.49155	1.15	BSIM4
32nm_LP.pm	32 nm LP	1.0	0.63	-0.5808	1.60	BSIM4
22nm_HP.pm	22 nm HP	0.8	0.50308	-0.4606	1.05	BSIM4
22nm_LP.pm	22 nm LP	0.95	0.68858	-0.63745	1.40	BSIM4

*Los cuatro procesos *bulk* no declaran V_{DD} dentro del archivo; use el valor referencial de la tabla y declárelo explícitamente en su netlist.

3.2 Inclusión de la tarjeta en LTspice

1. Copie el archivo `.pm` a la **misma carpeta** que su esquemático o netlist.
2. Agregue como directiva SPICE (tecla **S** en el esquemático): `.include 45nm_HP.pm`
3. En el esquemático use los símbolos de **cuatro terminales** `nmos4` y `pmos4` (D-G-S-B). Los de tres terminales asumen sustrato conectado a fuente y le impedirán estudiar el efecto de cuerpo en la Actividad 3.
4. Haga clic derecho sobre cada transistor y escriba el nombre del modelo: `nmos` o `pmos` (así se llaman literalmente dentro de las tarjetas), además de `L` y `W`.

Longitud de canal. Use como longitud dibujada el valor nominal del nodo (`L=45n` para la tarjeta de 45 nm). La tarjeta ya incorpora `x1` y `lint` para obtener la longitud efectiva; **no** corrija usted esos valores.

Anchos. Trabaje siempre en múltiplos del ancho mínimo. En esta guía se adopta $W_n = 4L$ como transistor unitario.

3.3 Colisión de nombres al comparar tecnologías

Todas las tarjetas definen sus modelos con los mismos nombres, `nmos` y `pmos`. Si incluye dos archivos en la misma simulación, el segundo sobrescribe al primero **sin emitir error**, y usted comparará dos veces la misma tecnología sin darse cuenta. Es el error más frecuente de este laboratorio.

La solución es renombrar los modelos antes de comparar. Edite una copia del archivo y cambie la primera línea de cada modelo:

```
.model nmos nmos level = 54 -> .model nmos_45hp nmos level = 54
.model pmos pmos level = 54 -> .model pmos_45hp pmos level = 54
```

o, desde una terminal:

```
sed -E 's/^\.model[[:space:]]+nmos/.model nmos_45hp/;
s/^\.model[[:space:]]+pmos/.model pmos_45hp/' 45nm_HP.pm > 45nm_HP_ren.lib
```

3.4 Nota de compatibilidad

Las tarjetas declaran `level = 54` (BSIM4). Si su versión de LTspice reporta un nivel desconocido, reemplace por `level = 14`, que es el identificador interno de BSIM4 en LTspice. Es normal que el registro de errores liste parámetros ignorados; mientras la simulación converja, esos avisos no invalidan los resultados.

4. Actividad 1 — Inversor CMOS: VTC y márgenes de ruido

Procedimiento

1. Arme el circuito del Anexo A.1 con la tarjeta de 45 nm HP, $V_{DD} = 1.0$ V, $L = 45$ nm, $W_n = 180$ nm.
2. Ejecute el barrido DC con `.step param beta 1 3 0.5` y grafique la familia de curvas $V_{out}(V_{in})$.
3. Registre V_M para cada valor de β mediante la directiva `.meas`. Los resultados se leen en el archivo de registro (**Ctrl+L**).
4. Para el caso de β que hace $V_M \approx V_{DD}/2$: grafique la derivada $d(V_{out})$ en el visor de formas de onda y ubique con cursores los dos puntos donde la pendiente vale -1 . Esos son V_{IL} y V_{IH} .
5. Calcule $NM_H = V_{OH} - V_{IH}$ y $NM_L = V_{IL} - V_{OL}$.

Tabla 2: Resultados 1.1 — Barrido de la razón β .

β	V_M (V)	V_{IL} (V)	V_{IH} (V)	NM_L (V)	NM_H (V)	Gan. máx.
1.0						
1.5						
2.0						
2.5						
3.0						

Tabla 3: Resultados 1.2 — Parámetros extraídos de `45nm_HP.pm`. Abra el archivo con un editor de texto y complete.

Parámetro	NMOS	PMOS	Razón n/p
u0 (movilidad)			
vsat			
vth0			

Preguntas de la Actividad 1

- P1.** Con la razón de u_0 obtenida, la regla clásica predice cierto β para centrar la VTC. ¿Coincide con el β que usted midió? Explique la discrepancia en términos de saturación de velocidad, apoyándose en la ecuación (1).
- P2.** ¿Por qué V_{OH} y V_{OL} son exactamente V_{DD} y 0 V en lógica CMOS estática, y no lo son en lógica pseudo-NMOS?
- P3.** Un β mayor mejora un margen de ruido y degrada el otro. ¿Cuál y por qué? ¿En qué aplicación preferiría un inversor deliberadamente descentrado?
- P4.** Repita el barrido con `45nm_LP.pm` a $V_{DD} = 1.1$ V. ¿Cómo cambia la ganancia en la región de transición y qué parámetro de la tarjeta lo explica?

5. Actividad 2 — Respuesta transitoria: retardo y transición**Procedimiento**

- Use el netlist del Anexo A.2, con el β óptimo de la Actividad 1.
- Mida t_{pHL} , t_{pLH} , t_r y t_f con las directivas `.meas` provistas.
- Barra la carga con `.step param Cload 1f 8f 1f` y grafique t_p contra C_L . Ajuste una recta y determine su pendiente y su ordenada al origen.
- Repita la medición para 90 nm, 45 nm HP y 22 nm HP, escalando V_{DD} y L según la Tabla 1 y manteniendo $W_n = 4L$ y $C_L = 2$ fF.

Tabla 4: Resultados 2.1 — Retardo frente al nodo tecnológico.

Nodo	V_{DD} (V)	t_{pHL} (ps)	t_{pLH} (ps)	t_p (ps)	t_r (ps)	t_f (ps)
90 nm	1.2					
45 nm HP	1.0					
22 nm HP	0.8					

Preguntas de la Actividad 2

- P5.** De la recta t_p contra C_L : ¿qué representa físicamente la pendiente y qué representa la ordenada al origen?
- P6.** Con β correctamente ajustado, t_{pHL} y t_{pLH} deberían ser casi iguales. Si en su simulación difieren en más de 10 %, ¿qué corrección aplicaría y por qué el ajuste no resulta idéntico al que centró la VTC?
- P7.** Entre 90 nm y 22 nm el retardo mejora aunque V_{DD} se reduce en un tercio. Identifique los dos mecanismos del escalamiento que compensan la caída de tensión.
- P8.** Aumente el tiempo de subida del estímulo de 5 ps a 100 ps. ¿Qué componente de la ecuación (3) crece y por qué?

6. Actividad 3 — NAND2 y NOR2

Procedimiento

1. Implemente la NAND2 (Anexo A.3) y la NOR2 con el criterio de **resistencia equivalente igual a la del inversor de referencia**: en la rama serie los transistores duplican su ancho; en la rama paralela conservan el ancho del inversor.
2. Verifique la tabla de verdad de cada compuerta.
3. Mida t_{pHL} de la NAND2 en dos escenarios: (a) conmuta la entrada **interna** (la conectada al transistor cercano a tierra) con la otra fija en 1; (b) conmuta la entrada **externa** con la otra fija en 1.
4. Mida t_{pLH} de la NOR2 con las dos entradas conmutando simultáneamente y con solo una conmutando.
5. Compare NAND2 y NOR2 con idéntica carga: retardo promedio y ancho total de transistores (proxy de área).

Tabla 5: Resultados 3.1 — Comparación de compuertas.

Compuerta	$W_n/\text{trans.}$	$W_p/\text{trans.}$	$\sum W$	t_{pHL} (ps)	t_{pLH} (ps)	t_p (ps)
Inversor (ref.)						
NAND2						
NOR2						

Preguntas de la Actividad 3

- P9.** Los dos escenarios del paso 3 dan retardos distintos. Explique el papel de la capacitancia del nodo intermedio y del efecto de cuerpo del transistor superior.
- P10.** El esfuerzo lógico de la NAND2 es $4/3$ y el de la NOR2 es $5/3$. Verifique cualitativamente esa jerarquía con sus mediciones y explique por qué la industria construye bibliotecas dominadas por NAND.
- P11.** ¿Qué le ocurriría al retardo de una NOR de cuatro entradas dimensionada con este mismo criterio? Estime el W_p requerido y comente su viabilidad.
- P12.** Si el sustrato del NMOS superior de la NAND2 se conectara a su fuente en lugar de a tierra, ¿qué cambiaría en el retardo? ¿Es esto físicamente realizable en un proceso *bulk*?

7. Actividad 4 — Síntesis de una compuerta compleja

Diseñe, dimensione y verifique la compuerta que implementa

$$Y = \overline{(A \cdot B) + C} \quad (4)$$

Procedimiento

1. Dibuje la PDN a partir de la expresión (serie $\leftrightarrow$ AND, paralelo $\leftrightarrow$ OR) y obtenga la PUN como grafo dual.

2. Dimensione cada rama para igualar la resistencia equivalente del inversor de referencia. Justifique cada ancho por escrito.
3. Verifique las ocho combinaciones de entrada usando el estímulo binario del Anexo A.4 (C con período T , B con $2T$, A con $4T$).
4. Identifique en la simulación la combinación de entrada que produce el peor caso de t_{pHL} y la que produce el peor caso de t_{pLH} .

Preguntas de la Actividad 4

- P13.** ¿Cuántos transistores requiere su implementación? Compárela con la realización de la misma función mediante NAND2 más inversores en cascada, en número de transistores y en número de etapas.
- P14.** La PUN de su diseño tiene una rama serie de dos PMOS. ¿Por qué esta función es más “amigable” para CMOS estático que su complemento $Y = (A + B) \cdot C$?
- P15.** Explique por qué la lógica CMOS estática siempre produce una función **inversora** y qué implica esto al mapear una expresión booleana arbitraria.

8. Actividad 5 — Potencia: dinámica, cortocircuito y fuga

Procedimiento

1. **Fuga.** Con el netlist A.1 modificado para punto de operación: fije $V_{in} = 0$ y luego $V_{in} = V_{DD}$, y registre $|I(V1)|$ en cada caso. Repita con 45nm_HP.pm y 45nm_LP.pm.
2. **Dinámica.** En el netlist A.2, use `.meas tran Iavg AVG I(V1)` y calcule $P = |I_{avg}| V_{DD}$. Verifique contra $\alpha C_L V_{DD}^2 f$ y explique cualquier exceso.
3. **Oscilador de anillo.** Arme el anillo de cinco etapas del Anexo A.5. Mida el período de oscilación, deduzca $t_{pd} = T_{osc}/(2N)$ y compárelo con el t_p de la Actividad 2.
4. Repita el anillo con la tarjeta LP del mismo nodo y complete la tabla.

Tabla 6: Resultados 5.1 — Compromiso velocidad/fuga entre procesos HP y LP.

Proceso	V_{DD} (V)	I_{leak} (A)	f_{osc} (GHz)	t_{pd} (ps)	P_{prom} (μW)
45 nm HP	1.0				
45 nm LP	1.1				

Preguntas de la Actividad 5

- P16.** Calcule las razones $I_{leak,HP}/I_{leak,LP}$ y $f_{osc,HP}/f_{osc,LP}$. Enuncie el compromiso de diseño en una frase y cite el parámetro de la tarjeta que lo origina.
- P17.** La corriente de fuga que midió no proviene de un solo mecanismo. Nombre al menos tres e indique con qué parámetros del modelo BSIM4 se controlan en las tarjetas PTM (revise `voff`, `nfactor`, `eta0`, `agidl`, `aigc`).
- P18.** ¿Por qué el t_{pd} del oscilador de anillo suele ser menor que el t_p medido con un pulso ideal y carga fija?

- P19.** Para un procesador móvil que pasa 95 % del tiempo en reposo, ¿qué proceso elegiría y qué técnica adicional aplicaría al 5 % activo?
- P20.** La potencia de cortocircuito no aparece explícitamente en sus mediciones porque está incluida en I_{avg} . Proponga un procedimiento de simulación que permita separarla de la componente de carga y descarga.

9. Entregables

Informe en PDF, máximo 12 páginas, con:

1. Portada, integrantes y declaración de autoría.
2. Pre-lab resuelto: deducción de la ecuación (1) y esquemas.
3. Tablas 1.1, 1.2, 2.1, 3.1 y 5.1 completas.
4. Gráficas: familia de VTC, t_p contra C_L , transitorio de verificación funcional de la Actividad 4 y oscilación del anillo.
5. Respuestas a las 20 preguntas, cada una en un máximo de cinco líneas.
6. Anexo con los netlists finales en texto plano, no capturas de pantalla.
7. Archivos .asc / .cir en un ZIP separado.

Entrega: 11 de setiembre a la medianoche
Consultas: Ladanaquei@unmsm.edu.pe

10. Rúbrica de evaluación

Tabla 7: Rúbrica sobre 20 puntos.

Criterio	Puntos
Pre-lab completo y correcto	2
Actividad 1: extracción de VTC y márgenes de ruido	3
Actividad 2: caracterización de retardo y escalamiento	3
Actividad 3: dimensionamiento y análisis del patrón de entrada	3
Actividad 4: síntesis y verificación funcional	3
Actividad 5: potencia y comparación HP/LP	3
Calidad del informe: gráficas rotuladas, unidades, discusión	2
Reproducibilidad: netlists ejecutables sin corrección	1
Total	20

Descuentos. −2 puntos si las gráficas carecen de ejes rotulados con unidades; −3 puntos si se comparan tecnologías sin renombrar los modelos (sección 3.3), pues los resultados serían inválidos.

A. Netlists de referencia

Guarde cada bloque como archivo `.cir` y ejecútelo con **File** → **Open** en LTspice, o replique el circuito en esquemático.

A.1 Curva de transferencia del inversor

```
* === A1: VTC del inversor CMOS - PTM 45nm HP ===
.include 45nm_HP.pm

.param VDDv = 1.0
.param Lmin = 45n
.param Wn = 4*Lmin
.param beta = 2

V1 vdd 0 {VDDv}
VIN in 0 0

MN out in 0 0 nmos L={Lmin} W={Wn}
MP out in vdd vdd pmos L={Lmin} W={beta*Wn}

.dc VIN 0 {VDDv} 2m
.step param beta 1 3 0.5
.meas dc VM FIND V(in) WHEN V(out)=V(in)
.end
```

Para el punto de fuga de la Actividad 5, reemplace las dos últimas directivas de análisis por:

```
.dc VIN 0 {VDDv} {VDDv}
.meas dc Ileak_lo FIND I(V1) AT 0
.meas dc Ileak_hi FIND I(V1) AT {VDDv}
```

A.2 Respuesta transitoria

```
* === A2: Retardo de propagacion del inversor ===
.include 45nm_HP.pm

.param VDDv = 1.0
.param Lmin = 45n
.param Wn = 4*Lmin
.param beta = 2
.param Cload = 2f

V1 vdd 0 {VDDv}
VIN in 0 PULSE(0 {VDDv} 200p 5p 5p 500p 1n)

MN out in 0 0 nmos L={Lmin} W={Wn}
MP out in vdd vdd pmos L={Lmin} W={beta*Wn}
C1 out 0 {Cload}

.tran 0 2n 0 0.5p

.meas tran tpHL TRIG V(in) VAL={VDDv/2} TD=100p RISE=1 TARG V(out) VAL={VDDv/2} FALL=1
.meas tran tpLH TRIG V(in) VAL={VDDv/2} TD=100p FALL=1 TARG V(out) VAL={VDDv/2} RISE=1
.meas tran tf TRIG V(out) VAL={0.9*VDDv} FALL=1 TARG V(out) VAL={0.1*VDDv} FALL=1
```

```
.meas tran tr TRIG V(out) VAL={0.1*VDDv} RISE=1 TARG V(out) VAL={0.9*VDDv} RISE=1
.meas tran tp PARAM (tpHL+tpLH)/2
.meas tran Iavg AVG I(V1)

.step param Cload 1f 8f 1f
.end
```

A.3 NAND2 estática

```
* === A3: NAND2 CMOS estatica ===
.include 45nm_HP.pm

.param VDDv = 1.0
.param Lmin = 45n
.param Wn = 4*Lmin
.param beta = 2

V1 vdd 0 {VDDv}
VA a 0 PULSE(0 {VDDv} 200p 10p 10p 1n 2n)
VB b 0 {VDDv}

* --- PDN: NMOS en serie, ancho duplicado ---
MN1 out a nx 0 nmos L={Lmin} W={2*Wn} ; entrada externa
MN2 nx b 0 0 nmos L={Lmin} W={2*Wn} ; entrada interna
* --- PUN: PMOS en paralelo, ancho del inversor ---
MP1 out a vdd vdd pmos L={Lmin} W={beta*Wn}
MP2 out b vdd vdd pmos L={Lmin} W={beta*Wn}

C1 out 0 2f

.tran 0 4n 0 0.5p
.meas tran tpHL TRIG V(a) VAL={VDDv/2} RISE=1 TARG V(out) VAL={VDDv/2} FALL=1
.end
```

Para el escenario de entrada interna, intercambie los estímulos (VA a 0 {VDDv} y aplique el pulso a b), ajustando el disparo de `.meas`. Para la NOR2, invierta la topología: NMOS en paralelo con ancho {Wn} y PMOS en serie con ancho {2*beta*Wn}.

A.4 Compuerta compleja: verificación funcional

Estímulo binario para recorrer las ocho combinaciones, con $T = 1$ ns:

```
VA a 0 PULSE(0 {VDDv} 0 10p 10p 4n 8n)
VB b 0 PULSE(0 {VDDv} 0 10p 10p 2n 4n)
VC c 0 PULSE(0 {VDDv} 0 10p 10p 1n 2n)
.tran 0 8n 0 1p
```

Complete usted mismo la PDN y la PUN según su diseño de la Actividad 4, y agregue C1 out 0 2f.

A.5 Oscilador de anillo de cinco etapas

```
* === A5: Oscilador de anillo, 5 etapas ===
.include 45nm_HP.pm
```

```

.param VDDv = 1.0
.param Lmin = 45n
.param Wn = 4*Lmin
.param beta = 2
.param N = 5

.subckt INV in out vdd
MN out in 0 0 nmos L={Lmin} W={Wn}
MP out in vdd vdd pmos L={Lmin} W={beta*Wn}
.ends

V1 vdd 0 {VDDv}
X1 n1 n2 vdd INV
X2 n2 n3 vdd INV
X3 n3 n4 vdd INV
X4 n4 n5 vdd INV
X5 n5 n1 vdd INV

.ic V(n1)=0
.tran 0 20n 5n 0.5p

.meas tran Tosc TRIG V(n1) VAL={VDDv/2} RISE=2 TARG V(n1) VAL={VDDv/2} RISE=3
.meas tran fosc PARAM 1/Tosc
.meas tran tpd PARAM Tosc/(2*N)
.meas tran Iavg AVG I(V1)
.end

```

B. Problemas frecuentes

Tabla 8: Diagnóstico rápido de fallas en LTspice.

Síntoma	Causa probable	Solución
Unknown model, o el transistor aparece sin parámetros	El archivo .pm no está en la carpeta del esquemático, o el nombre del modelo está mal escrito	Verifique la ruta del .include y que el nombre sea exactamente nmos / pmos
Dos tecnologías dan resultados idénticos	Colisión de nombres de modelo	Renombre los modelos (sección 3.3)
El oscilador de anillo no arranca	Todos los nodos quedaron en el punto metaestable	Agregue .ic V(n1)=0
Timestep too small	Paso de simulación grueso o carga nula	Reduzca el paso máximo del .tran y verifique que exista C1 en la salida
Corriente de fuga con signo negativo	Convención de LTspice para fuentes de tensión	Use el valor absoluto: la corriente entra por el terminal positivo
Retardos absurdos (ns en lugar de ps)	Se omitieron los sufijos de unidad	Revise que W y L lleven sufijo n