

Ejercicios de CMOS Estática

Indicaciones. Los tres ejercicios se resuelven con la tabla de parámetros tecnológicos a $V_{DD} = 3,3\text{ V}$ y las aproximaciones vistas en clase. Tome $L = L_{min}$ en todos los transistores, de modo que el factor de forma sea $S = W/L_{min}$. Justifique cada paso y mantenga tres cifras significativas.

Parámetros tecnológicos y aproximaciones

	N-channel	P-channel
V_{T0}	0,7 V	-0,7 V
β'	100 $\mu\text{A}/\text{V}^2$	50 $\mu\text{A}/\text{V}^2$
C_{ox}	3,45 fF/ μm^2	3,45 fF/ μm^2
L_{min}	0,35 μm	0,35 μm
λ, γ	0	0
$R_{eq_rif} (V_{gs} = V_{DD} , 50\%, S_{rif} = 1)$	2,2 k Ω	4,4 k Ω
$R_{eq_rif} (V_{gs} = V_{DD} , 90\%, S_{rif} = 1)$	5,39 k Ω	10,78 k Ω

Método de la resistencia equivalente

$$R_{eq}^{PD} = \frac{R_{eq_rif}^n S_{rif}}{S_n}, \quad R_{eq}^{PU} = \frac{R_{eq_rif}^p S_{rif}}{S_p}$$

$$\Delta\tau_{50\%} = R_{eq} C_L \ln 2, \quad \Delta\tau_{90\%} = R_{eq} C_L \ln 10, \quad C_P = C_{ox} L_{min}^2 (S_p + S_n)$$

Para N transistores en serie la resistencia equivalente se multiplica por N ; para N transistores en paralelo que conducen simultáneamente se divide entre N .

Ejercicio 1 – Inversor con retardo objetivo y carga parásita

Enunciado

Un inversor CMOS debe manejar una carga externa $C_L = 500\text{ fF}$.

- Dimensione S_n y S_p para que $t_{pLH} = t_{pHL}$ y el retardo de propagación al 50 % sea de 250 ps (ignore inicialmente C_P). Expresé W_n y W_p en μm .
- Calcule la capacidad parásita de salida C_P con los tamaños obtenidos y recalcule el retardo real. ¿Es necesaria una segunda iteración? Justifique.
- Con los mismos tamaños, calcule el tiempo de bajada τ_f al 90 % usando R_{eq_rif} al 90 %.

Resultados

$R_{eq} \approx 721\ \Omega \Rightarrow S_n \approx 3,05, S_p \approx 6,1$ ($W_n \approx 1,07\ \mu\text{m}, W_p \approx 2,14\ \mu\text{m}$); $C_P \approx 3,9\text{ fF}$, retardo corregido $\approx 252\text{ ps}$ (error $< 1\%$, no se itera); $\tau_{f,90\%} \approx 2,0\text{ ns}$.

Ejercicio 2 – Compuerta compleja: dependencia del patrón de entrada

Enunciado

Se desea implementar la función

$$f = \overline{(A + B)} \cdot C$$

con $C_L = 300$ fF.

- Dibuje el grafo CMOS (árboles de pull-up y pull-down duales) e identifique el camino crítico de carga y el de descarga.
- Dimensione todos los transistores para que, **en el peor caso** de cada transición, $t_{pHL} = t_{pLH} = 400$ ps (al 50%). Use la regla de dimensionamiento serie/paralelo vista en la sesión S3Tb.
- Calcule C_P y el retardo corregido en el peor caso.
- Calcule el **mejor caso** de t_{pHL} ($A = B = 1, C = 1$) y de t_{pLH} ($A = B = C = 0$). Comente el resultado a la luz de la tabla *Input Data Pattern vs. Delay* de la diapositiva de modelado con switches.

Resultados

R_{eq} objetivo $\approx 1,92$ k $\Omega \Rightarrow S_n(A) = S_n(B) = S_n(C) \approx 2,3$; $S_p(A) = S_p(B) \approx 4,6$; $S_p(C) \approx 2,3$.
 $C_P \approx 7,7$ fF $\Rightarrow$ retardo corregido ≈ 410 ps. Mejor caso: $t_{pHL} \approx 300$ ps, $t_{pLH} \approx 200$ ps (los tres pMOS conducen: rama serie $A-B$ en paralelo con C).

Ejercicio 3 – Cadena de buffers para carga elevada

Enunciado

Un inversor mínimo ($S_n = 1, S_p = 2$) debe manejar la capacidad de un bus de 2 pF (compare con el ejemplo de la ALU de 0,5 pF visto en clase).

- Calcule C_{in} del inversor mínimo y el fan-out efectivo total $F = C_L/C_{in}$.
- Determine el número óptimo de etapas N usando $N \approx \log_4 F$ y el factor de escalado f por etapa para $N = 5$ y $N = 6$.
- Para $N = 5$, liste S_n y S_p de cada etapa y W_n de la última.
- Estime el retardo total de la cadena con el método de la resistencia equivalente, considerando en cada etapa la capacidad de entrada de la siguiente **más** su propia C_P (asuma $\gamma = 1$, es decir $C_P \approx C_{in}$). Compárelo con el retardo del inversor mínimo manejando directamente los 2 pF.

Resultados

$C_{in} \approx 1,27$ fF; $F \approx 1577$; $N \approx 5,3 \Rightarrow f \approx 4,36$ ($N = 5$) o $f \approx 3,41$ ($N = 6$). Tamaños ($N = 5$): $S_n = 1, 4, 4, 19, 83, 361$ con $S_p = 2S_n$ ($W_{n,5} \approx 126$ μ m). Retardo de la cadena ≈ 52 ps en ambos casos, frente a $\approx 3,0$ ns con un solo inversor mínimo.

Referencias

- S. M. Sze y M. K. Lee, *Semiconductor Devices: Physics and Technology*, 3.^a ed., Wiley – capítulo *MOS Capacitor and MOSFET*.
- J. M. Rabaey, A. Chandrakasan y B. Nikolić, *Digital Integrated Circuits: A Design Perspective*, 2.^a ed., Prentice Hall.
- J. P. Uyemura, *CMOS Logic Circuit Design*, Kluwer – capítulo 3.
- D. A. Pucknell y K. Eshraghian, *Basic VLSI Design*, Prentice Hall – capítulo 11.