

MICROELECTRÓNICA


Lógica CMOS



MsC. Luz Adanaqué Infante


CONTENIDO DEL CURSO

1. Técnicas de diseño y fabricación.
2. Modelamiento de circuitos integrados.
3. Metodología de Test y verificación.
4. Introducción a los nanomateriales.




MODELAMIENTO DE CIRCUITOS


1. Técnicas de modelamiento CMOS
2. CMOS estática y CMOS dinámica
3. Otras técnicas de modelamiento



SUMARIO




- El transistor PMOS.



- El transistor NMOS.

- Puertas de Paso



- Inversor Estático.

- Modelamiento para circuitos.

- Aproximaciones



EL TRANSISTOR PMOS



Es una estructura física creada mediante:

- Un sustrato tipo n ligeramente dopado.
- Dos regiones tipo p fuertemente dopadas (fuente y drenador) separadas por una región de sustrato llamada canal.
- Una fina capa aislante sobre el canal.
- Una capa de poli Silicio sobre el aislante.

Eléctricamente, puede controlar la intensidad que circula por el canal.

ES RESPONSABLE DEL PROCESO DE CARGA.

- Fuente: Origen del flujo de electrones, destino de intensidad.
- Drenador: Destino del flujo de electrones, origen de intensidad.






COMPORTAMIENTO CONCEPTUAL

El transistor pMOS tiene los siguientes parámetros (a tecnología 1.2um)

Zona de corte	$V_{GS} \geq V_{Tp}$	$I_D = 0$
Zona lineal	$V_{DS} > V_{GS} - V_{Tp}$	$I_D = -\beta_p((V_{GS} - V_{Tp})V_{DS} - \frac{V_{DS}^2}{2})$
Zona de saturación	$V_{DS} < V_{GS} - V_{Tp}$	$I_D = -\beta_p \frac{(V_{GS} - V_{Tp})^2}{2}$

$$\beta_p = k_p' \frac{W}{L} = \mu_p C_{ox} \frac{W}{L} = \mu_p \frac{\epsilon_{ox}}{t_{ox}} \frac{W}{L}$$

dependen del diseño { W : anchura del canal
 L : longitud del canal
dependen del proceso { μ_p : movilidad de los huecos
 ϵ_{ox} : cte. dieléctrica del aislante
 t_{ox} : grosor del aislante
 V_{Tp} : tensión umbral



EL TRANSISTOR NMOS



Es una estructura física creada mediante:

- Un sustrato tipo p ligeramente dopado.
- Dos regiones tipo n fuertemente dopadas (fuente y drenador) separadas por una región de sustrato llamada canal.
- Una fina capa aislante sobre el canal.
- Una capa de poliSilicio sobre el aislante.

Eléctricamente, puede controlar la intensidad que circula por el canal.

ES RESPONSABLE DEL PROCESO DE DESCARGA.

- Fuente: Origen del flujo de electrones, destino de intensidad.
- Drenador: Destino del flujo de electrones, origen de intensidad.



COMPORTAMIENTO CONCEPTUAL




El transistor nMOS tiene los siguientes parámetros (a tecnología 1.2um)

Zona de corte	$V_{GS} \leq V_{Tn}$	$I_D = 0$
Zona lineal	$V_{DS} < V_{GS} - V_{Tn}$	$I_D = \beta_n ((V_{GS} - V_{Tn})V_{DS} - \frac{V_{DS}^2}{2})$
Zona de saturación	$V_{DS} > V_{GS} - V_{Tn}$	$I_D = \beta_n \frac{(V_{GS} - V_{Tn})^2}{2}$

$$\beta_n = k_n' \frac{W}{L} = \mu_n C_{ox} \frac{W}{L} = \mu_n \frac{\epsilon_{ox}}{t_{ox}} \frac{W}{L}$$

β_n : factor de ganancia
 k_n' : transconductancia del proceso


dependen del diseño {
 W : anchura del canal
 L : longitud del canal
 μ_n : movilidad de los electrones
 dependen del proceso {
 ϵ_{ox} : cte. dieléctrica del aislante
 t_{ox} : grosor del aislante
 V_{Tn} : tensión umbral



COMPORTAMIENTO CONCEPTUAL


El NMOS se comporta así:

- Si existe una diferencia de potencial positiva suficiente entre puerta y sustrato se induce un canal conductor de tipo n entre drenador y fuente.
- Si existe una diferencia de potencial entre drenador y fuente, y existe un canal, la corriente circula a través de este.



El PMOS se comporta así:

- Si existe una diferencia de potencial negativa suficiente entre puerta y sustrato se induce un canal conductor de tipo p entre drenador y fuente.
- Si existe una diferencia de potencial entre drenador y fuente, y existe canal, la corriente circula a través de este.



PUERTAS DE PASO


Se considera a los MOS como interruptores.

En el nMOS:

Si $G = 0$ el transistor no conduce

Si $G = 1$ se forma el canal, el transistor conduce

Transmite sin distorsión los 0, distorsiona los 1




En el pMOS:

Si $G = 1$ el transistor no conduce

Si $G = 0$ se forma el canal, el transistor conduce

Transmite sin distorsión los 0, distorsiona los 1



PUERTAS DE PASO

Una combinación en paralelo de un nMOS y un pMOS con valores de puerta opuestos se llama puerta de paso o interruptor:

Si $s = 0$ ningún transistor conduce.

Si $s = 1$ ambos transistores conducen.




Entonces:

Cuando hay un 0 el nMOS lo transmite.


Cuando hay un 1 el pMOS lo transmite.

Por ejemplo, podemos implementar multiplexores.

Si se conectan las entradas a Vdd o Vss se pueden implementar tablas de verdad.



15





INVERSOR CMOS ESTÁTICO

Está formado por un transistor pmos en serie con un nmos, los cuales comparten puertas.


El pMOS es el transistor de pull-up, tiene un terminal conectado a Vdd y pone la salida a 1 cuando conduce.

El nMOS es el transistor de pull-down, tiene un terminal conectado a Vss y pone la salida a 0 cuando conduce.




CIRCUITOS COMBINACIONALES BÁSICOS


Conexión de nMOS en serie:




Conexión de pMOS en serie:



Conexión de nMOS en paralelo:



Conexión de pMOS en paralelo:



MODELAMIENTO DE CIRCUITOS COMBINACIONALES


Todo circuito combinatorial se basa en la conexión de dos árboles duales con entradas comunes y salida común, que no conducen simultáneamente.

Árbol de pull - up:

Formado sólo por pMOs, que conectan la salida a Vdd en función de las entradas.

Árbol de pull - down:

Formado sólo por nMOs, que conectan la salida a Vss en función de las entradas.



REGLAS DE DISEÑO

Los transistores se usan como interruptores (controlados por puerta)

Los árboles se construyen conectando en serie o paralelo grupos de transistores del mismo tipo.

Es condición suficiente (aunque no necesaria) que las estructuras de transistores de los árboles sean duales (pull - up en serie, pull - down en paralelo)

Implementa lógica inversora, es decir, funciones inversas se implementan directamente, funciones directas requieren de un inversor adicional.



METODOLOGÍA DE DISEÑO


DIAGRAMA DE KARNAUGH

Para implementar el árbol de pull - up se agrupan los 1.

Se representa la función como una suma de productos de variables complementadas.

Para implementar el árbol de pull - down se agrupan los 0.

Se representa la función como un producto de sumas de variables sin complementar.



LÓGICA CMOS ESTÁTICA

Excepto durante los transitorios:

Toda salida de una puerta está conectada a Vdd o Vss a través de un camino de baja resistencia. Las salidas no se degradan.

No existe un camino directo entre Vdd y Vss, entonces el consumo estático es casi nulo.

Toda la salida de una puerta tienen el valor de la función de conmutación que se implemente.

Una puerta de N entradas requiere 2N transistores, facilidad de diseño.

Tiempo de subida y bajada simétricos (bajo los factores de escala adecuados)

El retardo de propagación de una puerta se degrada rápidamente conforme aumenta el fan in de misma.



CORRECCIONES DEL MODELO

Cuando las dimensiones del transistor alcanzan valores inferiores a 1 micra, la longitud del canal se hace comparable a otros parámetros del dispositivo (ej. la profundidad del canal), por ello el modelo debe corregirse

CONDUCCIÓN SUBUMBRALES: La I_d es pequeña pero no cero. El dispositivo no es un interruptor perfecto

EFFECTO SUSTRATO: La V_T aumenta conforme aumenta la V_{SB} , no depende solo de parámetros tecnológicos.

LONGITUD DE CANAL EFECTIVA: Debido a la superposición entre la puerta y la difusión la L_{EFF} es menor que la trazada. Cuando el canal es corto no debe ignorarse esta variación.

MODULACIÓN DE LA LONGITUD DEL CANAL: La L_{EFF} disminuye a medida que la V_{DS} aumenta

DEGRADACIÓN DE LA MOVILIDAD DE PORTADORES: Si μ disminuye entonces I_D también disminuye.



ELEMENTOS PARÁSITOS

CAPACIDAD DE SOLAPAMIENTO: $C_{GSo} = C_{GD0} = C_{ox} x_d W$

CAPACIDADES DE UNIÓN $C_{diff} = C_{ja} L_s W + C_{jp} x_j (W + 2L_s)$

CAPACIDAD DE PUERTA:





Es la más importante, se aproxima al peor de los casos:

Operation Region	C_{gb}	C_{gs}	C_{gd}
Cutoff	$C_{ox} W L_{eff}$	0	0
Triode	0	$C_{ox} W L_{eff} / 2$	$C_{ox} W L_{eff} / 2$
Saturation	0	$(2/3) C_{ox} W L_{eff}$	0

RESISTENCIA DE PUERTA,
DRENADOR Y FUENTE:

$$R = \frac{L_D}{W} R_s + R_c$$

RESISTENCIA DE CANAL: $R_{on} = \frac{L}{W} cte \left[cte \approx \frac{1}{k'(V_{GS} - V_T)} \right]$






FUNCIÓN DE TRANSFERENCIA

- V_{OH} vale V_{DD} y V_{OL} vale 0.
- V_M se encuentra en $V_{DD}/2$ siempre y cuando el factor de ganancia de ambos transistores sea el mismo:

$$\beta_n = \beta_p \Rightarrow k_n' \left(\frac{W}{L} \right)_n = k_p' \left(\frac{W}{L} \right)_p \Rightarrow \left(\frac{W}{L} \right)_p = \frac{k_n'}{k_p'} \left(\frac{W}{L} \right)_n$$

Para CMOS 0.25um $K'_p = 120$ y $K'_n = 300$

- Si elegimos L_{min} (W_p debe ser el doble o triple de W_n).
- Se suele redondear a la baja: $W_p = 2 W_n$
- El cambio de β_p / β_n provoca salidas asimétricas y alteraciones en el V_{IH} y el V_{IL}



TIEMPOS DE PROPAGACIÓN

Para un inversor:

TIEMPO DE PROPAGACIÓN A BAJA:
Depende del transistor nMOS de pulldown.

$$t_{pHL} \propto \frac{C_L}{\beta_n} = \left(\frac{L}{W} \right)_n \frac{C_L}{k_n'}$$

TIEMPO DE PROPAGACIÓN A ALTA:
Depende del transistor pMOS de pullup



$$t_{pLH} \propto \frac{C_L}{\beta_p} = \left(\frac{L}{W} \right)_p \frac{C_L}{k_p'}$$

Para que el inversor CMOS tenga tiempos de propagación los factores de ganancia deben ser iguales.

TIEMPO DE PROPAGACIÓN

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} \propto \frac{C_L}{2} \left(\frac{1}{\beta_p} + \frac{1}{\beta_n} \right)$$

tiempos de propagación



El tiempo de propagación de un bloque genérico depende de la combinación de valores de entrada y salida (mejor y peor caso)



PARÁMETROS TECNOLÓGICOS A $V_{DD} = 3.3V$

	N-channel	P-channel
V_{T0}	0,7 V	-0,7V
β'	100 $\mu A/V^2$	50 $\mu A/V^2$
C_{ox}	3,45 fF/ μm^2	3,45 fF/ μm^2
Lmin	0,35 μm	0,35 μm
λ, γ	0	0
$R_{eq_rif}(V_{gs}= V_{dd} , \textbf{50\%}, S_{rif}=1)$	2,2 K Ω	4,4 K Ω
$R_{eq_rif}(V_{gs}= V_{dd} , \textbf{90\%}, S_{rif}=1)$	5,39 K Ω	10,78 K Ω



APROXIMACIONES

Tiempo de bajada: Se debe considerar el peor tiempo de descarga en la red de pull down (nmos)

Donde N es el número de transistores que se atraviesan para la descarga.

$$\tau_f = \frac{2C_L}{\beta'_n S_{neq}} \cdot \left(\frac{1}{V_{DD} - V_{tn}} \right) \left[\frac{V_{tn}}{(V_{DD} - V_{tn})} + \frac{1}{2} \ln \left(\frac{2(V_{DD} - V_{tn}) - V_{DS}}{V_{DS}} \right) \right]$$

$$\beta'_n = \frac{1}{N} \beta_n$$

Tiempo de subida: Se debe considerar el peor tiempo de carga en la red de pull up (pmos)

Donde N es el número de transistores que se atraviesan para la descarga.

$$\tau_f = \frac{2C_L}{\beta'_p S_{peq}} \cdot \left(\frac{1}{V_{DD} + V_{tp}} \right) \left[-\frac{V_{tp}}{(V_{DD} + V_{tp})} + \frac{1}{2} \ln \left(\frac{2(V_{DD} + V_{tp}) - (V_{DD} - V_{OUT})}{V_{DD} - V_{OUT}} \right) \right]$$

$$\beta'_p = \frac{1}{N} \beta_p$$

Aproximación del t_f

$$\tau_f \approx R_{PD} C_L \ln 10$$

Aproximación del t_r

$$\tau_r \approx R_{PU} C_L \ln 10$$

Retardo de propagación al 50%

$$\Delta \tau_{50\%} = R_{eq} C_L \ln 2$$

Retardo de propagación al 90%

$$\Delta \tau_{90\%} = R_{eq} C_L \ln 10$$

Capacitancia

$$C_P = C_{ox} L_{min} W = C_{ox} L_{min} W \left(\frac{L_{min}}{L_{min}} \right) = C_{ox} L_{min}^2 S_{eq} = C_{ox} L_{min}^2 (S_p + S_n)$$

Método de los transitorios

$$\tau_f = \beta'_n S_{PD} = \tau_r = \beta'_p S_{PU}$$

Método de la resistencia equivalente

$$R_{eq}^{PD} = \frac{R_{eq_rif}^n \cdot S_{rif}}{S_n} = R_{eq}^{PU} = \frac{R_{eq_rif}^p \cdot S_{rif}}{S_p}$$



TIEMPOS DE PROPAGACIÓN

Para una NAND:

TIEMPO DE PROPAGACIÓN A ALTA:

Depende de la red de pullup del NAND

- Primer caso: 1 transistor conduce

$$\beta_{peff} = \beta_p$$

$$t_{pLH} \approx \frac{C_L}{\beta_{peff}} = \frac{C_L}{\beta_p}$$

- Segundo caso: 2 transistores conducen

$$\beta_{peff} = 2\beta_p$$

$$t_{pLH} \approx \frac{C_L}{\beta_{peff}} = \frac{2C_L}{\beta_n}$$

TIEMPO DE PROPAGACIÓN A BAJA:


Depende de la red de pulldown del NAND

- Para la baja solo hay un caso,
todos conducen:

$$\beta_{neff} = \frac{1}{\frac{1}{\beta_{n1}} + \frac{1}{\beta_{n2}}} = \frac{\beta_n}{2}$$

$$t_{pHL} \propto \frac{C_L}{\beta_{neff}} = \frac{2C_L}{\beta_n}$$

TIEMPO DE PROPAGACIÓN ????



LÓGICAS CMOS ESTÁTICA Y DINÁMICA

Las diferentes configuraciones de los transistores MOS dan lugar a distintas metodologías (lógicas) de diseño, con diferentes prestaciones, algunas de ellas son:

CMOS estática

Pseudo nMOS

CMOS dinámica multifase

Transistores de paso (pass transistor)

CMOS dinámica

C² MOS

nMOS

NORA CMOS

CVSL (cascode voltage switch logic)

SFPL (Source follower pull-up logic)



CONCLUSIONES

La lógica CMOS es determinante en las prestaciones del circuito.

El modelo CMOS necesita aproximaciones para poder trabajarlo.

La tiempos de subida y bajada son referentes de la eficiencia del circuito.

Los circuitos secuenciales tienen otro tratamiento en topologías MOS.



EJERCICIOS


1. Se tiene la función : $f = \overline{AC + BC + AD}$

- a) Elaborar el grafo en lógica CMOS.
- b) Dimensionar el gate de modo que la capacitancia de carga sea de 500fF, con un retardo de 90% en subida y en bajada, equivalente a 1ns.

2. Se tiene la función: $f = \overline{ABC}$ con $C_{in} = 20 \text{ fF}$ y $C_L = 140 \text{ fF}$

- a) Elaborar el grafo en lógica CMOS.
- b) Dimensionar los estados de entrada para que $\tau_r = \tau_f$
- c) Calcular la duración del transitorio de cualquier gate en salida al 90%
- d) Calcular la capacidad de carga.

3. Ejercicio: Elaborar el grafo del siguiente circuito:



REFERENCIAS BIBLIOGRÁFICAS

Basic VLSI Design, Douglas A. Pucknell. – Cap. 11

<https://drive.google.com/file/d/1Xxsdmi1cuyhHdMyZ6A9lvZ2lp46HiBQV/view?usp=sharing>

CMOS Logic Circuit Design, John Uyemura. – Cap. 3

<https://drive.google.com/file/d/16h8l-mmtpHNzVPkUZXjH0EqE64P58lzt/view?usp=sharing>

Digital Integrated Circuits – A design perspective, Rabaey.

