

MICROELECTRÓNICA


Lógica CMOS Estática



MsC. Luz Adanaqué Infante

CONTENIDO DEL CURSO

1. Técnicas de diseño y fabricación.
2. Modelamiento de circuitos integrados.
3. Metodología de Test y verificación.
4. Introducción a los nanomateriales.



SUMARIO

- Lógica secuencial CMOS.
- Lógica pseudo NMOS.
- Lógica CMOS
- Aparición de glitches.
- Señal de reset.
- Buses (alta impedancia).
- Velocidad.
- Consumo.



PROPIEDADES LÓGICA ESTÁTICA

Oscilación de riel a riel completo; altos márgenes de ruido.

Siempre un camino a Vdd o Gnd en estado estable; baja impedancia de salida.





Resistencia de entrada extremadamente alta; casi cero corriente de entrada de estado estable.

No hay un estado estable de trayectoria directa entre el poder y la tierra; sin disipación de energía estática.

El retardo de propagación es función de la capacidad de carga y resistencia de los transistores




MODELADO CON SWITCHES



MODELADO CON SWITCHES

El retraso depende del patrón de entradas:



Transición de baja a alta: Ambas entradas van bajas

$$\text{Delay: } 0.69 (R_p / 2) C_L$$

Una entrada baja


$$\text{Delay: } 0.69 R_p C_L$$

Transición de baja a alta: Ambas entradas van altas

$$\text{Delay: } 0.69 2R_n C_L$$



MODELADO CON SWITCHES






Input Data Pattern	Delay (psec)
$A=B=0 \rightarrow 1$	67
$A=1, B=0 \rightarrow 1$	64
$A=0 \rightarrow 1, B=1$	61
$A=B=1 \rightarrow 0$	45
$A=1, B=1 \rightarrow 0$	80
$A=1 \rightarrow 0, B=1$	81


NMOS = $0.5\mu\text{m}/0.25\mu\text{m}$
PMOS = $0.75\mu\text{m}/0.25\mu\text{m}$
 $C_L = 100\text{ fF}$



MODELADO CON SWITCHES




DEPENDENCIA DEL RETARDO CON EL FAN-IN



Modelo RC distribuido

$$t_{pHL} = 0.69 R_{eqn} (C_1 + 2C_2 + 3C_3 + 4C_L)$$

El retraso de propagación se deteriora rápidamente en función del abanico de entrada, en el peor de los casos



Compuertas con un fan - in > 4 se deben evitar.



DISEÑO DE CMOS COMPLEJAS

1. Dimensionamiento del transistor:


Debe ser tan largo como lo permita la Capacitancia del fan-out.

2. Dimensionamiento progresivo:

El transistor más grande debe ser el más lejano a la salida (reducción del 20% delay).

$$M1 > M2 > M3 > \dots > MN$$


3. Ordenamiento de los transistores.




DISEÑO DE CMOS COMPLEJAS

4. Ordenamiento de los transistores

Acortar el camino crítico de tal manera que se atraviesen menos componentes.



El retardo está determinado por el tiempo de descarga de C_L , C_1 and C_2






El retardo está determinado por el tiempo de descarga de C_L



DISEÑO DE CMOS COMPLEJAS

5. Estructuras lógicas alternativas.

6. Separar el fan in del fan out utilizando buffers.



DIMENSIONAMIENTO DE CAMINOS CRÍTICOS

Con frecuencia, la capacidad de entrada de una ruta lógica está restringida.

La lógica también tiene que conducir alguna capacitancia.


Ejemplo: la carga de ALU en un microprocesador de Intel es de 0.5pF

¿Cómo dimensionamos la ruta de datos de ALU para alcanzar la velocidad máxima?

Para N buffers:

$$C_{i+1}/C_i = C_i/C_{i-1}$$

$$N: C_{i+1}/C_i \sim 4$$




$$Delay = \sum_{i=1}^N (p_i + g_i \cdot f_i) \quad (\text{in units of } \tau_{inv})$$




LÓGICA DE RELACIÓN


Cuando el objetivo es reducir el número de dispositivos respecto a la CMOS:



(a) resistive load




(b) depletion load NMOS



(c) pseudo-NMOS




LÓGICA DE RELACIÓN




- **N transistors + Load**
- $V_{OH} = V_{DD}$
- $V_{OL} = \frac{R_{PN}}{R_{PN} + R_L}$
- **Assymetrical response**
- **Static power consumption**
- $t_{pL} = 0.69 R_L C_L$



CARGAS ACTIVAS



depletion load NMOS




pseudo-NMOS



LÓGICA SECUENCIAL CMOS


1. El elemento de almacenamiento básico en lógica CMOS estática es un doble inversor realimentado.
2. Posee dos puntos estables: A y B
3. Posee un punto metaestable C.



LATCHES

Biestables tipo D disparados por nivel alto:

1. Si $CLK = 1$ transmite la entrada a la salida
2. Si $CLK = 0$ la salida permanece estable al último valor de la entrada cuando $CLK = 1$




LÓGICA SECUENCIAL CMOS

FLIP - FLOP

Biestable tipo D disparado por flanco de subida. Cuando CLK pasa de 0 a 1 transmite la entrada a la salida.

Sus parámetros son:



Tsetup: tiempo de estabilidad de la entrada antes del flanco de reloj.

Thold: Tiempo mínimo de estabilidad de la entrada después del flanco de reloj.





LÓGICA PSEUDO - NMOS


Los circuitos CMOS-complementarios ofrecen unos consumos muy bajos pero requieren un número relativamente alto de transistores para implementar las puertas lógicas básicas.

Como norma general, toda puerta de N entradas requiere 2N transistores.

La lógica pseudo-NMOS persigue alcanzar mejores densidades de integración reduciendo a 1 el número de transistores-p necesarios para implementar cualquier función.



Curva de transferencia de un inverter pseudo-NMOS. Cuando V_{in} es 1, la salida alcanza un valor de tensión más o menos cercano a 0 voltos dependiendo de la relación entre los factores de forma del transistor P y del transistor N. La línea azul a puntos muestra la curva de transferencia del inverter clásico.




LÓGICA PSEUDO-NMOS

- En la lógica pseudo-NMOS la relación entre los factores de forma del transistor-p y la red de transistores n debe tomar un valor concreto que, de no ser respetado, imposibilitará que el circuito funcione correctamente.
- Si no se cumple la relación, el nivel de tensión a la salida de la puerta lógica se interpretaría como un valor desconocido por las puertas a las que esta señal ataque.
- En la lógica CMOS no es necesario que los β de los transistores n y p cumplan una relación especial para su funcionamiento. A lo mucho esta relación producirá una mayor o menor simetría entre las señales al variar los tiempos de subida y bajada.
- La ventaja fundamental de la pseudo-MOS es la reducción del número de transistores.
- La desventaja radica en la existencia de un consumo estático, más elevado que el CMOS.




CONCLUSIONES


Lógica CMOS-complementaria



Lógica pseudo-NMOS



Lógica dinámica



	Número de transistores (n entradas)	Consumo	Velocidad del circuito	Dificultad de diseño
CMOS-complementaria	$2n$	Muy bajo	Alta; limitada por la tecnología	Bajo
pseudo.-NMOS	$n+1$	Muy alto	Alta; limitada por la tecnología	Bajo
Lógica dinámica	$n+2$	Ligeramente más alto que en CMOS-complementaria	Limitada por los ciclos de precarga y evaluación	Necesidad de sincronizar la lógica combinacional



ESFUERZO LÓGICO



LÓGICA SECUENCIAL CMOS

Gate delay:

$$d = h + p$$

effort delay

intrinsic delay

Effort delay:

$$h = g f$$

logical effort

effective fanout = C_{out}/C_{in}

Logical effort is a function of topology,
independent of sizing
Effective fanout (electrical effort)
is a function of load/gate size

$$Delay = k \cdot R_{unit} C_{unit} \left(1 + \frac{C_L}{\gamma C_{in}} \right)$$
$$= \tau(p + g \cdot f)$$

p – intrinsic delay ($3kR_{unit}C_{unit}\gamma$) - gate parameter $\neq f(W)$
 g – logical effort ($kR_{unit}C_{unit}$) – gate parameter $\neq f(W)$
 f – effective fanout

Normalize everything to an inverter:

$$g_{inv} = 1, p_{inv} = 1$$

Divide everything by τ_{inv}
(everything is measured in unit delays τ_{inv})
Assume $\gamma = 1$.




LÓGICA SECUENCIAL CMOS

El inversor tiene el menor esfuerzo lógico y el retardo intrínseco de todas las puertas CMOS estáticas.


El esfuerzo lógico de una compuerta presenta la relación entre su capacidad de entrada y la capacidad del inversor cuando se dimensiona para suministrar la misma corriente.

El esfuerzo lógico aumenta con la complejidad de la puerta.




Inverter

$$g = 1$$



2-input NAND

$$g = 4/3$$



2-input NOR

$$g = 5/3$$



REDES MULTI ESTADO

$$Delay = \sum_{i=1}^N (p_i + g_i \cdot f_i)$$

Stage effort: $h_i = g_i f_i$

Path electrical effort: $F = C_{out}/C_{in}$

Path logical effort: $G = g_1 g_2 \dots g_N$

Branching effort: $B = b_1 b_2 \dots b_N$

Path effort: $H = GFB$

Path delay $D = \sum d_i = \sum p_i + \sum h_i$

Cuando cada estadio tiene el mismo esfuerzo:

$$h^N = H$$

$$h = \sqrt[N]{H}$$

Esfuerzos: $g_1 f_1 = g_2 f_2 = \dots = g_N f_N$

Fan- out efectivo en cada esfuerzo: $f_i = h/g_i$

Retardo mínimo en el path:

$$\hat{D} = \sum (g_i f_i + p_i) = NH^{1/N} + P$$




NÚMERO ÓPTIMO DE ESTADOS

Para una determinada carga y capacitancia de entrada, el óptimo número de estados y dimensionamiento es:

$$D = NH^{1/N} + Np_{inv}$$

$$\frac{\partial D}{\partial N} = -H^{1/N} \ln(H^{1/N}) + H^{1/N} + p_{inv} = 0$$

Substitute 'best stage effort' $h = H^{1/\hat{N}}$



Effective fanout, $F =$

$G =$

$H =$

$h =$

$a =$

$b =$



MÉTODO DEL ESFUERZO LÓGICO

1. Calcular el esfuerzo de la ruta: $F = GBH$
2. Encontrar el mejor número de etapas
 $N \sim \log_4 F$
3. Calcular el esfuerzo de la etapa $f = F1 / N$
4. Dibujar el camino con este número de etapas.
5. Comenzar con cualquiera de los extremos,
6. Encontrar tamaños: $C_{in} = C_{out} * g / f$

Table 4: Key Definitions of Logical Effort

Term	Stage expression	Path expression
Logical effort	g (see Table 1)	$G = \prod g_i$
Electrical effort	$h = \frac{C_{out}}{C_{in}}$	$H = \frac{C_{out (path)}}{C_{in (path)}}$
Branching effort	n/a	$B = \prod b_i$
Effort	$f = gh$	$F = GBH$
Effort delay	f	$D_F = \sum f_i$
Number of stages	1	N
Parasitic delay	p (see Table 2)	$P = \sum p_i$
Delay	$d = f + p$	$D = D_F + P$

