Universidad Nacional Mayor de San Marcos
(Universidad del Perú, Decana de América)
Facultad de Ingeniería Electrónica y Eléctrica
Escuela Profesional de Ingeniería Electrónica

INFORME DE LABORATORIO DIRIGIDO N.º 3

Caracterización y Simulación Comparativa de Transistores IGBT en LTspice

Asignatura:	Microelectrónica y Sistemas Nanoelectrónicos (Semestre 2026-II)		
Docente:	MsC. Luz Adanaqué Infante	**Emisión de la guía:**	7 de octubre de 2026
Estudiante:	Leonardo Sait Yactayo Tolentino	**Código:**	23190214
Modalidad:	Individual	**Exposición:**	21 de octubre de 2026
Herramienta:	LTspice 26.0 (Entorno SPICE)	**Metodología:**	Doble Pulso (DPT)

1. Resumen y Datos Generales

El presente informe documenta el desarrollo experimental y analítico del **Laboratorio Dirigido N.º 3**, dedicado al estudio del comportamiento transitorio y físico de transistores bipolares de compuerta aislada (IGBT) mediante el método de ensayo de doble pulso (*Double Pulse Test*, DPT) en el simulador LTspice 26.0, conforme a las directivas de la guía oficial de laboratorio de la profesora MsC. Luz Adanaqué Infante (emitida el 7 de octubre de 2026, con exposición programada para el 21 de octubre de 2026).

La experiencia se desarrolló en dos fases complementarias:

1. **Parte I (Comparación entre canales N y P):** Se implementaron los circuitos DPT para el N-IGBT (`XIRGBC20S`, 600 V, 19 A) y el P-IGBT (`XPIGBT`, 600 V, 40 A) utilizando los macromodelos conductuales de Duncan Electronics. Se midieron en simulación las formas de onda V_{GE}, V_{CE}, I_C, el tiempo de retardo de apagado ($t_{d(\text{off})}$) mediante cursores en LTspice, el tiempo de caída (t_f), la corriente de cola (*tail current*) y la energía de apagado (E_{off}) por integración directa de potencia, contrastando las observaciones con la hoja de datos del fabricante (IRGBC20S).
2. **Parte II (Módulos comerciales Fuji Electric Serie X):** Se caracterizó una serie de cuatro modelos *Trench Field-Stop* de 7.ª generación a 650 V en configuraciones discretas y co-empaquetadas (*Co-Pack*): `FGW50XS65` y `FGW50XS65C` (50 A), y `FGW75XS65` y `FGW75XS65C` (75 A). Se evaluó la sobretensión inductiva ($V_{CE,\text{peak}}$) ante una inductancia de lazo $L_\sigma = 25$ nH, el rol circuital del diodo co-pack en topología de lado bajo, el compromiso entre pérdidas estáticas y dinámicas al variar el tamaño del chip, y la sensibilidad al duplicar la resistencia de compuerta ($R_G = 10\ \Omega \rightarrow 20\ \Omega$).

Se integran las capturas directas de pantalla obtenidas en la interfaz de LTspice (esquemas, formas de onda, cursores e integrales), preservando la evidencia auténtica de simulación.

2. Introducción y Fundamento Teórico

2.1. Estructura Interna del Transistor IGBT

El transistor IGBT combina la alta impedancia de entrada y facilidad de control por tensión de un MOSFET con la baja caída de tensión en saturación y alta densidad de corriente de un transistor bipolar de unión (BJT). Físicamente, un N-IGBT vertical consta de cuatro capas alternadas ($P^+ – N^- – P – N^+$): el substrato inferior P^+ actúa como inyector de colector; la región intermedia N^-, ancha y de bajo dopado, es la región de deriva que soporta la tensión de bloqueo; el cuerpo P aloja el canal de inversión inducido por la compuerta aislada; y la difusión N^+ conforma el emisor.

2.2. Modulación de Conductividad

En un MOSFET de alta tensión, la resistencia de la región de deriva ($R_{DS(\text{on})}$) crece intensamente con la tensión de ruptura. En el IGBT, cuando la compuerta supera la tensión de umbral ($V_{GE} > V_{th}$), el canal MOS conduce electrones hacia la base N^-. Esto polariza en directa la unión P^+/N^- inferior, inyectando una densidad masiva de huecos (minoritarios) en la región de deriva. Para preservar la neutralidad de carga, se acumulan electrones en igual proporción. Esta inundación de portadores eleva la densidad libre ($p \approx n \gg N_D^-$) varios órdenes de magnitud sobre el dopado térmico, provocando el colapso de la resistencia óhmica de la región de deriva. Este fenómeno, denominado **modulación de**

conductividad, permite caídas de tensión de saturación de apenas 1.3 V − 2.0 V incluso a corrientes de decenas de amperios.

2.3. Asimetría de Conducción: Canal N frente a Canal P

En el silicio, la movilidad de los electrones ($\mu_n \approx 1400$ cm^2/V · s) es aproximadamente el triple de la movilidad de los huecos ($\mu_p \approx 450$ cm^2/V · s).

- **N-IGBT:** El canal MOSFET de control es de electrones (alta movilidad) y excita la base de un BJT PNP de salida.
- **P-IGBT:** El canal de control es de huecos (baja movilidad) y excita un BJT NPN con región de deriva P^-.

En el silicio, la menor movilidad de los huecos impone una mayor resistencia específica para una misma área, lo cual influye en el dimensionamiento del canal y de la región de deriva. No obstante, debe evitarse asociar automáticamente la movilidad con la velocidad de recombinación, la cual depende del tiempo de vida medio y de la densidad de centros de recombinación. En la simulación circuital SPICE, las diferencias transitorias observadas entre modelos responden fundamentalmente a la formulación paramétrica de cada subcircuito (capacitancias internas, tiempos de tránsito y topología equivalente), más que a un efecto microscópico aislado de transporte.

2.4. Mecanismo de Apagado y Corriente de Cola (*Tail Current*)

Durante el corte con carga inductiva en el ensayo DPT, la eliminación de portadores de carga transcurre en dos fases físicas diferenciadas:

1. **Extinción del canal MOS y extracción activa por campo eléctrico (*sweep-out*):** Al descender V_{GE} por debajo de la tensión de umbral V_{th}, el canal de inversión se cierra rápidamente ($\sim 20-40$ ns), interrumpiendo la corriente de electrones. Al elevarse bruscamente la tensión V_{CE} (dv/dt elevado), la región de carga espacial en la unión P-cuerpo/N^--deriva se expande velozmente hacia la base N^-, barriendo activamente los portadores móviles libres en la zona desértica.
2. **Recombinación espontánea en la base neutra remanente:** Una vez que V_{CE} alcanza la tensión total de bus ($V_{bus} = 400$ V) y $dv/dt \approx 0$, la expansión de la zona de carga espacial se detiene. El exceso de portadores minoritarios (huecos) atrapados en la región de deriva neutra remanente no dispone de campo eléctrico ni de terminal exterior para su extracción rápida; por consiguiente, deben desaparecer por recombinación espontánea electrón-hueco, gobernada por el tiempo de vida medio en alto nivel τ_{HL}:

$$i_C(t) \approx I_{\text{tail},0} \cdot \exp\left(-\frac{t}{\tau_{HL}}\right) \tag{1}$$

   Como esta corriente residual fluye cuando V_{CE} ya alcanzó la tensión total de bus (400 V), el producto $V_{CE} \cdot I_C$ origina pérdidas de energía significativas (E_{off}).

2.5. Técnica Double Pulse Test (DPT) e Inductancias Parásitas

El ensayo de doble pulso (norma IEC 60747-9) permite evaluar la conmutación a corrientes elevadas sin inducir calentamiento térmico acumulado:

- **Primer pulso (t_{p1}):** Carga el inductor L hasta la corriente de prueba deseada: $I_L \approx \frac{V_{bus}}{L} t_{p1}$.
- **Intervalo muerto (t_{fw}):** El IGBT se apaga brevemente y la corriente conmuta hacia el diodo de marcha libre superior.
- **Segundo pulso (t_{p2}):** Reenciende el transistor para evaluar el transitorio y ejecuta el segundo apagado a la corriente nominal objetivo.


En presencia de inductancia parásita de lazo (L_σ), la tasa de caída de corriente (di_C/dt) induce una sobretensión en bornes del transistor: $V_{CE,\text{peak}} = V_{bus} + L_\sigma \cdot |di_C/dt|$.

3. Metodología de Simulación y Entorno Experimental


3.1. Esquemas del Banco de Ensayo DPT en LTspice

Siguiendo las indicaciones de la guía docente (Figura 2 y Sección 5.1 de la guía), se implementaron en LTspice los esquemas circuitales para ambos tipos de transistores. En la Figura 1 se presentan los diagramas priorizando la visibilidad de los lazos de potencia, diodos de libre circulación y nodos de medida:

- **Banco N-IGBT (Lado bajo / Low-Side):** Emisor conectado a tierra mediante una resistencia shunt $R_2 = 1$ mΩ (para medir corriente); inductor de carga $L_1 = 100$ μH ($R_{ser} = 1$ mΩ) en serie con la fuente DC de $V_{bus} = 400$ V; diodo de marcha libre ultrarrápido D_1 (`DMOD`, con $TT = 35$ ns, $RS = 0.01$ Ω) en antiparalelo con L_1; y fuente de pulsos PWL (0 V → 15 V) con $R_G = 10$ Ω.
- **Banco P-IGBT (Lado alto / High-Side):** Emisor conectado a la referencia a través de $R_2 = 1$ mΩ; colector conectado al inductor L_1 hacia la barra de −400 V; diodo D_1 con ánodo a V_{bus} y cátodo a colector; y excitación de compuerta con pulsos negativos (0 V → −15 V) respecto al emisor.



(a) Banco DPT para N-IGBT (`DPT_NIGBT_nom.asc`).



(b) Banco DPT para P-IGBT (`DPT_PIGBT_nom.asc`).

Figura 1: Esquemas circuitales interactivos implementados en LTspice para los bancos de prueba de doble pulso (DPT) de N-IGBT y P-IGBT, conforme a la guía oficial, priorizando la legibilidad de la topología circuital.

3.2. Medición de Corrientes Terminales y Procedimiento Operacional

En los macromodelos Duncan (Parte I), la corriente se midió sobre la resistencia shunt de emisor de 1 mΩ ($I(R2)$), la cual en transitorios rápidos incluye una pequeña corriente de compuerta ($I_E = I_C + I_G$). En la Serie Fuji (Parte II), se insertaron fuentes de tensión continua ideales de 0 V como amperímetros para medir I_C directamente en el terminal de colector sin perturbaciones.

Las variables principales se definen operacionalmente de la siguiente manera:

- $V_{CE(\mathbf{on})}$**:** Tensión colector-emisor medida en conducción estacionaria (50 ns antes del segundo apagado).
- $t_{d(\mathbf{off})}$**:** Intervalo temporal entre el 90 % del comando de compuerta y el 90 % de la corriente previa de colector. Para el N-IGBT, corresponde al **flanco descendente** de V_{GE} al cruzar 13.5 V (90 % de +15 V); para el P-IGBT, corresponde al **flanco ascendente hacia 0 V** al cruzar −13.5 V (cuando $|V_{GE}|$ desciende al 90 %).
- t_f**:** Tiempo transcurrido entre el 90 % y el 10 % de la corriente de colector (I_C).
- $E_{\mathbf{off}}$**:** Energía eléctrica integrada durante el apagado mediante el producto de magnitudes terminales en la ventana de conmutación. En Duncan se integró $V_{CE}(t) \cdot I_E(t)$ sobre el shunt R_2 (lo que incluye la corriente capacitiva de compuerta I_G); en Fuji se integró la potencia neta de puerto $V_{CE}(t) \cdot I(V_{\text{sens_C}})$. Se precisa que estas integrales cuantifican la energía eléctrica transferida en los terminales según la metodología de cada banco, distinguiendo la corriente del shunt de la corriente neta de colector, sin equipararse directamente al calor interno del silicio debido a la energía almacenada en parásitos y el balance energético global.
- **Corriente de cola ($I_{C,\mathbf{tail}}$):** En modelos Duncan se detectó por el punto de quiebre donde la pendiente instantánea decrece al 5 % de la máxima pendiente de corte ($\left|\frac{di}{dt}\right| \leq 0.05 \cdot \left|\frac{di}{dt}\right|_{\text{máx}}$); en Fuji se adoptó la convención operacional unívoca del 5 % de la corriente previa ($I_{C,\text{tail}} = 0.05 \cdot I_{C,\text{pre}}$).

4. Resultados Experimentales — Parte I: Modelos Duncan (Canal N vs Canal P)

4.1. EXP-01: Ensayo DPT en N-IGBT (`XIRGBC20S`, 19 A nominal)

Se ejecutó la simulación del N-IGBT bajo $V_{bus} = 400$ V, $R_G = 10\ \Omega$ y $L = 100\ \mu$H. Con un primer pulso de duración $t_{p1} = 3.65\ \mu$s, el inductor acumuló la corriente nominal requerida, alcanzándose en el segundo pulso un valor estacionario de $I_{C,\text{on}} = 19.00$ A con una caída directa de $V_{CE(\text{on})} = 1.88$ V. En la Figura 2 se aprecia la captura directa de la simulación en LTspice, donde las tres señales solicitadas (V_{GE}, V_{CE}, I_C) se visualizan ordenadas en paneles sincronizados.




Figura 2: Formas de onda globales obtenidas en LTspice para el N-IGBT (`XIRGBC20S`) a 19 A nominal: (a) doble pulso V_{GE} ($0 \to 15$ V), (b) tensión colector-emisor V_{CE} ($0 \to 400$ V) y (c) corriente medida en el shunt de emisor $I(R2)$, utilizada para estimar la corriente de colector I_C ($0 \to 19$ A).

4.2. EXP-02: Ensayo DPT en P-IGBT (`XPIGBT`, 40 A nominal)

Para el P-IGBT, se configuró la fuente de compuerta con pulsos negativos de 0 V $\to -15$ V y la barra colectora a -400 V. Con $t_{p1} = 8.88\ \mu$s, se alcanzaron $|I_{C,\text{on}}| = 40.01$ A nominales con una caída directa de $|V_{CE(\text{on})}| = 2.51$ V. Adicionalmente, se configuró un ensayo con un pulso inicial de 3.55 μs a -15 V (3.65 μs de base hasta el corte; 3.75 μs base a base) para evaluar al P-IGBT a una corriente similar de 19.48 A (frente a los 19.00 A del N-IGBT). En este ensayo (`dpt_pigbt_19a.cir`), el archivo de log acredita directamente $I_{C,\text{pre}} = 19.48$ A, $|V_{CE(\text{on})}| = 1.72$ V y $E_{\text{off}} = 1011.8\ \mu$J; las directivas `.meas` fijas del log arrojaron $t_{d(\text{off})} = 218.23$ ns y $t_f = 268.09$ ns. Al no haberse conservado el archivo RAW en el repositorio, los valores bajo criterio dinámico se clasifican como no verificados documentalmente. La Figura 3 exhibe las formas de onda completas en LTspice.

Ensayos Exploratorios a Corriente Elevada (≈ 80 A): De forma complementaria, en la Tabla 1 se incluyen los registros 02 y 04 correspondientes a ensayos exploratorios con pulsos de excitación prolongados donde la corriente inductiva alcanzó niveles de 82.31 A en el N-IGBT y 83.22 A en el P-IGBT. Cabe precisar que estas condiciones exceden las especificaciones nominales continuas del fabricante ($I_C = 19$ A y 40 A a 25°C). En particular, para el IRGBC20S la hoja de datos fija una corriente pulsada máxima admisible de $I_{CM} = 76$ A, por lo que alcanzar 82.31 A sobrepasa dicho régimen límite de catálogo. Estos casos se presentan exclusivamente con fines de sensibilidad y cotejo numérico en el entorno SPICE, sin que ello constituya una verificación del límite completo del Área de Operación Segura (SOA) —lo cual requeriría el análisis de sus curvas y tiempos de pulso específicos— ni represente una condición de funcionamiento admisible en el silicio real.

4.3. EXP-03: Caracterización de la Corriente de Cola (*Tail Current*)

Al ampliar el flanco del segundo apagado, se evidencia claramente la inflexión entre el corte rápido del canal MOS y la recombinación asintótica de portadores minoritarios:

- En el N-IGBT (19 A): el quiebre de derivada se produce en $t = 20.258\ \mu$s, iniciando la cola con $I_{C,\text{tail}} = 0.94$ A (4.93 % de la corriente previa).
- En el P-IGBT (40 A): el inicio ocurre en $t = 25.655\ \mu$s con $|I_{C,\text{tail}}| = 1.81$ A (4.53 %).




Figura 3: Formas de onda globales obtenidas en LTspice para el P-IGBT (`XPIGBT`) a 40 A nominal: (a) compuerta V_{GE} ($0 \rightarrow -15$ V), (b) tensión V_{CE} y (c) corriente del shunt de emisor $|I(R2)| = -I(R2)$, utilizada para estimar la corriente de colector $|I_C|$ ($0 \rightarrow 40$ A).

En la Figura 4 se detalla la derivada numérica y la prolongación de la corriente residual.




Figura 4: EXP-03: Acercamiento al segundo flanco de apagado y detección de la corriente de cola mediante quiebre de derivada para N-IGBT (19 A) y P-IGBT (40 A).


4.4. EXP-04: Medición del Retardo $t_{d(\text{off})}$ con Cursores y Cotejo con Datasheet


Siguiendo la indicación expresa de la guía docente (*«Utilizando los cursores de LTspice, obtenga el valor del tiempo de retardo de apagado ($t_{d(off)}$) midiendo el intervalo entre el 90 % de V_{GE} y el 90 % de I_C»*), se colocaron los cursores interactivos sobre las trazas de compuerta y corriente en un mismo panel con doble eje Y en LTspice:

- **Medición en N-IGBT (`XIRGBC20S`, Figura 5(a)):**
  - Cursor 1 en V_{GE} (flanco descendente): 13.502988 V en $t_1 = 19.861622$ μs.
  - Cursor 2 en I_C: 17.113018 A en $t_2 = 20.012432$ μs.
  - Retardo manual medido en la caja flotante de LTspice: $\boldsymbol{t_{d(\text{off})} = 150.81081}$ ns.
  - Retardo calculado por la directiva `.meas`: **150.827513** ns (concordancia del 99.99 %).
- **Medición en P-IGBT (`XPIGBT`, Figura 5(b)):**
  - Cursor 1 en V_{GE} (flanco ascendente hacia 0 V): -13.486733 V en $t_1 = 25.093283$ μs.
  - Cursor 2 en $|I_C|$: 36.039449 A en $t_2 = 25.287649$ μs.
  - Retardo manual medido en la caja flotante de LTspice: $\boldsymbol{t_{d(\text{off})} = 194.3662}$ ns.
  - Retardo calculado por la directiva `.meas`: **194.573629** ns (concordancia del 99.89 %).


La leve discrepancia de fracciones de nanosegundo entre la medición manual y el comando `.meas` se


explica de forma natural por la resolución finita del cursor posicionado sobre la cuadrícula gráfica frente a la interpolación numérica continua interna que efectúa el solucionador SPICE.





(a) N-IGBT: oscilograma global y ampliación fiel del cuadro de cursores ($t_{d(\text{off})} = 150.81$ ns).





(b) P-IGBT: oscilograma global y ampliación fiel del cuadro de cursores ($t_{d(\text{off})} = 194.37$ ns).

Figura 5: Medición interactiva de retardos $t_{d(\text{off})}$ en LTspice mediante cursores en umbrales de 90 %. Se incluye el oscilograma completo junto con la ampliación directa y fidedigna de las cajas flotantes con las lecturas diferenciales.

Cotejo Crítico con la Hoja de Datos Oficial (Datasheet): La hoja de datos del IRGBC20S (International Rectifier, Farnell 68617) especifica para sus condiciones normalizadas ($V_{CC} = 480$ V, $I_C = 10$ A, $R_G = 50\ \Omega$, $V_{GE} = 15$ V, $T_j = 25°\text{C}$) un retardo de apagado típico de **820** ns (máximo **1200** ns) y un tiempo de caída típico de **910** ns (máximo **1600** ns). La diferencia frente al valor simulado de 150.83 ns responde a la combinación de factores de ensayo y simplificaciones del macromodelo:

1. **Condiciones de polarización y excitación:** El ensayo de catálogo se realiza a una corriente menor ($I_C = 10$ A frente a los 19.00 A nominales ensayados en LTspice) pero con una resistencia de compuerta sensiblemente mayor ($R_G = 50\ \Omega$ frente a $10\ \Omega$) y mayor tensión de bus (480 V frente a 400 V). La mayor resistencia R_G ralentiza fuertemente la descarga de la carga de compuerta (Q_G) en el dispositivo físico, ensanchando tanto $t_{d(\text{off})}$ como t_f.
2. **Naturaleza y parametrización del macromodelo:** El modelo conductual de Duncan Electronics (`nigbt.lib`) es una representación analógica simplificada basada en un subcircuito MOSFET-BJT con tiempo de tránsito bipolar parametrizado en $TF = 16.8$ ns e inductancia interna de emisor $LE = 7.5$ nH. Al tratarse de un modelo conductual aproximado, no incorpora la totalidad de efectos físicos de inyección en régimen de alta potencia ni recombinación bidimensional presentes en el silicio real de primera generación, resultando en una respuesta transitoria inherentemente más ágil que la medida en laboratorio.

4.5. EXP-05: Energía de Apagado E_{off} e Integración Gráfica en LTspice

Para calcular la energía eléctrica integrada durante el apagado (E_{off}) se graficó la potencia instantánea $(V(VC) - V(VE)) \cdot I(R2)$ y se realizó la integración directa en LTspice manteniendo presionada la tecla **Ctrl** y haciendo clic sobre la etiqueta de la traza en el intervalo de apagado $[19.85\ \mu\text{s}, 25.00\ \mu\text{s}]$. Como se aprecia en la captura auténtica de la Figura 6, el cuadro de diálogo oficial de LTspice arroja una integral de **691.48 μJ** (0.6915 mJ) y una potencia promedio de 134.27 W, en total acuerdo con los **691.478 μJ** calculados por la directiva `.meas`. Esta integral cuantifica la energía eléctrica integrada en el corte según

la metodología del banco sobre el shunt de emisor, sin equipararse directamente al calor interno del silicio debido a la energía almacenada en parásitos y el balance energético.




Figura 6: Cálculo de energía E_{off} mediante integración gráfica interactiva en LTspice (Ctrl + Clic en la traza de potencia instantánea en el intervalo de apagado): oscilograma global de potencia y ampliación directa del cuadro de diálogo donde se confirma la lectura nítida de la integral de 691.48 μJ y potencia media de 134.27 W.

Para el P-IGBT a 40 A, la energía integrada resultó en $E_{\text{off}} = 2115.3$ μJ. En la Figura 7 se ilustra la curva comparativa de acumulación energética y potencia entre ambos dispositivos.




Figura 7: Comparación de potencia instantánea $p(t)$ e integración acumulada de energía de apagado $E_{\text{off}}(t)$ para N-IGBT y P-IGBT.

5. Resultados Experimentales — Parte II: Fuji Electric Serie X

Esta fase comprendió 6 configuraciones únicas (F01 a F06) evaluadas a $T = 25.0°$C con inductancia parásita de lazo $L_\sigma = 25$ nH ($R_{ser} = 10$ mΩ), sin amortiguamiento paralelo artificial.

5.1. EXP-06 y EXP-07: Sobretensión y Diodo Co-Pack en 50 A y 75 A

Se comparó el modelo discreto frente al modelo co-pack con diodo antiparalelo integrado (`FGW50XS65` vs `FGW50XS65C` en 50 A; `FGW75XS65` vs `FGW75XS65C` en 75 A):

- En 50 A: la sobretensión inductiva alcanzó $V_{CE,\text{peak}} = 442.36$ V (+42.36 V sobre el bus de 400 V), con $t_{d(\text{off})} = 231.10$ ns y $E_{\text{off}} = 1066.98$ μJ en el discreto frente a 231.09 ns y 1066.98 μJ en el co-pack (Figura 8(a)).
- En 75 A: el pico alcanzó $V_{CE,\text{peak}} = 445.98$ V (+45.98 V), con $t_{d(\text{off})} = 293.18$ ns y $E_{\text{off}} = 2052.75$ μJ en el discreto frente a 293.16 ns y 2052.74 μJ en el co-pack (Figura 8(b)).

Explicación Física y Relevancia en Topologías de Puente: En la topología DPT de lado bajo empleada en este laboratorio, el diodo co-pack tiene su ánodo conectado al emisor (0 V) y su cátodo al colector (VC). Durante el corte inductivo del transistor, V_{CE} se eleva a más de 400 V, imponiendo una fuerte polarización inversa sobre el diodo co-pack ($V_{AK} \approx -442$ V). Por consiguiente, este diodo no conduce corriente directa de potencia y la circulación de rueda libre la efectúa exclusivamente el diodo superior del banco (D_1). Las curvas de conmutación son virtualmente idénticas en el conmutador de lado bajo, presentando únicamente diferencias numéricas despreciables (≤ 0.02 ns en retardo y ≤ 0.01 μJ en pérdidas), las cuales caen dentro del margen de resolución numérica del solver.


La verdadera importancia técnica del diodo co-pack se manifiesta en **topologías de medio puente y puente completo** (inversores de tracción y accionamientos de motores). En dichas ramas, cuando conmuta el transistor opuesto, el diodo co-pack entra en conducción directa para sostener la continuidad de la corriente reactiva de carga, introduciendo dos efectos determinantes:

- **Pérdidas de conducción:** Durante el intervalo de retorno de corriente, la disipación estacionaria del diodo es gobernada por su caída directa ($P_{\text{cond}} \approx V_F \cdot I_D$).
- **Dinámica de recuperación inversa (Q_{rr}):** Al reconmutar el transistor complementario, el diodo debe evacuar su carga minoritaria almacenada, originando un pico transitorio de corriente inversa (I_{rrm}) durante un lapso t_{rr}. Esta corriente se superpone al encendido del interruptor activo, incrementando sensiblemente sus pérdidas de energía de encendido (E_{on}) y excitando oscilaciones de alta frecuencia.


Verificación Analítica de la Sobretensión Inductiva ($L_\sigma \cdot |di/dt|_{\text{máx}}$): Para comprobar la consistencia física de la sobretensión simulada frente a la ley de Faraday ($V_{L\sigma} = L_\sigma \cdot |di/dt|_{\text{máx}}$), se contrastó el sobreimpulso $\Delta V = V_{CE,\text{peak}} - V_{bus}$ con la predicción analítica bajo $L_\sigma = 25$ nH:

- **Módulo de 50 A (F01/F02, $R_G = 10$ Ω):** Con $|di/dt|_{\text{máx}} = 1669.5$ A/μs, el voltaje inducido es $V_{L\sigma} = 25$ nH $\times$ 1669.5 A/μs $= 41.74$ V, reproduciendo el **98.5 %** de la sobretensión simulada ($\Delta V = +42.36$ V).
- **Módulo de 75 A (F03/F04, $R_G = 10$ Ω):** Con $|di/dt|_{\text{máx}} = 1818.0$ A/μs, el valor teórico es $V_{L\sigma} = 25$ nH $\times 1818.0$ A/μs $= 45.45$ V, correspondiente al **98.8 %** de la sobretensión simulada ($\Delta V = +45.98$ V).
- **Sensibilidad con $R_G = 20$ Ω (F06):** Con $|di/dt|_{\text{máx}} = 1019.4$ A/μs, se obtiene $V_{L\sigma} = 25$ nH $\times$ 1019.4 A/μs $= 25.49$ V, reproduciendo el **98.3 %** de $\Delta V = +25.94$ V.

Esta concordancia analítica superior al 98 % respalda con claridad la contribución dominante de la inductancia parásita concentrada de lazo en el sobreimpulso observado; no obstante, debe matizarse que no constituye por sí sola una demostración del balance completo de la sobretensión ni identifica de manera inequívoca cada componente residual (tales como caídas resistivas parásitas, efectos capacitivos no lineales de juntura o dinámicas distribuidas del montaje).



(a) Módulo de 50 A (`FGW50XS65` vs `C`).



(b) Módulo de 75 A (`FGW75XS65` vs `C`).

Figura 8: EXP-06 y EXP-07: Sobretensión inductiva en modelos discretos y co-pack de Fuji Electric a $L_\sigma = 25$ nH. Las curvas de tensión y corriente resultan virtualmente idénticas en el interruptor de lado bajo.

5.2. EXP-08: Escalamiento del Tamaño de Chip (50 A frente a 75 A)

Se analizaron los modelos `FGW50XS65` y `FGW75XS65`:

1. **Comparación a corriente igualada (50 A, F01 vs F05):** Al operar el chip de 75 A a los mismos 50 A que el chip menor, la tensión de saturación $V_{CE(\text{on})}$ disminuye de 1.362 V a 1.181 V (−181 mV, una reducción de −13.3 % en pérdidas de conducción), gracias a la menor densidad de corriente ($J = I/A$). Sin embargo, las mayores capacitancias parásitas de compuerta (parámetro de subcircuito $C_{GE} = 9.50$ nF vs 6.77 nF) incrementan el retardo $t_{d(\text{off})}$ en +40.5 % (231.1 ns → 324.8 ns) y las pérdidas E_{off} en +28.2 % (1067 µJ → 1368 µJ).
2. **A corriente nominal de cada modelo (50 A vs 75 A, F01 vs F03):** La caída en conducción resulta similar (1.362 V vs 1.356 V), pero la energía de apagado casi se duplica (2052.75 µJ vs 1066.98 µJ, +92.4 %) al interrumpir 50 % más corriente en presencia de mayor carga minoritaria almacenada (Figura 9).




Figura 9: EXP-08: Efecto del área de silicio en conmutación: formas de onda de tensión y corriente comparando operación a corriente igualada (50 A) y nominal (50 A vs 75 A).

5.3. EXP-09: Sensibilidad a la Resistencia de Compuerta ($R_G = 10\ \Omega \rightarrow 20\ \Omega$)

En el modelo `FGW50XS65C` a 50 A (F02 vs F06):

- Duplicar R_G a 20 Ω disminuye la magnitud de la corriente instantánea de descarga de la compuerta ($i_G(t) = \frac{v_{\text{drv}}(t) - v_G(t)}{R_G}$, con $v_{\text{drv}} = 0$ V en el corte), ralentizando la descarga de la capacitancia Miller (C_{res}) y prolongando la meseta de tensión.
- Como consecuencia, la tasa máxima de corte $|di/dt|_{\max}$ se reduce de 1669.6 A/μs a 1019.4 A/μs ($-38.9\,\%$).
- La sobretensión inducida por la inductancia parásita de lazo ($L_\sigma = 25$ nH) desciende de +42.36 V a +25.94 V ($-38.8\,\%$), reduciendo el pico absoluto a 425.94 V y alejando al transistor de su límite de ruptura dieléctrica.
- Sin embargo, el tiempo de caída de corriente se ensancha (t_f pasa de 31.4 ns a 57.3 ns, $+82.5\,\%$), incrementando las pérdidas de energía de apagado en $+70.5\,\%$ (1066.98 μJ $\rightarrow$ 1818.73 μJ) (Figura 10).




Figura 10: EXP-09: Efecto de duplicar R_G ($10\ \Omega \rightarrow 20\ \Omega$): evolución de tensión de compuerta, mitigación de sobretensión en colector y penalización en energía de apagado.

En síntesis, los resultados de simulación con la familia Trench Field-Stop de Fuji Electric muestran que el diseño de etapas de potencia con IGBTs involucra un triple compromiso físico: (1) el área de silicio, donde chips de mayor calibre reducen la caída de conducción a costa de mayores pérdidas de corte y retardo; (2) la topología circuital, donde el diodo co-pack no interviene en lado bajo pero resulta imprescindible en ramas de puente; y (3) la resistencia de compuerta R_G, que permite atenuar sobretensiones destructivas $L_\sigma \cdot di/dt$ a costa de una severa penalización energética. En la siguiente sección se condensan cuantitativamente todas las magnitudes evaluadas.

6. Tablas Consolidadas de Resultados Experimentales

Diferencias Metodológicas entre Familias de Modelos

Para interpretar correctamente los datos numéricos, es indispensable distinguir las condiciones particulares de cada banco de ensayo:

- **Macromodelos Duncan (Tabla 1):** Evaluados a $T = 27°\text{C}$ con inductancia de lazo ideal ($L_\sigma = 0$ nH). La corriente terminal se midió mediante resistencia shunt de emisor de 1 mΩ ($I_E = I_C + I_G$), integrando $V_{CE} \cdot I_E$ durante el corte. Se prescinde de la columna de pendiente máxima $|di/dt|_{\text{máx}}$ al no ser requerida por la guía docente (los valores medios I_{pre}/t_f no representan derivadas instantáneas de corte). El inicio de la corriente de cola se delimitó en el quiebre de derivada de corte: $\left|\frac{di}{dt}\right| \leq 0.05 \cdot \left|\frac{di}{dt}\right|_{\text{máx}}$ (5 % del valor pico local de caída).
- **Módulos Fuji Serie X (Tablas 2 y 3):** Evaluados a $T = 25.0°\text{C}$ con inductancia parásita física de lazo $L_\sigma = 25$ nH ($R_{ser} = 10$ mΩ). La corriente de colector I_C se midió directamente en el terminal con sensor ideal de 0 V, y el inicio de cola se delimitó bajo la convención operacional unívoca del 5 % ($I_{C,\text{tail}} = 0.05 \cdot I_{C,\text{pre}}$). Los retardos $t_{d(\text{off})}$ de la tabla corresponden al post-procesamiento en Python con umbral dinámico del 90 % de $V_{GE,\text{pre}}$ real (evaluada 40 ns antes del corte), arrojando +56.5 % al duplicar R_G (+60.4 % bajo directivas `.meas` con umbral fijo de 13.5 V).

Tabla 1: Resultados experimentales en macromodelos Duncan Electronics ($T = 27°\text{C}$, $L_\sigma = 0$ nH, $R_G = 10\ \Omega$, $V_{bus} = 400$ V).

Reg.	Configuración	Modelo	Enc.	I_{target} [A]	$I_{C,\text{pre}}$ [A]	$V_{CE(\text{on})}$ [V]	$t_{d(\text{off})}$ [ns]	t_f [ns]	E_{off} [µJ]	$I_{C,\text{tail}}$ [A]	$\%E_{\text{tail}}$
01	N-IGBT Nominal	`XIRGBC20S`	TO-220	19.0	19.00	1.88	150.83	185.24	691.5	0.94	4.73 %
02	N-IGBT Sobrecarga	`XIRGBC20S`	TO-220	80.0	82.31	6.57	103.32	196.03	3402.5	2.31	2.25 %
03	P-IGBT Nominal	`XPIGBT`	TO-220	40.0	40.02	2.51	194.57	268.42	2115.3	1.81	4.33 %
04	P-IGBT Sobrecarga	`XPIGBT`	TO-220	80.0	83.22	4.25	172.32	275.03	4698.9	2.86	2.99 %
05	P-IGBT Control 19A	`XPIGBT`	TO-220	19.0	19.48	1.72	N/V*	N/V*	1011.8	N/V*	N/V*

**Nota sobre Reg. 05 (P-IGBT Control 19A):* Las magnitudes $I_{C,\text{pre}} = 19.48$ A, $V_{CE(\text{on})} = 1.72$ V y $E_{\text{off}} = 1011.8$ µJ están acreditadas en el log (`dpt_pigbt_19a.log`). Los valores bajo criterio dinámico figuran como No Verificados (N/V) al no conservarse el archivo RAW; las lecturas de `.meas` en el log con umbrales fijos fueron $t_{d(\text{off})} = 218.23$ ns y $t_f = 268.09$ ns.

Nota documental: En la página horizontal siguiente se desglosan los resultados de los 6 ensayos en la familia comercial Fuji Electric Serie X, organizados en dos tablas temáticas para garantizar la legibilidad completa de todos los parámetros.

6.1. Resultados Experimentales de la Suite Fuji Electric Serie X (EXP-06 a EXP-09)

Tabla 2: Módulos Fuji Electric Serie X: condiciones de polarización estática y sobretensión inductiva ($T = 25.0°\mathrm{C}$, $L_\sigma = 25$ nH, $V_{bus} = 400$ V).

Reg.	**Id**	**Configuración**	**Modelo**	**Enc.**	I_{target} [A]	$I_{C,\mathrm{pre}}$ [A]	R_G [Ω]	$V_{CE(\mathrm{on})}$ [V]	$V_{CE,\mathrm{peak}}$ [V]	**Sobretensión** [ΔV]
06	F01	50A Discreto	`FGW50XS65`	TO-247	50.0	50.013	10	1.362	442.36	+42.36 V (+10.6 %)
07	F02	50A Co-Pack	`FGW50XS65C`	TO-247	50.0	50.012	10	1.362	442.36	+42.36 V (+10.6 %)
08	F03	75A Discreto Nom.	`FGW75XS65`	TO-247	75.0	75.230	10	1.356	445.98	+45.98 V (+11.5 %)
09	F04	75A Co-Pack Nom.	`FGW75XS65C`	TO-247	75.0	75.233	10	1.356	445.98	+45.98 V (+11.5 %)
10	F05	75A Discreto @ 50A	`FGW75XS65`	TO-247	50.0	50.362	10	1.181	436.37	+36.37 V (+9.1 %)
11	F06	50A Co-Pack @ 20 Ω	`FGW50XS65C`	TO-247	50.0	50.123	20	1.392	425.94	+25.94 V (+6.5 %)

Tabla 3: Módulos Fuji Electric Serie X: dinámica transitoria de conmutación, pérdidas energéticas y corriente de cola ($T = 25.0°\mathrm{C}$).

Reg.	**Id**	**Configuración**	**Modelo**	$t_{d(\mathrm{off})}$ [ns]	t_f [ns]	$\lvert di/dt\rvert_{\mathrm{máx}}$ [A/µs]	E_{off} [µJ]	$I_{C,\mathrm{tail}}$ (5 %) [A]	E_{tail} [µJ]	%E_{tail}
06	F01	50A Discreto	`FGW50XS65`	231.10	31.38	1669.5	1066.98	2.50	4.68	0.44 %
07	F02	50A Co-Pack	`FGW50XS65C`	231.09	31.38	1669.6	1066.98	2.50	4.68	0.44 %
08	F03	75A Discreto Nom.	`FGW75XS65`	293.18	40.48	1818.0	2052.75	3.76	7.56	0.37 %
09	F04	75A Co-Pack Nom.	`FGW75XS65C`	293.16	40.48	1818.4	2052.74	3.76	7.57	0.37 %
10	F05	75A Discreto @ 50A	`FGW75XS65`	324.75	34.18	1429.8	1367.85	2.52	4.39	0.32 %
11	F06	50A Co-Pack @ 20 Ω	`FGW50XS65C`	361.60	57.27	1019.4	1818.73	2.51	8.74	0.48 %

7. Conclusiones Técnicas Fundamentadas en Física de Semiconductores

7.1. Asimetría Fundamental entre Canales N y P

Al comparar en simulación el N-IGBT (`XIRGBC20S`) con el P-IGBT (`XPIGBT`), los resultados de los archivos de log acreditan que el dispositivo de canal P presentó mayores pérdidas de conmutación: en el ensayo de control a corriente similar (19.48 A frente a 19.00 A), la energía eléctrica integrada durante el apagado (E_{off}) alcanzó 1011.8 μJ frente a 691.5 μJ (+46.3 %). En las condiciones nominales verificadas con cursores, el retardo $t_{d(\text{off})}$ fue de 194.57 ns en P-IGBT (40 A) frente a 150.83 ns en N-IGBT (19 A); en el ensayo de control a 19.48 A, las directivas `.meas` fijas del log registraron $t_{d(\text{off})} = 218.23$ ns y $t_f = 268.09$ ns, clasificándose los valores bajo criterio dinámico como no verificados al no conservarse el archivo RAW.

En la teoría de semiconductores, la movilidad de los electrones en silicio ($\mu_n \approx 1400$ cm^2/V·s) supera a la de los huecos ($\mu_p \approx 450$ cm^2/V·s), fundamentando una mayor resistencia específica para dispositivos de canal P. No obstante, debe enfatizarse que los resultados de simulación SPICE no permiten aislar la movilidad microscópica como causa directa cuantificada. La comparación involucra dos macromodelos conductuales independientes (`nigbt.lib` frente a `pigbt.lib`) que difieren en su parametrización interna: capacitancias parásitas de compuerta y juntura, resistencias de subcircuito y tiempos de tránsito del BJT equivalente ($TF = 16.8$ ns en el BJT PNP del N-IGBT frente a los parámetros del BJT NPN del P-IGBT). Por consiguiente, la mayor lentitud y disipación observadas en simulación reflejan la respuesta particular de los macromodelos y sus componentes equivalentes, constituyendo la movilidad únicamente el marco teórico general. Tras el corte del canal MOS, la corriente remanente en ambos dispositivos decae gobernada tanto por el barrido de portadores bajo el crecimiento de tensión (dv/dt) como por la recombinación en la base de deriva neutra.

7.2. Función Física y Comportamiento Circuital del Diodo Co-Empaquetado (Co-Pack)

Los resultados de los ensayos EXP-06 y EXP-07 confirmaron que, dentro del banco de prueba de doble pulso en lado bajo, las formas de onda de tensión, corriente, sobretensión máxima (442.36 V en 50 A; 445.98 V en 75 A) y energía de apagado (1066.98 μJ en 50 A; 2052.74 μJ en 75 A) son virtualmente coincidentes entre los modelos discretos y co-pack.

La explicación es estrictamente circuital: en el conmutador de lado bajo, el diodo co-pack está conectado en antiparalelo entre emisor y colector. Durante el apagado, la tensión de colector sube a más de 400 V, imponiendo una polarización inversa permanente en este diodo ($V_{AK} < 0$), por lo que no conduce corriente directa. La libre circulación de la corriente inductiva la asume el diodo superior del banco (D_1). Las diferencias numéricas entre ambos modelos son mínimas (≤ 0.02 ns en retardo y ≤ 0.01 μJ en energía), no siendo relevantes para la resolución práctica ni las métricas evaluadas en este ensayo. Esto evidencia que el diodo co-pack no ejerce una función protectora sobre el propio interruptor durante su corte, sino que está pensado para operar en **topologías de medio puente o puente completo** (inversores de tracción y convertidores en cuatro cuadrantes), donde asume la corriente de carga reactiva al conmutar el interruptor complementario. En dicho entorno, el diodo introduce pérdidas de conducción proporcionales a su caída directa ($P_{\text{cond}} \approx V_F \cdot I_D$) y, fundamentalmente, su dinámica de recuperación inversa (Q_{rr}, I_{rrm}, t_{rr}) incrementa de manera sustancial la energía de encendido (E_{on}) del transistor opuesto de la rama.

7.3. Compromiso de Conducción frente a Conmutación al Variar el Tamaño del Chip

El análisis comparativo entre los modelos `FGW50XS65` y `FGW75XS65` puso en evidencia el clásico compromiso de diseño:

- **A corriente igualada (50 A, F01 vs F05):** El chip de 75 A redujo la caída directa $V_{CE(\text{on})}$ de 1.362 V a 1.181 V (−181 mV, una mejora de −13.3 %), gracias a una menor densidad de corriente $J = I/A$.
- **Penalización en conmutación:** El retardo $t_{d(\text{off})}$ aumentó en +40.5 % (231.1 ns → 324.8 ns) y las pérdidas E_{off} crecieron en +28.2 % (1067 μJ → 1368 μJ), debido a que el chip de mayor área posee mayores capacitancias parásitas (parámetro de subcircuito C_{GE} de 9.50 nF vs 6.77 nF) y almacena mayor cantidad de carga.

En convertidores de potencia, seleccionar un chip sobredimensionado en corriente reduce las pérdidas estáticas de conducción, pero incrementa las pérdidas por evento de conmutación, por lo que el beneficio

neto dependerá del punto de operación y la frecuencia de trabajo del circuito.

7.4. Compromiso en la Selección de la Resistencia de Compuerta (R_G)

Los resultados de simulación del ensayo EXP-09 muestran que duplicar R_G de 10 Ω a 20 Ω tiene un efecto directo sobre el compromiso entre sobretensión inductiva y disipación energética:

- La menor velocidad de descarga de compuerta redujo la tasa de corte $|di/dt|_{\max}$ en un $-38.9\,\%$ ($1669.6\ \text{A}/\mu\text{s} \rightarrow 1019.4\ \text{A}/\mu\text{s}$), mitigando la sobretensión inductiva sobre el bus de $+42.36$ V a $+25.94$ V (una reducción de $-38.8\,\%$).
- A cambio, el tiempo de conmutación se prolongó (t_f creció $+82.5\,\%$) y las pérdidas de energía de apagado aumentaron en $+70.5\,\%$ ($1066.98\ \mu\text{J} \rightarrow 1818.73\ \mu\text{J}$).

El dimensionamiento de R_G no debe orientarse únicamente a minimizar las pérdidas de conmutación, ya que valores excesivamente bajos elevan la tasa $|di/dt|$ y pueden generar picos de sobretensión destructivos o interferencias electromagnéticas severas.

8. Cuestionario Oficial de la Guía Docente

8.1. Pregunta 4.1: Visualización transitoria de señales en canales N y P

Enunciado: *«Ejecute la simulación. Grafique de forma clara V_{GE}, V_{CE} y la corriente de colector I_C para ambos casos.»*

Respuesta: Se graficaron de forma ordenada las tres señales para ambos dispositivos: en la Figura 2 se presenta el N-IGBT a corriente nominal (19 A), y en la Figura 3 se presenta el P-IGBT a corriente nominal (40 A) bajo excitación de compuerta negativa ($0\ \text{V} \rightarrow -15\ \text{V}$).

8.2. Pregunta 4.2: Inicio de la fase de corriente de cola y justificación física

Enunciado: *«Determine el valor de la corriente de colector (I_C) en el punto exacto donde inicia la fase asintótica denominada tail current. Explique, basándose en la física del dispositivo, por qué esta corriente no cae instantáneamente a cero.»*

Respuesta Cuantitativa: Para el N-IGBT a 19 A, el quiebre de derivada sitúa el inicio de cola en $t = 20.258\ \mu\text{s}$ con $I_{C,\text{tail}} = 0.94$ A ($4.93\,\%$). En los modelos de Fuji Serie X a 50 A, la convención operacional adoptada sitúa el umbral en 2.50 A ($5\,\%$). Se precisa que este porcentaje es una convención operacional de ingeniería para una delimitación reproducible, y no una frontera microscópica estricta.

Justificación Física: La corriente no cae a cero de forma instantánea debido a la dinámica en dos etapas de los portadores minoritarios: al extinguirse el canal MOS, la expansión de la zona de carga espacial barre los portadores de la región desértica activa (*sweep-out*), pero tras alcanzar el bus de tensión ($dv/dt \approx 0$), los portadores remanentes en la base neutra quedan sin campo de arrastre y deben desaparecer mediante recombinación espontánea electrón-hueco, gobernada por el tiempo de vida media τ_{HL}.

8.3. Pregunta 4.3: Tiempo de retardo $t_{d(\text{off})}$ y comparación con hoja de datos

Enunciado: *«Utilizando los cursores de LTspice, obtenga el valor del tiempo de retardo de apagado ($t_{d(off)}$) midiendo el intervalo entre el 90 % de V_{GE} y el 90 % de I_C. Compare este dato con el valor proporcionado en la hoja de datos (datasheet) del fabricante y justifique cualquier discrepancia encontrada.»*

Respuesta Cuantitativa: En la simulación interactiva con cursores de LTspice (Figura 5(a)), el retardo medido para el N-IGBT (`XIRGBC20S`) fue de **150.81** ns (y **150.83** ns mediante directiva `.meas`). La hoja de datos oficial del fabricante (IRGBC20S, Farnell 68617) especifica bajo $V_{CC} = 480$ V, $I_C = 10$ A y $R_G = 50\ \Omega$ un retardo típico de **820** ns (máximo **1200** ns) y un tiempo de caída típico de **910** ns (máximo **1600** ns).

Justificación de la Discrepancia: La divergencia responde conjuntamente a factores de ensayo y a simplificaciones del modelo: (1) el ensayo del fabricante emplea una resistencia de compuerta cinco veces mayor ($R_G = 50\ \Omega$ frente a $10\ \Omega$), menor corriente (10 A frente a 19 A) y mayor tensión (480 V frente a 400 V), lo que ralentiza sensiblemente la evacuación de carga de compuerta en el silicio real; y (2) el macromodelo de Duncan Electronics parametriza un tiempo de tránsito bipolar rápido ($TF = 16.8$ ns) e inductancia interna de emisor $LE = 7.5$ nH dentro de una estructura conductual simplificada que no modela la totalidad de retardos por recombinación bidimensional de un dispositivo físico real.

8.4. Pregunta 4.4: Cálculo de E_{off} y fracción atribuible a la corriente de cola

Enunciado: *«Calcule la energía de apagado (E_{off}) mediante la integral del producto $V_{CE} \cdot I_C$ durante el periodo de conmutación. ¿Qué porcentaje de esta energía total es atribuible exclusivamente al periodo de la corriente de cola?»*

Respuesta Cuantitativa:

- En LTspice, la integración gráfica directa (Ctrl + Clic en traza de potencia, Figura 6) confirmó $E_{\text{off}} = \mathbf{691.48\ \mu J}$ y potencia promedio de 134.27 W, idéntico a la directiva `.meas`.
- N-IGBT (`XIRGBC20S`, 19 A): $E_{\text{off}} = 691.5\ \mu$J; energía en cola $E_{\text{tail}} = 32.7\ \mu$J (4.73 %).
- P-IGBT (`XPIGBT`, 40 A): $E_{\text{off}} = 2115.3\ \mu$J; energía en cola $E_{\text{tail}} = 91.6\ \mu$J (4.33 %).
- Fuji Trench-FS (`FGW50XS65`, 50 A): $E_{\text{off}} = 1066.98\ \mu$J; bajo la convención del 5 %, $E_{\text{tail}} = 4.68\ \mu$J (0.44 %).

8.5. Pregunta 4.5: Sobretensión inductiva y efecto del diodo integrado

Enunciado: *«Observe el comportamiento del voltaje colector-emisor (V_{CE}) durante el apagado e identifique el valor del pico de sobretensión causado por las inductancias parásitas. ¿Cómo varía este pico de voltaje al comparar los modelos con y sin diodo de marcha libre integrado?»*

Respuesta Cuantitativa: Con $L_\sigma = 25$ nH, el pico inductivo alcanzó 442.36 V a 50 A (+42.36 V sobre el bus) y 445.98 V a 75 A (+45.98 V). El cálculo analítico $V_{L\sigma} = L_\sigma \cdot |di/dt|_{\text{máx}}$ predice 41.74 V (50 A) y 45.45 V (75 A), reproduciendo más del 98 % del sobreimpulso simulado, lo cual respalda la contribución dominante de la inductancia parásita de lazo sin constituir por sí sola una demostración exhaustiva de la totalidad del balance de tensiones. Al comparar los modelos discretos y co-pack (`FGW50XS65` vs `FGW50XS65C`), el pico de sobretensión resultó virtualmente indistinguible (442.36 V con diferencias menores a 0.01 V).

Justificación Física: En el circuito DPT de lado bajo, el diodo co-pack está polarizado en inversa ($V_C > 0 \implies V_{AK} < 0$) y no conduce corriente directa; la libre circulación la realiza el diodo superior D_1. En topologías de puente, este diodo asume el retorno reactivo, disipando pérdidas de conducción ($P_{\text{cond}} \approx V_F \cdot I_D$) e incrementando las pérdidas de encendido (E_{on}) de la rama por recuperación inversa (Q_{rr}).

8.6. Pregunta 4.6: Efecto de duplicar la resistencia de compuerta (R_G)

Enunciado: *«Analice la relación entre la resistencia de compuerta (R_G) utilizada y el tiempo de retardo medido. Según sus resultados, ¿qué impacto tendría duplicar el valor de R_G sobre las pérdidas por conmutación y la velocidad de respuesta del dispositivo?»*

Respuesta Cuantitativa: Al duplicar R_G de 10 Ω a 20 Ω en el `FGW50XS65C`:

1. **Velocidad de respuesta:** En post-procesamiento con umbral dinámico de V_{GE}, el retardo $t_{d(\text{off})}$ aumenta de 231.09 ns a 361.60 ns (+56.5 %) (+60.4 % bajo `.meas` con umbral fijo de 13.5 V), mientras que el tiempo de caída t_f se ensancha de 31.38 ns a 57.27 ns (+82.5 %).
2. **Sobretensión:** La menor tasa de corte ($|di/dt|_{\max}$ cae −38.9 %) reduce la sobretensión de +42.36 V a +25.94 V (−38.8 %).
3. **Pérdidas de conmutación:** Las pérdidas E_{off} se incrementan en +70.5 % (1066.98 μJ → 1818.73 μJ).

9. Referencias Bibliográficas

1. **Adanaqué Infante, L.** (2026). *Laboratorio Dirigido Nro. 03: IGBTs*. Guía de laboratorio de Microelectrónica y Sistemas Nanoelectrónicos, FIEE, Universidad Nacional Mayor de San Marcos (UNMSM).
2. **International Rectifier.** (1998). *IRGBC20S: Standard Speed IGBT ($V_{CES} = 600\ V, I_C = 19\ A$)*. Hoja de datos Farnell Document 68617.
3. **Fuji Electric Co., Ltd.** (2020). *FGW50XS65 / FGW50XS65C: 650V / 50A Trench Field-Stop IGBT (Serie X de 7.ª generación)*. Hoja de datos y librería de macromodelos SPICE.
4. **Fuji Electric Co., Ltd.** (2020). *FGW75XS65 / FGW75XS65C: 650V / 75A Trench Field-Stop IGBT (Serie X de 7.ª generación)*. Hoja de datos y librería de macromodelos SPICE.
5. **Duncan, S.** (1995). *SPICE Macromodels for Insulated Gate Bipolar Transistors (NIGBT & PIGBT)*. Duncan's Amp Pages.
6. **Baliga, B. J.** (2015). *The IGBT Device: Physics, Design and Applications of the Insulated Gate Bipolar Transistor*. William Andrew Publishing / Elsevier, Oxford, UK.
7. **International Electrotechnical Commission.** (2019). *IEC 60747-9: Semiconductor devices - Discrete devices - Part 9: Insulated-gate bipolar transistors (IGBTs)*. Standard Measurement Methods.