MICROELECTRÓNICA

Ejercicios resueltos: Lógica CMOS Dinámica

MsC. Luz Adanaqué Infante

19 de septiembre de 2026

Datos de la tecnología (0,35 µm)

Salvo indicación contraria, en todos los ejercicios se emplean los siguientes valores de referencia:

- $V_{DD} = 3{,}3\,\text{V}$, $V_{Tn} = 0{,}5\,\text{V}$, $|V_{Tp}| = 0{,}6\,\text{V}$.
- Resistencia equivalente de un transistor unitario ($W/L = 1$): $R_{eq,n} = 13\,\text{k}\Omega$ y $R_{eq,p} = 31\,\text{k}\Omega$.
- Modelo de retardo por resistencia equivalente: $t_p = 0{,}69\,R_{eq}\,C$.
- S_n y S_p denotan el factor de escala (W/L) de NMOS y PMOS respecto del transistor unitario. Se desprecia el efecto cuerpo salvo que se pida lo contrario.

Ejercicio 1 — Diseño y dimensionamiento de una compuerta dominó

Enunciado

Se desea implementar la función lógica

$$f = A\,(B + C) + D$$

a) Dibuje la implementación en **lógica dinámica de una etapa** (con transistor de pie M_e) y en **lógica dominó**. Indique qué señal entrega cada nodo de salida y cuántos transistores requiere cada alternativa. Compare con la realización CMOS estática.

b) Construya una tabla que describa el estado del nodo dinámico X y de la salida f en las fases de precarga y evaluación para las combinaciones de entrada $ABCD = 0000$, 1100, 0110 y 0001.

c) Dimensione los transistores de la PDN (incluido M_e) de manera que, en el *peor caso*, la red de descarga tenga la misma resistencia equivalente que un NMOS unitario. El transistor de precarga tiene $S_p = 2$.

d) Explique por qué las entradas de la compuerta dominó sólo pueden realizar transiciones $0 \to 1$ durante la fase de evaluación y qué ocurriría con la entrada D si ésta hiciera una transición $1 \to 0$ a mitad de dicha fase.




Figura 1: Compuerta dinámica de una etapa (nodo X) y compuerta dominó (nodo f) para $f = A(B + C) + D$.

Ejercicio 2 — Compartición de carga (*charge sharing*)

Enunciado

La Figura 2 muestra una compuerta NAND-2 dinámica con pie. La capacidad del nodo de salida es $C_L = 100\,\text{fF}$ y las capacidades parásitas de los nodos internos son C_a (nodo X) y $C_b = 20\,\text{fF}$. Durante la precarga todas las entradas están en 0, de modo que C_a y C_b están descargadas. En la evaluación B permanece en 0 y A realiza una transición $0 \to 1$. La salida *Out* ataca un inversor estático simétrico con $V_M = V_{DD}/2$.

a) Determine la condición frontera C_a/C_L que separa los dos regímenes de compartición de carga y evalúela numéricamente.

b) Calcule la caída ΔV_{out} y el valor final de *Out* para $C_a = 15\,\text{fF}$ y para $C_a = 30\,\text{fF}$.

c) ¿Interviene C_b en el fenómeno? Justifique. ¿Qué ocurriría si, además, B hiciera $0 \to 1$ con $A = 1$?

d) Para $C_a = 30\,\text{fF}$ calcule el margen de ruido alto NM_H que le queda al inversor de salida, compárelo con el de la compuerta sin compartición, y proponga dos medidas de diseño para mitigar el problema.




Figura 2: NAND-2 dinámica con capacidades parásitas internas.

Ejercicio 3 — Cascada, temporización y potencia

Enunciado

a) Dos inversores dinámicos con pie se conectan directamente en cascada (Figura 3, sin inversores estáticos). Durante la evaluación la entrada In realiza una transición $0 \rightarrow 1$. Trace cualitativamente las formas de onda de CLK, In, Out_1 y Out_2, explique el mecanismo de fallo y cómo lo corrige la lógica dominó.

b) Una NAND-4 dinámica (cuatro NMOS de entrada más M_e, todos con $S_n = 5$; M_p con $S_p = 2$) carga $C_L = 20\,\text{fF}$. Estime con el método de la resistencia equivalente el tiempo de descarga t_{pHL} y el tiempo de precarga t_{pre}. Suponiendo un reloj de ciclo de trabajo 50 % y exigiendo que cada fase dure al menos $3\,t_p$ (asentamiento), determine la frecuencia máxima de reloj.

c) Compare la potencia dinámica de una NOR-2 dinámica y de una NOR-2 estática, ambas con $C_L = 50\,\text{fF}$ y entradas equiprobables e independientes, cuando el reloj es de $f_{CLK} = 500\,\text{MHz}$ y las entradas cambian, en promedio, una vez por ciclo. Exprese el factor de actividad α de cada caso y comente el resultado.




Figura 3: Cascada directa de compuertas dinámicas y formas de onda resultantes.

Referencias: Rabaey, Chandrakasan & Nikolić, *Digital Integrated Circuits*, cap. 6; Uyemura, *CMOS Logic Circuit Design*; material de clase "Lógica CMOS Dinámica", MsC. L. Adanaqué.