

Laboratorio N.º 2

Lógica CMOS Dinámica: Dominó, Compartición de Carga, Keepers y Operación NTV

14 de septiembre de 2026

1. Presentación

En el laboratorio anterior caracterizaron la lógica CMOS estática: robusta, sin restricciones de temporización, pero con $2N$ transistores por función y una PUN que carga cada entrada con la mitad de la capacitancia total. La lógica **dinámica** rompe ese compromiso: reemplaza la PUN por un único transistor de precarga y almacena temporalmente el estado en la capacitancia parásita de un nodo. El precio es que el circuito deja de ser una función de sus entradas y pasa a ser una función de sus entradas **y del tiempo**: fugas, compartición de carga, acoplamiento capacitivo y reglas de monotonicidad determinan si la compuerta funciona o no.

En este laboratorio no se verifica el funcionamiento de los circuitos: van a **hacerlos fallar** de cinco maneras distintas, cuantificar cada mecanismo contra la teoría y diseñar la mitigación correspondiente. Trabajaremos principalmente con el nodo **PTM 45 nm HP** ($V_{DD} = 1,0\text{ V}$) y usaremos **45 nm LP** y **130 nm** para comparaciones de fugas y escalado. El nodo de $0,35\text{ }\mu\text{m} / 3,3\text{ V}$ de las clases de teoría sigue siendo la referencia conceptual; aquí verán por qué en nodos sub-100 nm la lógica dinámica se vuelve delicada.

2. Objetivos

Al finalizar, el estudiante será capaz de:

1. Describir las fases de precarga y evaluación y explicar por qué la salida de una compuerta dinámica solo puede realizar una transición $1 \rightarrow 0$ durante la evaluación.
2. Medir y explicar la asimetría entre t_{pHL} y t_{pLH} en compuertas dinámicas y compararla con la estática equivalente.
3. Cuantificar la **compartición de carga** en una PDN serie, predecirla analíticamente y validarla en simulación.
4. Dimensionar un **keeper** como compromiso entre retención (fugas) y contención (velocidad), en HP y LP y a varias temperaturas.
5. Demostrar experimentalmente la **regla de monotonicidad** de la lógica dominó y la necesidad del inversor estático de salida.
6. Evaluar el impacto del **skew de reloj** en cascadas dominó con y sin *footer*.
7. Determinar la **frecuencia mínima de reloj** y la **tensión mínima de operación** de un bloque dominó y argumentar la viabilidad de la lógica dinámica en régimen NTV (near threshold voltage).

3. Marco teórico

3.1. Compuerta dinámica básica (*n*-type, footed) y dominó

- **CLK = 0 (precarga):** M_p conduce, M_f corta $\Rightarrow$ OUT_{dyn} se carga a V_{DD} sin importar las entradas.
- **CLK = 1 (evaluación):** M_p corta, M_f conduce $\Rightarrow$ si la PDN encuentra camino a tierra, OUT_{dyn} se descarga; si no, **flota** en V_{DD} .

La palabra clave es *flota*. Un nodo flotante es una memoria analógica de unos pocos fF que cualquier corriente parásita puede corromper.




Figura 1: Compuerta dinámica n -type con *footer* M_f , inversor estático de salida (configuración dominó) y *keeper* M_k (en coral, opcional). El nodo dinámico **flota** durante la evaluación si la PDN no conduce.




Figura 2: Diagrama de fases. El nodo dinámico solo puede caer durante la evaluación; en precarga se recupera independientemente de las entradas. Con PDN abierta, el nodo flotante se degrada por fugas (trazo discontinuo).

Dominó. Añadir un inversor estático a la salida dinámica (Fig. 1) produce una compuerta **no inversora** cuya salida es monótonamente creciente ($0 \rightarrow 1$) durante la evaluación. Como las entradas de una compuerta dominó también deben ser monótonamente crecientes en evaluación (una entrada que cae tras haber descargado el nodo no puede recargarlo), las salidas dominó pueden alimentar directamente otras compuertas dominó: el efecto “dominó” en cascada. Solo se pueden implementar funciones **no inversoras**; la inversión se obtiene con lógica dual (NP-domino / *zipper*) o reorganizando la lógica.

3.2. Mecanismos de degradación del nodo dinámico

Mecanismo	Causa	Efecto sobre V_{OUT} (nodo en “1” flotante)
Fugas subumbral y de compuerta	I_{off} de la PDN y del footer	Caída lenta, exponencial con T y con V_{th}
Compartición de carga	Nodos internos de la PDN a 0 V se conectan a C_L	Caída instantánea $\Delta V = V_{DD} C_a / (C_a + C_L)$
Acoplamiento capacitivo	Transiciones en nodos vecinos / C_{gd} de M_p	Glitches de amplitud $\propto C_c / (C_c + C_L)$
Clock feedthrough	Flanco de CLK inyecta carga vía $C_{gd}(M_p)$	Sobreimpulso al final de precarga, subimpulso al inicio de evaluación
Efecto cuerpo	$V_{SB} > 0$ en transistores apilados	Reduce corriente de evaluación; retarda t_{pHL}

3.3. Keeper

Un PMOS débil realimentado desde la salida del inversor mantiene OUT_{dyn} en V_{DD} mientras la PDN no evalúa. Debe ser suficientemente **fuerte** para compensar I_{leak} y la compartición de carga, y suficientemente **débil** para que la PDN lo venza rápidamente cuando debe descargar (contención). El *ratio* de contención se cuantifica típicamente como $(W/L)_{kp} / (W/L)_{PDN,eq} \approx 0,1-0,2$ en HP; en NTV este compromiso se cierra y puede no existir solución.

3.4. Escala de tiempo y escala de tensión

- **Frecuencia mínima de reloj:** $f_{min} \approx 1/(2 t_{hold})$, donde t_{hold} es el tiempo que el nodo tarda en caer por debajo de V_M del inversor de salida. Sin keeper, $t_{hold} \sim C_L \Delta V_{max} / I_{leak}$.
- **NTV:** al bajar V_{DD} hacia V_{th} , I_{on} cae exponencialmente pero I_{off} cae mucho menos $\Rightarrow I_{on}/I_{off}$ se desploma $\Rightarrow t_{hold}$ y t_{eval} se cruzan.

Bibliografía obligatoria: Rabaey, Chandrakasan & Nikolić, *Digital Integrated Circuits*, cap. 6.3; Uyemura, *Introduction to VLSI Circuits and Systems*, cap. 9; Sze & Lee, *Semiconductor Devices*, 3.^a ed., cap. 6 (subumbral).

4. Preparación del entorno (obligatorio antes de la sesión)

4.1. Librerías PTM

En el Classroom están 45nm_HP.pm, 45nm_LP.pm, 130nm_bulk.pm, 65nm_bulk.pm, etc.

Dos advertencias críticas

Todas las tarjetas PTM definen sus modelos como nmos y pmos. Si incluyen dos librerías en el mismo esquemático, la última sobrescribe silenciosamente a la primera. Como compararemos HP vs LP en la misma simulación, es **obligatorio renombrar los modelos**:

```
sed -e 's/^\.model_\_\_nmos_\_\_nmos/\.model_\_\_nmos_45hp_\_\_nmos/' \
    -e 's/^\.model_\_\_pmos_\_\_pmos/\.model_\_\_pmos_45hp_\_\_pmos/' 45nm_HP.pm > ptm45hp.lib
sed -e 's/^\.model_\_\_nmos_\_\_nmos/\.model_\_\_nmos_45lp_\_\_nmos/' \
    -e 's/^\.model_\_\_pmos_\_\_pmos/\.model_\_\_pmos_45lp_\_\_pmos/' 45nm_LP.pm > ptm45lp.lib
sed -e 's/^\.model_\_\_nmos_\_\_nmos/\.model_\_\_nmos_130_\_\_nmos/' \
    -e 's/^\.model_\_\_pmos_\_\_pmos/\.model_\_\_pmos_130_\_\_pmos/' 130nm_bulk.pm > ptm130.lib
grep "^\.model" ptm45hp.lib ptm45lp.lib ptm130.lib # deben aparecer 6 modelos distintos
```

4.2. Parámetros de referencia extraídos de las tarjetas PTM

Parámetro	45 nm HP	45 nm LP	130 nm bulk
V_{DD} nominal	1,0 V	1,1 V	1,3 V
V_{th0} NMOS	0,469 V	0,623 V	0,378 V
V_{th0} PMOS	-0,492 V	-0,587 V	-0,321 V
t_{oxe} NMOS	1,25 nm	1,80 nm	2,25 nm
μ_0 NMOS ($\text{m}^2/\text{V}\cdot\text{s}$)	0,054	0,049	0,059
μ_0 PMOS ($\text{m}^2/\text{V}\cdot\text{s}$)	0,020	0,021	0,0084
v_{sat} NMOS (m/s)	$1,7 \times 10^5$	$1,3 \times 10^5$	$1,0 \times 10^5$
nfactor NMOS	2,22	1,60	1,50
L mínima a usar	45 nm	45 nm	130 nm

Nota

El HP tiene V_{th} **menor** y t_{ox} **más delgado** que el LP: más corriente de encendido, pero fugas subumbral y de compuerta órdenes de magnitud mayores. Ese es el eje de toda la Actividad 3.

4.3. Encabezado común de netlist

```
* ---- Encabezado comun Lab 2 ----
.include ptm45hp.lib
.include ptm45lp.lib
.include ptm130.lib
.param VDD=1.0
.param Ln=45n Wn=90n Wp=135n      ; W minimo 2L; PMOS 1.5x por movilidad
.param Wkp=45n                     ; keeper (se barre en Act. 3)
.param CL=2f                       ; carga externa en nodo dinamico
.param Tclk=2n                     ; 500 MHz por defecto
.temp 27
.options gmin=1e-15 abstol=1e-14 reltol=1e-4 method=gear
Vdd vdd 0 {VDD}
```

gmin y abstol

Los valores por defecto de LTspice ($1\text{e-}12$ / $1\text{e-}12$) introducen una conductancia parásita a tierra de 1 pS en cada nodo, comparable a las fugas que queremos medir en 45 nm LP. Si no los ajustan, medirán el simulador y no el transistor.

5. Actividad 1 — NAND3 dinámica footed: fases, asimetría y consumo

```
* NAND3 dinamica footed, 45nm HP
Vclk clk 0 PULSE(0 {VDD} 0 20p 20p {Tclk/2} {Tclk})
Va a 0 PULSE(0 {VDD} {Tclk*0.55} 20p 20p {Tclk*1.9} {Tclk*4})
Vb b 0 {VDD}
Vc c 0 {VDD}
Mp dyn clk vdd vdd pmos_45hp W={Wp} L={Ln}
M1 n1 a dyn 0 nmos_45hp W={Wn*3} L={Ln}
M2 n2 b n1 0 nmos_45hp W={Wn*3} L={Ln}
M3 n3 c n2 0 nmos_45hp W={Wn*3} L={Ln}
Mf 0 clk n3 0 nmos_45hp W={Wn*3} L={Ln}
CL dyn 0 {CL}
* Inversor de salida (domino)
Mpi out dyn vdd vdd pmos_45hp W={Wp} L={Ln}
Mni out dyn 0 0 nmos_45hp W={Wn} L={Ln}
Cout out 0 1f
```




Figura 3: NAND3 dinámica footed con inversor dominó. Los nodos internos n_1 , n_2 , n_3 serán el foco de la Actividad 2.

```
.tran 0 {Tclk*8} 0 5p
.meas TRAN tpHL_dyn TRIG V(clk) VAL={VDD/2} RISE=2 TARG V(dyn) VAL={VDD/2} FALL=1
.meas TRAN tpLH_dyn TRIG V(clk) VAL={VDD/2} FALL=2 TARG V(dyn) VAL={VDD/2} RISE=1
.meas TRAN Pavg AVG -I(Vdd)*V(vdd) FROM={Tclk*2} TO={Tclk*8}
```

Nota

A cambia **en mitad de la evaluación** (retardo $0,55 T_{clk}$). Es intencional: primera pista sobre la regla de monotonidad de la Actividad 4.

Tareas

1. Simulen y capturen en una sola gráfica $V(\text{clk})$, $V(a)$, $V(\text{dyn})$, $V(\text{out})$. Identifiquen las fases y anoten cuándo el nodo dinámico está **flotando**.
2. Registren t_{pHL} (evaluación) y t_{pLH} (precarga). Expliquen por qué t_{pLH} “no cuenta” como retardo lógico en dominó y qué restricción impone sobre el ciclo de reloj.
3. Construyan la NAND3 **estática** equivalente (misma W en PDN, PUN con 3 PMOS de $W = W_p$) y completen:

Métrica	Dinámica	Estática	Cociente
N.º transistores			
t_{pHL}			
t_{pLH}			
$C_{in}(A)$			
P_{avg} @ 500 MHz, A conmutando			
P_{avg} @ 500 MHz, entradas fijas en 1			

4. La última fila es la trampa: con entradas fijas en 1, la estática no consume potencia dinámica, pero la dinámica sí. Calculen $P = \alpha C_{dyn} V_{DD}^2 f$ con $\alpha = 1$ y comparen con la medida. Expliquen la diferencia.
5. Cambien V_c a 0 {VDD} por V_c a 0 0 (PDN abierta). Simulen con $T_{clk}=2n$ y luego con

Tclk=400n y .tran 0 200n. ¿Qué le pasa a $V(\text{dyn})$ en el segundo caso? Es el punto de partida de la Actividad 3.

6. Actividad 2 — Compartición de carga: predicción, medición y mitigación

6.1. Motivación

En la PDN serie de la Fig. 3 hay tres nodos internos. Si en un ciclo previo la PDN descargó completamente, n_1, n_2, n_3 quedan en 0 V. Si en el ciclo siguiente solo se activan los transistores superiores ($A = 1, B = 1, C = 0$), la carga de C_L se reparte con las capacitancias parásitas de n_1 y n_2 aunque **no exista camino a tierra**.




Figura 4: (a) Compartición de carga: con $A = B = 1, C = 0$, C_L se reparte con $C_{n1} + C_{n2}$ sin que exista camino a tierra. (b) Mitigación: PMOS de precarga en los nodos internos. La Actividad 2 pide además reordenar la PDN y añadir keeper.

6.2. Predicción analítica (antes de simular)

Estimen $C_a \equiv C_{n1} + C_{n2}$ con las capacitancias de difusión de M_1, M_2, M_3 : $C_j W L_{diff} + C_{jsw}(W + 2L_{diff})$, con $L_{diff} = 90 \text{ nm}$; extraigan $cj, cjsw$ de `ptm45hp.lib` (si no aparecen, usen los valores por defecto BSIM4 y declaren la suposición). Calculen

$$\Delta V_{pred} = V_{DD} \frac{C_a}{C_a + C_L}, \quad C_L = 2 \text{ fF} + C_{gd}(M_p) + C_g(\text{inversor}),$$

y respondan: ¿ ΔV_{pred} supera el margen de ruido del inversor de salida ($V_{DD} - V_M - NM$)? Si sí, la compuerta **falla lógicamente** sin ninguna fuga.

6.3. Netlist de peor caso

```
* Charge sharing peor caso: ciclo 1 descarga completa, ciclo 2 solo A y B
Vclk clk 0 PULSE(0 {VDD} 0 20p 20p {Tclk/2} {Tclk})
Va a 0 {VDD}
Vb b 0 {VDD}
Vc c 0 PWL(0 {VDD} {Tclk*1.45} {VDD} {Tclk*1.5} 0)
```

```
.param Ad={Wn*3*90n} Pd={Wn*3+180n}
Mp  dyn clk vdd vdd pmos_45hp W={Wp} L={Ln}
M1  n1  a  dyn 0  nmos_45hp W={Wn*3} L={Ln} AS={Ad} AD={Ad} PS={Pd} PD={Pd}
M2  n2  b  n1  0  nmos_45hp W={Wn*3} L={Ln} AS={Ad} AD={Ad} PS={Pd} PD={Pd}
M3  n3  c  n2  0  nmos_45hp W={Wn*3} L={Ln} AS={Ad} AD={Ad} PS={Pd} PD={Pd}
Mf  0   clk n3  0  nmos_45hp W={Wn*3} L={Ln} AS={Ad} AD={Ad} PS={Pd} PD={Pd}
CL  dyn 0 {CL}
Mpi  out dyn vdd vdd pmos_45hp W={Wp} L={Ln}
Mni  out dyn 0  0  nmos_45hp W={Wn} L={Ln}
.tran 0 {Tclk*3} 0 2p
.meas TRAN Vdyn_min FIND V(dyn) AT={Tclk*1.95}
.meas TRAN dV PARAM {VDD}-Vdyn_min
```

Error clásico

Los parámetros AS/AD/PS/PD hacen aparecer las capacitancias de difusión en BSIM4. Sin ellos, n_1 y n_2 tendrían capacitancia casi nula y **no observarían compartición de carga**: la simulación “demostraría” que un problema no existe porque se olvidó modelarlo.

Tareas

1. Simulen. Midan ΔV en el ciclo 2. Comparen con ΔV_{pred} y expliquen la discrepancia (pista: el reparto se detiene cuando V_{GS} de M_2 cae a V_{th} ; la fórmula de reparto puro sobrestima).
2. `.step param CL list 0.5f 1f 2f 4f`. Grafiquen ΔV vs C_L y superpongan la curva teórica. ¿En qué rango $V(out)$ supera V_M durante la evaluación (salida errónea)?
3. **Mitigación 1 — precarga de nodos internos** (Fig. 4b). Repitan la medición. ¿Cuánto cuesta en capacitancia de reloj y área? ¿Por qué no se precarga n_3 ?
4. **Mitigación 2 — reordenar la PDN**: coloquen la entrada que **llega tarde** (C) más cerca del nodo dinámico. Repitan con C alto y A bajo. ¿Por qué el orden de apilamiento es decisión de diseño en dominó y no en estática?
5. **Mitigación 3 — keeper** de $W = 45$ nm. ¿Recupera el nodo? ¿Cuánto tarda?

7. Actividad 3 — Fugas y dimensionamiento del keeper (HP vs LP, 27 °C vs 85 °C)

Aquí el reloj se **detiene en evaluación** (*clock gating*) durante 1 μ s con la PDN abierta: exactamente lo que ocurre cuando el reloj se apaga para ahorrar energía, y exactamente lo que la lógica dinámica no soporta sin keeper.

```
* Retencion del nodo dinamico con reloj detenido en evaluacion
.param Tstop=1u
Vclk clk 0 PWL(0 0 0.5n 0 0.52n {VDD} {Tstop} {VDD})
Va a 0 0
Vb b 0 0
Vc c 0 0
Mp  dyn clk vdd vdd pmos_45hp W={Wp} L={Ln}
M1  n1  a  dyn 0  nmos_45hp W={Wn*3} L={Ln}
M2  n2  b  n1  0  nmos_45hp W={Wn*3} L={Ln}
M3  n3  c  n2  0  nmos_45hp W={Wn*3} L={Ln}
Mf  0   clk n3  0  nmos_45hp W={Wn*3} L={Ln}
CL  dyn 0 {CL}
Mpi  out dyn vdd vdd pmos_45hp W={Wp} L={Ln}
Mni  out dyn 0  0  nmos_45hp W={Wn} L={Ln}
Mk  dyn out vdd vdd pmos_45hp W={Wkp} L={Ln} ; KEEPER
.step param Wkp list 1n 22n 45n 90n 180n
.tran 0 {Tstop} 0 1n
.meas TRAN Vdyn_end FIND V(dyn) AT={Tstop}
.meas TRAN t_hold WHEN V(dyn)={VDD/2} FALL=1
```




Figura 5: Escenario de retención: reloj detenido en evaluación, PDN abierta. El keeper debe reponer I_{leak} sin frenar la evaluación cuando la PDN sí conduce (contención).

Nota

$W_{kp} = 0$ no es válido en BSIM4; `1n` es una aproximación numérica de “ausente”. Alternativa: duplicar el netlist sin M_k . Indiquen cuál eligieron y por qué.

Tareas

- Versión HP a 27 °C. Para cada W_{kp} registren V_{dyn} final y t_{hold} . Para $W_{kp} \rightarrow 0$ midan la pendiente inicial dV/dt y calculen $I_{leak,tot} = C_{nodo} dV/dt$. Descompongan: subumbral de M_1 ($V_{GS} = 0$, $V_{DS} \approx V_{DD}$), fuga de compuerta de M_p/M_k , GIDL. Aíslenlo con un `.dc` de un transistor solo.
- Repitan con `.temp 85`. Cuantifiquen el factor de aumento de I_{leak} y compárenlo con $I_{sub} \propto (kT/q)^2 \exp[-V_{th}/(n kT/q)]$, $V_{th}(T) \approx V_{th0} - 1 \text{ mV/C } (T - 27)$. ¿Qué término domina?
- Repitan con `nmos_45lp/pmos_45lp`, $V_{DD} = 1,1 \text{ V}$, y con 130 nm a 1,3 V. Completen:

Tecnología / T	I_{leak} (nA)	t_{hold} sin keeper	$W_{kp,min}$ para $V_{dyn}(1 \mu s) > 0,9V_{DD}$
45 HP / 27 °C			
45 HP / 85 °C			
45 LP / 27 °C			
45 LP / 85 °C			
130 nm / 27 °C			

- Contención.** Con $W_{kp,min}$ de HP/85 °C, vuelvan a la Actividad 1 (entradas en 1) y grafiquen t_{pHL} vs W_{kp} . Definan $r = (W/L)_{kp}/(W/L)_{PDN,eq}$ con $(W/L)_{PDN,eq} = (W/L)_n/4$ y marquen dónde t_{pHL} se degrada 10 %.
- Pregunta de diseño:** ¿existe W_{kp} que cumpla retención $> 0,9V_{DD}$ a 1 $\mu s/85^\circ\text{C}$ y degradación $< 10 \%$ en HP? ¿Y en LP? Si no, propongan y simulen un **keeper condicional** (controlado por CLK retardado con 3 inversores) y demuestren que abre la ventana.

8. Actividad 4 — Regla de monotonicidad, cascada dominó y skew de reloj

8.1. Violación de la regla




Figura 6: Cascada de dos NAND2 dinámicas. (a) Conexión directa $\text{dyn1} \rightarrow \text{etapa 2}$ (violación de monotonicidad): durante la precarga $\text{dyn1} = 1$ y descarga parcialmente dyn2 antes de que la etapa 1 evalúe. (b) Con el inversor estático (dominó) la entrada de la etapa 2 es monótona creciente. En el netlist se simula una configuración a la vez.

```
* Etapa 1: NAND2 dinamica, a=b=1 -> dyn1 cae a 0 en evaluacion
Vclk clk 0 PULSE(0 {VDD} 0 20p 20p {Tclk/2} {Tclk})
Va a 0 {VDD}
Vb b 0 {VDD}
Vx x 0 {VDD}
Mp1 dyn1 clk vdd vdd pmos_45hp W={Wp} L={Ln}
M11 m1 a dyn1 0 nmos_45hp W={Wn*2} L={Ln}
M12 m2 b m1 0 nmos_45hp W={Wn*2} L={Ln}
Mf1 0 clk m2 0 nmos_45hp W={Wn*2} L={Ln}
C1 dyn1 0 {CL}

* Etapa 2: alimentada DIRECTAMENTE por dyn1 (violacion)
Mp2 dyn2 clk vdd vdd pmos_45hp W={Wp} L={Ln}
M21 k1 dyn1 dyn2 0 nmos_45hp W={Wn*2} L={Ln}
M22 k2 x k1 0 nmos_45hp W={Wn*2} L={Ln}
Mf2 0 clk k2 0 nmos_45hp W={Wn*2} L={Ln}
C2 dyn2 0 {CL}

.tran 0 {Tclk*4} 0 2p
.meas TRAN Vdyn2_min MIN V(dyn2) FROM={Tclk*1.5} T0={Tclk*2}
```

Tareas

1. Lógicamente $\text{dyn2} = \overline{\text{dyn1}} \cdot \overline{X} = \overline{0} \cdot \overline{1} = 1$. Simulen y midan $V(\text{dyn2})$ al final de la evaluación. Expliquen con la forma de onda de dyn1 por qué dyn2 se descarga aunque la lógica diga que no debe. ¿Es recuperable dentro del mismo ciclo?
2. Inserten el inversor estático (Fig. 6b) y demuestren que el error desaparece. Justifiquen por qué la entrada de la etapa 2 es ahora monótona creciente en evaluación.
3. Sustituyan X por un pulso que **cae** en mitad de la evaluación. Aunque ahora es dominó “correcto”, falla. Expliquen por qué la regla aplica a **todas** las entradas y qué implica para los flip-flops que alimentan un bloque dominó (relacionen con el TGFF del examen).




Figura 7: Cascada dominó de tres etapas. En la versión *unfooted* las etapas 2 y 3 eliminan el transistor de evaluación; CLK' y CLK'' están desplazados T_{skew} respecto a CLK. Con skew, la etapa i puede entrar en precarga mientras la etapa $i - 1$ aún tiene salida en 1: corriente de cortocircuito.

8.2. Footed vs unfooted con skew de reloj

Tareas

1. **Footed:** generen CLK' con una fuente PULSE desplazada T_{skew} y usen `.step param Tskew list -50p 0 50p 100p 200p`. Midan la salida final y el retardo total. ¿Es sensible al skew? ¿En qué dirección?
2. **Unfooted:** eliminen M_f en las etapas 2 y 3. Repitan el barrido. Registren la corriente de cortocircuito pico durante la precarga (`.meas TRAN Ipk MAX I(Vdd)`) y si la salida es correcta para cada T_{skew} .
3. Cuantifiquen el ahorro de retardo del unfooted en $T_{skew} = 0$ y su costo en corriente de precarga cuando $T_{skew} > 0$. Concluyan bajo qué condición de temporización es admisible quitar el footer (Rabaey lo enuncia; ustedes deben **verificarlo** con números).

9. Actividad 5 — Clock feedthrough, frecuencia mínima y régimen NTV

9.1. Clock feedthrough




Figura 8: Clock feedthrough: el flanco de CLK inyecta carga en el nodo flotante a través de $C_{gd}(M_p)$. El sobreimpulso positivo es recortado por el diodo drenador-sustrato D_{DB} ; el subimpulso al inicio de la evaluación no tiene recorte.

Tareas

Con la Actividad 1, PDN abierta, $C_L = 0,5 \text{ fF}$ y flancos de reloj de 5 ps :

1. Midan sobreimpulso y subimpulso de $V(\text{dyn})$. Relacionen la amplitud con $C_{gd}/(C_{gd} + C_L)$; estimen C_{gd} desde `cgdo` o con un `.ac` del PMOS.
2. ¿Qué limita el sobreimpulso positivo? ¿Puede el keeper corregir el subimpulso durante la evaluación?


9.2. Barrido de tensión hacia NTV

Figura 9: Ventana de frecuencia de un bloque dominó vs V_{DD} (esquema cualitativo que la Actividad 5 debe reproducir con datos). Por debajo de $V_{DD,min}$ el nodo se descarga por fugas casi tan rápido como por evaluación y no existe reloj que funcione.

Tareas

Con los netlists de las Actividades 1 y 3 (HP), `.step param VDD list 1.0 0.8 0.6 0.5 0.45 0.4 0.35`:

1. Midan t_{eval} (entradas en 1, sin keeper) y t_{hold} (PDN abierta, sin keeper, hasta $V_{DD}/2$). Grafíquenlos vs V_{DD} en escala log. Marquen el cruce $t_{hold} \approx 10 t_{eval}$.
2. Calculen f_{max} y f_{min} para cada V_{DD} y reproduzcan la Fig. 9 con datos. ¿A qué V_{DD} se cierra la ventana?
3. Repitan con keeper $W_{kp} = 45 \text{ nm}$ y 90 nm . ¿El keeper reabre la ventana o la cierra desde el otro lado por contención (verifíquenlo: a V_{DD} baja, ¿cómo escalan I_{kp} e I_{PDN} relativo a sus $|V_{th}|$)?
4. Repitan con `nmos_451p`. Con $V_{th} \approx 0,62 \text{ V}$, a $V_{DD} = 0,5 \text{ V}$ la compuerta está en subumbral. ¿Es peor o mejor que HP en NTV? Argumenten con I_{on}/I_{off} medido.
5. **Conclusión obligatoria (máx. 10 líneas):** ¿es viable la lógica dominó en NTV? ¿Bajo qué condiciones (tecnología, T , keeper, frecuencia) y cuál es el costo respecto a la lógica estática del laboratorio anterior?

10. Actividad 6 (opcional, +2 puntos) — NP-domino (zipper)

Implementen $F = (A \cdot B + C) \cdot \bar{D}$ según la Fig. 10. Demuestren funcionamiento correcto, midan retardo total y compárenlo con dos etapas n -domino + inversor. Discutan por qué la etapa p es más lenta y qué implica para el balance de fases del reloj.




Figura 10: NP-domino: una etapa n (precarga a 1, PDN) alimenta directamente una etapa p (precarga a 0, PUN, reloj invertido). La etapa p acepta entradas monótonas *decrecientes*, por lo que no necesita inversor intermedio y permite implementar la inversión.

11. Preguntas teóricas cortas (máx. 5 líneas cada una)

1. ¿Por qué una compuerta dinámica no puede realizar una transición $0 \rightarrow 1$ en la salida durante la evaluación? ¿Qué componente físico lo impide?
2. Una NAND de N entradas requiere $2N$ transistores en estática y $N + 2$ en dinámica. ¿Por qué la ventaja en **capacitancia de entrada** es aún mayor que la ventaja en número de transistores?
3. Explique por qué el factor de actividad α del nodo dinámico es ~ 1 aunque las entradas no cambien, y qué implica para la potencia en un datapath con baja actividad.
4. Derive $\Delta V = V_{DD} C_a / (C_a + C_L)$. ¿Bajo qué condición sobre V_{th} deja de ser válida y qué expresión la reemplaza?
5. ¿Por qué el orden de apilamiento afecta la compartición de carga en una PDN dinámica pero no la funcionalidad lógica de una PDN estática?
6. Enuncie la regla de monotonicidad de la lógica dominó y explique por qué el inversor de salida la garantiza para la etapa siguiente.
7. ¿Qué funciones **no** pueden implementarse directamente en dominó? Nombre dos técnicas para superar esa limitación.
8. Describa la corriente subumbral: dependencia con V_{GS} , V_{th} , T y el factor n (**nfactor**). ¿Por qué el 45 nm HP tiene **nfactor** mayor que el LP y qué implica?
9. Compare 45 nm HP y LP: ¿cuál es mejor para lógica dinámica y por qué? Considere I_{on} , I_{off} , t_{ox} y fuga de compuerta.
10. Explique el compromiso retención/contención al dimensionar un keeper. ¿Qué es un keeper condicional y qué problema resuelve?
11. ¿Por qué el keeper se realimenta desde la salida del inversor y no desde el propio nodo dinámico?
12. ¿En qué consiste el clock feedthrough y qué elemento del transistor de precarga lo origina? ¿Cómo depende de la pendiente del reloj?
13. ¿Por qué un skew positivo es tolerable en dominó footed y por qué en unfooted genera corriente de cortocircuito?
14. ¿Qué restricción impone la lógica dinámica sobre la **frecuencia mínima** de reloj? ¿Por qué la estática no la tiene?
15. ¿Por qué I_{on}/I_{off} se degrada exponencialmente al reducir V_{DD} hacia V_{th} , y por qué afecta más a la dinámica que a la estática?
16. Un diseñador propone dominó a $V_{DD} = 0,4$ V en 45 nm HP a 85 °C sin keeper. Argumente en tres líneas por qué no funcionará, citando dos mecanismos distintos.
17. ¿Por qué AS/AD/PS/PD son imprescindibles para simular compartición de carga en BSIM4? ¿Qué ocurre si se omiten?
18. ¿Por qué ajustar **gmin** y **abstol** es necesario en esta práctica pero no lo fue en la de lógica estática?

19. Relacione la lógica dominó con el TGFF de Bappy, Zhao y Han (SOCC 2025): ¿qué exige la compuerta dominó a la salida del flip-flop y qué mecanismo del TGFF “imperfecto” podría violarlo?
20. Explique por qué el efecto cuerpo penaliza el retardo de evaluación en PDN apiladas y proponga una modificación de conexión de sustrato que lo mitigue. ¿Es realizable en bulk estándar?

12. Entregables y rúbrica (20 puntos)

- **Informe:** PDF, máx. 20 páginas. Cada figura con título, ejes con unidades y nombre del `.asc` que la genera. Tablas con valores numéricos, no capturas del `.log`.
- **Archivos:** `.zip` con carpetas `act1/...act6/`, los `.lib` renombrados y un `README.txt`.
- **Fecha:** Viernes 25 de setiembre hasta la medianoche.
- **Nota:** El laboratorio es en parejas, no se aceptarán trabajos individuales.

Ítem	Pts	Criterios
Preparación del entorno	1	<code>grep</code> de modelos incluido; justificación de <code>gmin/abstol</code>
Act. 1 — Caracterización y comparación con estática	3	Tabla completa; explicación de $\alpha \approx 1$; formas de onda anotadas
Act. 2 — Compartición de carga	4	Predicción analítica antes de simular; discrepancia explicada; 3 mitigaciones simuladas
Act. 3 — Fugas y keeper	4	Tabla HP/LP/130 nm a dos T ; descomposición de fugas; gráfica de contención; pregunta de diseño razonada
Act. 4 — Monotonidad y skew	3	Violación demostrada y corregida; barrido footed/unfooted con condición numérica
Act. 5 — Feedthrough y NTV	3	Gráfica f_{min}/f_{max} vs V_{DD} ; tensión de cierre; conclusión con I_{on}/I_{off}
Preguntas teóricas (20)	2	0,1 c/u; se penaliza copiar sin reformular
Act. 6 (opcional)	+2	Solo si las 5 anteriores están completas

Penalizaciones: −2 por netlists que no corren tal como se entregan; −1 por figuras sin unidades; −3 por resultados sin el archivo que los genera. El informe se rechaza si no incluye la predicción analítica de la Act. 2.

A. Solución de problemas frecuentes

Síntoma	Causa probable	Solución
Unknown model nmos_45hp	No se renombró el modelo o ruta del <code>.include</code> incorrecta	Verificar con <code>grep</code> ; ruta absoluta
HP y LP dan exactamente lo mismo	Colisión <code>nmos/pmos</code> : un archivo sobrescribió al otro	Renombrar (§4.1); nunca incluir dos <code>.pm</code> originales
No hay compartición de carga	Faltan <code>AS/AD/PS/PD</code> o los nodos internos no partieron de 0 V	Añadir áreas; asegurar ciclo de descarga previo
$V(\text{dyn})$ no cae con reloj detenido	<code>gmin</code> por defecto o simulación muy corta	<code>.options gmin=1e-15; T_{stop} ≥ 1 μs</code> (LP: 10–100 μs)
$V(\text{dyn})$ cae demasiado rápido en LP	<code>abstol/reltol</code> laxos	Revisar <code>.options</code> ; comparar con <code>.dc</code> de I_{off}
Time step too small en barrido de V_{DD}	Convergencia en subumbral	<code>method=trap; reltol=1e-3</code> solo en NTV; R de 1 TΩ al nodo
Keeper $W = 0$ no compila	BSIM4 exige $W > 0$	$W = 1$ nm o eliminar la instancia
Sobreimpulso $> V_{DD}$ desaparece	Diodo D–B del PMOS lo recorta: es físico	Reportarlo (§9.1)
$I(V_{dd})$ con signo invertido	Convención LTspice	Usar <code>-I(Vdd)</code> en <code>.meas</code>
<code>.meas</code> devuelve <code>FAIL'ed</code>	El evento no ocurre en el rango	Revisar <code>FROM/TO</code> ; comprobar visualmente

B. Referencias

1. J. Rabaey, A. Chandrakasan, B. Nikolić, *Digital Integrated Circuits: A Design Perspective*, 2.^a ed., Pearson, cap. 6.
2. J. P. Uyemura, *Introduction to VLSI Circuits and Systems*, Wiley, cap. 9.
3. S. M. Sze, M.-K. Lee, *Semiconductor Devices: Physics and Technology*, 3.^a ed., Wiley, cap. 6.
4. D. Pucknell, K. Eshraghian, *Basic VLSI Design*, 3.^a ed., Prentice Hall.
5. Bappy, Zhao, Han, “Ultra-Low-Power Imperfect Transmission Gate Flip-Flops,” *IEEE SOCC*, 2025.
6. Predictive Technology Model (PTM), Arizona State University — tarjetas BSIM4 45 nm HP/LP, 130 nm bulk.
7. BSIM4 Technical Manual, UC Berkeley — capacitancia de difusión y corriente subumbral.