

MICROELECTRÓNICA


Lógica CMOS Dinámica



MsC. Luz Adanaqué Infante

CONTENIDO DEL CURSO

1. Técnicas de diseño y fabricación.
2. Modelamiento de circuitos integrados.
3. Metodología de Test y verificación.
4. Introducción a los nanomateriales.



SUMARIO

- Principios básicos.
- Velocidad y disipación de potencia en lógica dinámica.
- Problemas en el diseño dinámico.
- Compuertas dinámicas en cascada.
- Lógica dominó.
- np - CMOS.
- Resumen.





TABLA COMPARATIVA

	<i>Número de transistores (n entradas)</i>	<i>Consumo</i>	<i>Velocidad del circuito</i>	<i>Dificultad de diseño</i>
CMOS-complementaria	$2.n$	Muy bajo	Alta; limitada por la tecnología	Bajo
pseudo.-NMOS	$n+1$	Muy alto	Alta; limitada por la tecnología	Bajo
Lógica dinámica	$n+2$	Ligeramente más alto que en CMOS-complementaria	Limitada por los ciclos de precarga y evaluación	Necesidad de sincronizar la lógica combinacional



PRINCIPIOS BÁSICOS



Recordemos que un circuito con fan-in N requiere $2N$ transistores en la realización CMOS estática.

Se han diseñado distintas técnicas para reducir este número, una de ellas es la pseudo NMOS, que necesita $N+1$ transistores.

El problema de esta aproximación es la disipación de potencia estática.



En la lógica dinámica, se adiciona una entrada de reloj que induce una secuencia de precarga y una de evaluación condicionada.



LÓGICA DINÁMICA

Existe una señal de reloj ϕ , que divide el ciclo de operación de la puerta en dos fases:

1. Precarga (cuando ϕ es 0), la salida se carga incondicionamente a 1.
2. Evaluación (cuando ϕ es 1), en función de las entradas la salida eventualmente se descarga a 0.



Las entradas deben estar estables durante la fase de evaluación.

El encadenamiento de etapas puede causar descargas no deseadas durante la fase de evaluación.





LÓGICA DINÁMICA

Una señal de reloj CK marca las fases de precarga y evaluación, que se repiten continuamente.

La sincronización de las fases de precarga y evaluación de cada una de las puertas lógicas que componen el circuito debe realizarse cuidadosamente.

Cuando una puerta A está en su fase de evaluación todas sus entradas (salidas de las puertas previas) están estables y a su valor correcto.

Existen diversas estrategias de sincronización, cada una con sus ventajas y sus inconvenientes.



FASES DE LA LÓGICA DINÁMICA

Fase de precarga:

Cuando $CK=0$ el transistor p conduce y el transistor n gobernado por CK está en corte.


Entonces, sea cual sea la combinación de los valores de entrada, el nodo de salida se carga a un 1 lógico.

Fase de evaluación:

Cuando $CK=1$ el transistor entra en corte y el transistor n conduce.

Si la combinación de valores de las entradas es tal que se abre el camino del nodo de salida a tierra (en este caso $A=B=C=D=1$), la salida se descarga y toma el valor lógico 0.

Si la salida es 1, el nodo de salida no se modifica.



¿Y LA POTENCIA ESTÁTICA?

Fase de precarga:

Cuando $CK=0$

El nodo de salida está precargado a V_{dd} a través del PMOS. Durante ese tiempo, el NMOS está apagado, y la red del pull-down está desactivada. El NMOS elimina toda la potencia estática que se consumió durante el periodo de precarga.


Fase de evaluación:

Cuando $CK=1$

El transistor de precarga PMOS está apagado, y el NMOS está encendido. La salida es descarga con la condición basada en las entradas y en la topología de la red de pull down.

Si la combinación de valores de las entradas es tal que se abre el camino del nodo de salida a tierra (en este caso $A=B=C=D=1$), la salida se descarga y toma el valor lógico 0.

Si la salida es 1, el nodo de salida no se modifica, el valor precargado se almacena en la capacitancia de carga.



Pot. Estática:

Originada por la corriente estática que circula entre el PMOS y el NMOS cuando están encendidos simultáneamente.



PROPIEDADES

La función de lógica se implementa en la PDN, igual que en la lógica CMOS.

El tamaño del dispositivo de precarga no mejora la performance, pero se puede hacer grande para mejorar el tiempo de transición de bajo a alto (por supuesto, a un costo alto)

Sin embargo, hay un trade-off entre el tamaño del PMOS y la disipación de la potencia del reloj.

Solo consume energía dinámica. Idealmente, no existe una ruta de corriente estática entre VDD y GND. Sin embargo, la disipación general de potencia puede ser significativamente mayor en comparación con una puerta lógica estática.

Las puertas lógicas tienen velocidades de conmutación más rápidas. Esto es por:

- La capacidad de carga reducida atribuida al menor número de transistores por compuerta y la carga de un solo transistor por ventilador de entrada.
- Segundo, la compuerta dinámica no tiene corriente de cortocircuito, y toda la corriente proporcionada por los dispositivos desplegados descarga la capacidad de carga.



VELOCIDAD Y DISIPACIÓN DE POTENCIA

Las principales ventajas de la lógica dinámica son una mayor velocidad y una menor implementación en área. Como usa menos transistores, la capacidad de carga es menor.

Conmutación

Después de la fase de precarga, la salida es alta. Para una entrada baja, no se produce conmutación adicional. Como resultado, $t_{pLH} = 0$! La transición de alto a bajo, requiere la descarga de la capacitancia de salida.

Por lo tanto, t_{pHL} es proporcional a C_L y las capacidades en la PDN.

La presencia del transistor de evaluación retrasa un poco la puerta, como una resistencia extra en serie.

El tiempo de precarga está determinado por el tiempo que se tarda en cargar C_L a través del transistor de precarga PMOS. Durante este tiempo, la lógica no puede ser utilizada.



VELOCIDAD Y DISIPACIÓN DE POTENCIA

El sistema digital global puede ser diseñado de tal manera que el tiempo de precarga coincida con otras funciones del sistema.

Por ejemplo, la precarga de la unidad aritmética en un microprocesador puede coincidir con la decodificación de instrucciones

El diseñador debe ser consciente de esta "zona muerta" en el uso de la lógica dinámica, y debe considerar cuidadosamente las ventajas y desventajas de su uso, tomando en cuenta todos los requisitos.




EJEMPLO: NAND de 4 entradas

- El umbral de conmutación = Umbral del NMOS.
- Márgenes de ruido asimétricos.

Transistors	V_{OH}	V_{OL}	V_M	NM_H	NM_L	t_{pHL}	t_{pLH}	t_{pre}
6	2.5 V	0 V	V_{TN}	$2.5 - V_{TN}$	V_{TN}	110 psec	0 nsec	83psec

- Si todas las entradas se ajustan como altas, en el flanco ascendente del reloj, el nodo de salida es descargado.
- La respuesta transitoria se muestra en la figura.
- Hacer el PMOS grande ralentiza la compuerta y aumenta la carga capacitiva.




ESTIMACIÓN DE ACTIVIDAD EN LÓGICA DINÁMICA

Para entradas equitativas, hay una probabilidad del 75% de que el nodo de salida de la puerta dinámica se descargue inmediatamente después de la precarga.

$$PNOR = 0.75 C_L V_{DD}^2 F_{CLK}$$

La actividad es menor en la lógica estática : 3/16

Para una puerta NAND dinámica, la probabilidad de transición es 1/4, ya que hay un 25% de probabilidad de que la salida descargue, mientras que es 3/16 para una implementación estática.



PROBLEMAS EN EL DISEÑO DINÁMICO

En líneas generales, se requieren $n+2$ transistores para implementar una puerta lógica de n entradas.

Al igual que en la lógica CMOS - complementaria, el consumo estático es prácticamente cero, pero el consumo dinámico es mayor que en el caso CMOS - Complementario, porque el nodo de salida se precarga a 1 a cada pulso de reloj.

Los mayores inconvenientes de la lógica dinámica son:

- La dificultad de sincronización de los distintos niveles de puertas.
- La necesidad de una señal de reloj que llegue a todas las puertas lógicas:
 - Aumento de conexiones.
 - Disminución del nivel de integración.
- Limitación en velocidad de conmutación.



CORRIENTE DE LEAKAGE


El funcionamiento de una puerta dinámica se basa en el almacenamiento dinámico del valor de salida en un condensador.

Si la red de pull down está desactivada, lo ideal sería que la salida permanezca en el estado de precarga de VDD durante la fase de evaluación.

Sin embargo, esta carga gotea gradualmente lejos debido a las corrientes de fuga, que eventualmente resultan en un mal funcionamiento de la puerta.

La fuga es causada por el estado de alta impedancia del nodo de salida durante el modo de evaluación.

El problema de fuga se contrarresta reduciendo la impedancia de salida en el nodo de salida durante la evaluación.



CHARGE SHARING


Durante la fase de precarga, el nodo de salida se precarga a V_{DD} .

Suponiendo que todas las entradas se establecen en 0 durante la precarga, y que la capacidad C_a se descarga.

Supongamos además que la entrada B permanece en 0 durante la evaluación, mientras que la entrada A hace una transición 0 a 1, encendiendo el transistor M_a .

La carga almacenada originalmente en el condensador C_L Se redistribuye sobre C_L y C_a .

Esto provoca una caída en el voltaje de salida, que no puede ser recuperada debido a la naturaleza dinámica del circuito.



CHARGE SHARING

La influencia en el voltaje de salida se calcula bajo las premisas asumidas:

Las condiciones válidas son: $V_{out}(t = 0) = V_{DD}$ $V_X(t = 0) = 0$

Las opciones son:

1. $\Delta V_{out} \prec V_{Tn}$ con: $V_X = V_{DD} - V_{Tn}(V_X)$ $\Delta V_{out} = V_{out}(t) - V_{DD} = -\frac{C_a}{C_L} [V_{DD} - V_{Tn}(V_X)]$
 $C_L V_{DD} = C_L V_{out}(t) + C_a [V_{DD} - V_{Tn}(V_X)]$

2. $\Delta V_{out} \succ V_{Tn} - V_{out}$ con: $V_X = V_{DD} - V_{Tn}(V_X)$

Entonces: $\Delta V_{out} = -V_{DD} \left(\frac{C_a}{C_a + C_L} \right)$ y la cond. de frontera es: $\frac{C_a}{C_L} = \frac{V_{Tn}}{V_{DD} - V_{Tn}}$



OTROS EFECTOS

1. Acoplamiento capacitivo.
2. Clock - Feefthrough.



PUERTAS DINÁMICAS EN CASCADA

La cascada directa de puertas dinámicas para crear estructuras más complejas no funciona.

En la figura, durante la precarga ($CLK = 0$) las salidas de los inversores están precargadas a V_{DD} .


Cuando $In = 0$ a 1 , la salida $OUT1$ comienza a descargar.

La segunda salida debe permanecer a V_{DD} , pero por la propagación finita, la salida también comienza la descarga.

Mientras $OUT1$ supere el umbral de conmutación de la segunda puerta (V_{tn}) aparece una ruta de conducción $OUT2$ y GND , por donde se pierde carga a través de $OUT2$.

La ruta de conducción sólo se desactiva cuando $OUT1 = V_{tn}$.

Esto deja a $OUT2$ en un voltaje intermedio que no se recupera.



PUERTAS DINÁMICAS EN CASCADA

El problema de la cascada surge porque las salidas de cada compuerta, y por lo tanto las entradas a las siguientes etapas: están precargadas a 1.

En otras palabras, el funcionamiento correcto está garantizado siempre que las entradas realicen una única transición de 0 a 1 durante el período de evaluación².

Los transistores solo deben encenderse cuando es necesario, y como máximo una vez por ciclo.

Los diseños más importantes que cumplen con ese estilo son:



CMOS DOMINÓ

Consiste en una lógica dinámica de tipo n seguida de un inversor estático.

Durante la precarga, la salida del ntype se carga hasta VDD, y la salida del inversor se establece en 0.

¿Cómo funciona una cadena de puertas dominó?

Durante la precarga, entradas = 0


Durante la evaluación, la salida del primer bloque de Domino permanece en 0 o realiza una transición de 0 a 1, afectando a la segunda puerta.

Este efecto podría propagarse a través de la cadena completa, una tras otra, similar a una línea de fichas de dominó, de ahí el nombre.




CARACTERÍSTICAS CMOS DOMINÓ

1. Dado que cada compuerta dinámica tiene un inversor estático, solo se puede implementar la lógica de no inversión.
2. Se pueden lograr velocidades muy altas: solo existe un retardo de flanco ascendente, mientras que t_{pHL} es igual a cero.



NORA CMOS - NP dominó



La lógica de Domino presentada en la sección anterior tiene la desventaja de que cada la puerta dinámica requiere un inversor estático adicional en la ruta crítica para que el circuito funcione.

La lógica np-CMOS utiliza dos redes (n-tree y p-tree) de la lógica dinámica. En donde el transistor de descarga previa NMOS controla la salida durante la precarga.

La salida condicionalmente hace una transición 0[®] 1 durante la evaluación, dependiendo de sus entradas.




EJERCICIOS

1. Implementar la función lógica $O = AB + B'C' + D$ en lógica DOMINO.

2. Dimensionar los transistores de modo que en el caso peor, la PDN sea iguala la PUN en velocidad. Sabiendo que $S_p = 2$.



3. Calcular la capacidad en el nodo X del circuito, si en el inversor $S_n = 1$ y $S_p = 4$.

4. Implementar la función O ahora en CMOS estática manteniendo $S_p = 2$ y dimensionar los transistores de modo que en el caos peor los tiempos de subida y bajada coincidan.



EJERCICIOS

1. Graficar la PU, diseñar la función en lógica DOMINO y en lógica dinámica a 1 estado de los siguientes circuitos.



EJERCICIOS

1. Diseñar la función : $f = \overline{AC + BC + AD}$ en lógica DOMINO.
2. Dimensionar el inversor de salida de tal manera que su retardo (al 50%) sea de 50ps en subida y en bajada, con una capacidad de carga de 1pF.
3. Calcular la capacidad de entrada en el inversor, y dimensionar la PDN y PUN de la puerda dinámica de modo que se tenga un retardo (al 50%) de 50ps en el inversor de salida.
(aplicar el método de la resistencia equivalente)

