
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Perú, Decana de América

Facultad de Ingeniería Electrónica y Eléctrica

Escuela Profesional de Ingeniería Electrónica

INFORME DE LABORATORIO DIRIGIDO N.º 2

Lógica CMOS Dinámica

*Caracterización Temporal, Robustez frente a Fugas,
Métricas de Consumo y Dimensionamiento en Tecnologías Submicrométricas*

Curso: Microelectrónica y Sistemas Nanoelectrónicos (Semestre 2026-II)

Docente: MsC. Luz Adanaqué Infante

Integrantes: Leonardo Sait Yactayo Tolentino (23190214)

Marco Antonio Arcila Santander (23190140)

Modalidad: Parejas

1. Metodología y Configuración del Entorno de Simulación

Para el desarrollo del presente informe se implementó una infraestructura de simulación automatizada en SPICE y post-procesamiento en Python, orientada a garantizar reproducibilidad determinística y trazabilidad física absoluta en cada ensayo.

1.1 Modelos de Dispositivos y Nodo Tecnológico

Se emplean tarjetas de modelo predictivas BSIM4 (*Predictive Technology Model*, PTM) desarrolladas por la Universidad Estatal de Arizona (ASU / Nanoscale Integration and Modeling Group). Con el propósito de prevenir colisiones de nombres al incluir múltiples nodos en simulaciones de referencia cruzada, los modelos se integraron en librerías modulares:

- `ptm45hp.lib`: Proceso PTM de 45 nm *High Performance* ($V_{DD} = 1.0\text{ V}$, $L_{\text{nom}} = 45\text{ nm}$, $t_{\text{oxe},n/p} = 1.25/1.30\text{ nm}$, $V_{th0,n} \approx 0.469\text{ V}$, $V_{th0,p} \approx -0.492\text{ V}$). Nodo primario en la Actividad 1.
- `ptm45lp.lib`: Proceso PTM de 45 nm *Low Power* ($V_{DD} = 1.1\text{ V}$, $L_{\text{nom}} = 45\text{ nm}$, $t_{\text{oxe}} = 1.80\text{ nm}$, $V_{th0,n} \approx 0.62\text{ V}$, $V_{th0,p} \approx -0.58\text{ V}$).
- `ptm130.lib`: Proceso Bulk de 130 nm ($V_{DD} = 1.3\text{ V}$, $L_{\text{nom}} = 130\text{ nm}$, $t_{\text{oxe},n/p} = 2.25/2.35\text{ nm}$).

1.2 Parámetros Numéricos del Solver SPICE

De acuerdo con las directrices de diseño submicrométrico para lógica dinámica, se estableció como directiva mandatoria en todos los archivos de netlist (`.cir`):

```
.options gmin=1e-15 abstol=1e-14 reltol=1e-4 method=gear
```

La selección de estos parámetros responde a requerimientos físicos concretos:

1. **Conductancia de regularización (`gmin = 1e-15`):** El valor predeterminado de LTspice (`gmin = 1e-12`, correspondiente a 1 pS) conecta una conductancia parásita hacia tierra en cada nodo, inyectando una corriente artificial calculable como $I_{gmin} = G_{min} \cdot V_{DD} = 10^{-12} \times 1.0\text{ V} = 1.0\text{ pA}$. En transistores de 45 nm en estado de reposo, esta corriente numérica es comparable a las fugas físicas subumbral, distorsionando severamente las evaluaciones de retención de carga en nodos flotantes. Reducir `gmin` a 1 fS minimiza esta inyección espuria a 1.0 aA (10^{-18} A).
2. **Tolerancias de convergencia (`abstol = 1e-14`, `reltol = 1e-4`):** Las corrientes residuales subumbral y de túnel en dispositivos en corte se ubican en el rango de femtoamperios. La tolerancia estándar (10^{-12} A) induce ruido numérico y falsas oscilaciones durante la evaluación de nodos dinámicos.
3. **Algoritmo de integración (`method = gear`):** El método trapezoidal estándar (`trap`) produce resonancias numéricas artificiales (*trapezoidal ringing*) cuando ocurren transiciones de tensión con tiempos de subida extremadamente reducidos ($t_r = 20\text{ ps}$) sobre nodos con capacitancias parásitas de femtofaradios. La integración de Gear proporciona un amortiguamiento numérico incondicional sin alterar la constante de tiempo física RC .

1.3 Flujo de Extracción y Trazabilidad

Todas las simulaciones fueron procesadas en modo *batch* silencioso (`-b`) mediante LTspice v26.0.2 bajo Windows. Las figuras fueron generadas directamente a partir de los datos crudos extraídos de los ficheros `.raw` a 300 DPI en formato matricial con ejes normalizados, mientras que las métricas escalares fueron recolectadas de los ficheros `.log` mediante directivas `.meas` acotadas en tiempo y un parser automatizado de regresión.

2. Actividad 1: NAND3 CMOS Dinámica Footed (Fases, Asimetría y Consumo)

2.1 Topología Circuital y Dimensionamiento

La compuerta NAND3 dinámica analizada se implementa en configuración *footed* complementada por un inversor dominó restaurador, operando bajo tecnología PTM de 45 nm HP ($V_{DD} = 1.0\text{ V}$, $T = 27^\circ\text{C}$).

- **Red de Descarga (PDN) y Footer (M_f):** Cuatro transistores NMOS en serie (M_1, M_2, M_3 para las entradas lógicas A, B, C , y M_f para CLK). Conforme a la guía, los tres NMOS lógicos y el footer adoptan $W_n = 3 \times 90\text{ nm} = 270\text{ nm}$ ($L = 45\text{ nm}$); la aproximación geométrica de cuatro dispositivos en serie establece una anchura efectiva de $W_{PDN,eq} = 270\text{ nm}/4 = 67.5\text{ nm}$ (consistente con el modelado de contención en la Actividad 3), en lugar de equiparar exactamente a un NMOS unitario de 90 nm.
- **Transistor de Precarga (M_p):** Dispositivo PMOS ($W_p = 135\text{ nm}$, $L = 45\text{ nm}$) conectado a V_{DD} , gobernado por CLK en nivel bajo ($\beta = 1.5$ respecto al NMOS de 90 nm).
- **Inversor Dominó de Salida:** Etapa restauradora no inversora con M_{pi} ($W_p = 135\text{ nm}$) y M_{ni} ($W_n = 90\text{ nm}$).
- **Condiciones de Carga:** Capacitancia concentrada explícita $C_L = 2\text{ fF}$ en el nodo interno *dyn* y capacitancia de carga $C_{out} = 1\text{ fF}$ en el terminal de salida *out*.
- **NAND3 CMOS Estática Equivalente:** PUN de 3 PMOS en paralelo ($W_p = 135\text{ nm}$) y PDN de 3 NMOS en serie ($W_n = 270\text{ nm}$), con carga idéntica $C_{out} = 1\text{ fF}$.

Estructuralmente, el núcleo dinámico *footed* requiere únicamente 5 transistores (4 NMOS + 1 PMOS) y 7 transistores con la etapa dominó completa, frente a los 6 transistores requeridos por la NAND3 estática convencional.

2.2 Análisis Temporal y Fases de Operación

Para caracterizar el ciclo secuencial, se aplicó reloj a 500 MHz ($T_{clk} = 2.0\text{ ns}$, ciclo de trabajo del 50 %) y un estímulo de entrada A a 125 MHz ($T_A = 8.0\text{ ns}$) con retardo de $t_{delay} = 1.1\text{ ns}$ ($0.55 T_{clk}$), fijando $B = C = V_{DD}$. Las curvas se ilustran en la Figura 1, distinguiéndose las cuatro fases operativas:

1. **Fase I: Evaluación con PDN Abierta** ($t \in [0.0, 1.0\text{ ns}]$): Con $CLK = 1$, M_p corta y M_f conduce. Al estar $A = 0$, M_1 bloquea la ruta a tierra; el nodo *dyn* queda **flotante en nivel alto** ($V_{DD} = 1.0\text{ V}$) con un sobreimpulso a 1.022 V por acoplamiento capacitivo (*clock feedthrough* en $C_{gd}(M_p)$). La salida *out* permanece en 0 V .
2. **Fase II: Precarga con $A = 1$** ($t \in [1.0, 2.0\text{ ns}]$): Con $CLK = 0$, M_p conduce y M_f corta. Aunque A conmuta a 1 en $t = 1.1\text{ ns}$, el footer apagado impide el paso a tierra. El nodo *dyn* se mantiene rígidamente fijado a V_{DD} .
3. **Fase III: Evaluación con Descarga Completa** ($t \in [2.0, 3.0\text{ ns}]$): Con $CLK = 1$ y $A = B = C = 1$, los 4 NMOS conducen. El nodo *dyn* se descarga a tierra en $t_{pHL,dyn} = 22.17\text{ ps}$, haciendo que el inversor dominó conmute monótonamente en su salida *out* con $t_{pd,eval} = 35.89\text{ ps}$.
4. **Fase IV: Precarga y Restauración** ($t \in [3.0, 4.0\text{ ns}]$): En el flanco descendente de CLK , M_p recarga el nodo *dyn* en $t_{pLH,dyn} = 25.13\text{ ps}$, restaurando la salida *out* a nivel bajo en $t_{pHL,out} = 38.06\text{ ps}$.

2.3 Asimetría Temporal y Rol de t_{pLH} en Lógica Dominó

En lógica dominó, el cómputo combinacional ocurre exclusivamente durante la evaluación ($CLK = 1$), con salidas conmutando monótonamente ($0 \rightarrow 1$). El tiempo de precarga medido en el nodo dinámico ($t_{pLH,dyn} = 25.13\text{ ps}$) corresponde estrictamente al retardo de transición al 50 % ($CLK \downarrow$ al 50 % hasta *dyn* $\uparrow$ al 50 %) durante el semi-periodo inactivo ($CLK = 0$), fuera de la ruta crítica de datos; por consiguiente, **no contribuye al retardo lógico de evaluación**.

Es metodológicamente necesario precisar que dicho retardo al 50 % no debe equipararse directamente al tiempo de asentamiento casi completo del nodo ($V_{dyn} \geq 0.99 V_{DD}$). Como referencia analítica,

Comportamiento Temporal y Fases de la NAND3 Dinámica Footed (45nm HP, 500 MHz)




Figura 1: Formas de onda transitorias de la NAND3 dinámica footed (CLK , A , nodo interno dyn y salida out), identificando las cuatro fases de operación dominó.

en un circuito RC ideal inicialmente descargado ($V(t) = V_{DD}(1 - e^{-t/\tau_{pre}})$), el tiempo requerido para alcanzar el 99% de V_{DD} es $t_{99} = -\tau_{pre} \ln(0.01) \approx 4.605 \tau_{pre}$ (mientras que $3 \tau_{pre}$ restaura el 95.0% y $4 \tau_{pre}$ el 98.2%). Aunque la compuerta dinámica real involucra la respuesta no lineal del transistor PMOS de precarga (M_p transitando de saturación a triodo), esta referencia analítica justifica que el semi-periodo bajo de reloj deba satisfacer holgadamente $T_{clk}/2 \geq t_{precarga}$ para garantizar restauración plena, constituyendo una estimación orientativa y no un barrido experimental de frecuencia máxima ejecutado en este punto.

2.4 Comparación Cuantitativa: Lógica Dinámica vs Estática

La Tabla 1 resume las métricas cuantitativas extraídas, contrastando la estructura dinámica con la estática equivalente.

Retardo de Evaluación y Triggers Asimétricos: En los terminales de salida con carga nominal $C_{out} = 1 \text{ fF}$:

- En compuerta dominó: retardo de evaluación desde $CLK \uparrow$ hasta $OUT \uparrow = 35.89 \text{ ps}$ (disparo sincrónico con $A = 1$).
- En compuerta estática: retardo de propagación desde $A \uparrow$ hasta $OUT_STAT \downarrow = 9.61 \text{ ps}$ (disparo asíncrono de dato).

Precisión Metodológica: Ambos tiempos se extraen en terminales lógicos externos con carga idéntica, pero sus eventos de disparo difieren en naturaleza física ($CLK \uparrow$ vs $A \uparrow$). Por ende, el cociente ($3.734\times$) es descriptivo de la respuesta transitoria y no representa un retardo idéntico de camino de datos (*data-to-output*). Asimismo, la capacitancia impuesta por la guía ($C_L = 2 \text{ fF}$) en el nodo interno dyn penaliza la etapa dinámica.

Control de Retardo Sin Carga Externa C_L (ENS-A1-08): Al suprimir la capacitancia concentrada artificial en el nodo dinámico ($C_L = 0 \text{ fF}$), el retardo de descarga en dyn se reduce a $t_{pHL,dyn} = 11.26 \text{ ps}$ y la salida conmuta en $t_{pd,eval} = 21.27 \text{ ps}$. Este ensayo representa un control

Tabla 1: Comparación cuantitativa entre la compuerta NAND3 dinámica footed (con inversor dominó) y la NAND3 CMOS estática (PTM 45 nm HP, $V_{DD} = 1.0\text{ V}$, $T = 27^\circ\text{C}$).

Métrica Evaluada	NAND3 Dinámica	NAND3 Estática	Cociente	Condición / Notas Metodológicas
N.º de Transistores	5 (núcleo) / 7 (total)	6	0.83 / 1.17	Topología footed + inversor dominó
t_{pHL} (Descarga nodo dyn)	22.17 ps	9.61 ps	2.306×	Evaluación dyn vs caída out_stat
t_{pLH} (Precarga nodo dyn)	25.13 ps	12.40 ps	2.026×	Precarga dyn vs subida out_stat
Retardo en Salidas Lógicas (Triggers Asimétricos)				
Retardo en terminal out	35.89 ps ($CLK \uparrow$)	9.61 ps ($A \uparrow$)	3.733×	$C_{out} = 1\text{ fF}$. Triggers distintos ($CLK \uparrow$ vs $A \uparrow$)
Control sin Carga Externa C_L en dyn (ENS-A1-08)				
Respuesta con $C_L = 0\text{ fF}$	$t_{pHL,dyn} = 11.26\text{ ps}$	—	—	Retiene parásitas de difusión, MOS y compuerta del inversor (M_{pi}, M_{ni})
	$t_{pd,eval} = 21.27\text{ ps}$			
Capacitancia de Entrada $C_{in}(A)$	0.3417 fF	0.5936 fF	0.5756	Reducción de 42.4 % por eliminación de PUN
P_{avg} (A conmutando a 125 MHz)	1.2393 μW	0.2692 μW	4.604×	Estímulo idéntico $T_A = 8\text{ ns}$, $CLK = 500\text{ MHz}$
P_{avg} (Entradas fijas en nivel 1)	2.7255 μW	1.7004 nW	1602.9×	Trampa de potencia: $\alpha = 1$ (CLK) vs $\alpha = 0$

Comparación Temporal Sincronizada: NAND3 Dinámica Dominó vs Estática Equivalente (45nm HP)
Netlists: nand3_dinamica_base.cir (ENS-A1-01) y nand3_estatica_mismo_estimulo.cir (ENS-A1-07)




Figura 2: Comparación temporal sincronizada entre la NAND3 dinámica footed y la NAND3 CMOS estática bajo el mismo estímulo de entrada $V(a)$ ($T_A = 8\text{ ns}$).

sin carga concentrada externa; el nodo conserva intactas las capacidades de difusión de M_p y M_1 , solapamientos MOS y la capacitancia de entrada del inversor dominó (M_{pi}, M_{ni}).

Capacitancia de Entrada (C_{in}): En el ensayo corregido de referencia (ENS-A1-HIG-01, con M_{ni} dimensionado en $W = 90\text{ nm}$ en estricta conformidad con la compuerta base), la integración de la corriente de entrada ante una rampa de 50 ps ($Q_{in} = \int_{90\text{ ps}}^{170\text{ ps}} -I(V_a) dt$, $C_{in} = Q_{in}/V_{DD}$) arrojó $C_{in,dyn} = \mathbf{0.3417\text{ fF}}$ frente a $C_{in,stat} = \mathbf{0.5936\text{ fF}}$ en la compuerta estática, logrando una reducción del **42.4 %** (cociente de 0.5756). En el ensayo preliminar histórico (ENS-A1-04, donde M_{ni} adoptaba 270 nm), la medición registró 0.3415 fF (reducción de 42.5 %), corroborando que la carga vista desde la entrada A está dominada por la compuerta de M_1 .

Frente a la medición SPICE en gran señal, la estimación analítica geométrica de placas paralelas considerando por separado los parámetros de óxido de **ptm45hp.lib** ($C_{ox,n} \approx 27.63\text{ fF}/\mu\text{m}^2$ para $t_{oxe,n} = 1.25\text{ nm}$ y $C_{ox,p} \approx 26.56\text{ fF}/\mu\text{m}^2$ para $t_{oxe,p} = 1.30\text{ nm}$) predice valores orientativos de $C_{in,dyn,geom} \approx C_{ox,n}W_nL \approx \mathbf{0.336\text{ fF}}$ (M_1 , $W_n = 270\text{ nm}$) y $C_{in,stat,geom} \approx C_{ox,n}W_nL + C_{ox,p}W_pL \approx 0.3356\text{ fF} + 0.1614\text{ fF} \approx \mathbf{0.497\text{ fF}}$ ($W_p = 135\text{ nm}$, $L = 45\text{ nm}$). La diferencia respecto a la simulación dinámica responde a que la integración de corriente en gran señal captura la formación de canal en inversión fuerte, capacidades de solapamiento compuerta-difusión (C_{ov}) y campos marginales (*fringing*), no contemplados en el cálculo geométrico 1D elemental.

2.5 Análisis de Potencia y la “Trampa de Potencia”

Potencia bajo Estímulo Idéntico de Datos: Con la entrada A conmutando a 125 MHz ($T_A = 8\text{ ns}$), la compuerta dinámica consume $P_{dyn} = 1.2393\text{ }\mu\text{W}$ frente a $P_{stat} = 0.2692\text{ }\mu\text{W}$ en la estática (cociente de $4.604\times$), integradas en la ventana canónica de promediado de 4 ns a 16 ns . La diferencia reside en que la dinámica es conmutada periódicamente por el reloj a 500 MHz , incurriendo en ciclos periódicos de precarga aun con menor actividad en los datos.

Manifestación de la Trampa con Entradas Fijas en Alto: Con $A = B = C = 1$:

- En compuerta estática, sin transiciones lógicas ($\alpha = 0$), el consumo se reduce a fugas en reposo: $P_{stat} = \mathbf{1.7004\text{ nW}}$.
- En compuerta dinámica, el reloj a 500 MHz alterna precarga y evaluación, forzando conmutación en cada ciclo ($\alpha = 1$). Consumo: $P_{dyn} = \mathbf{2.7255\text{ }\mu\text{W}}$ (**1602.9 veces superior**), promediado en el intervalo canónico local de 4 ns a 16 ns .

Alcance de la Interpretación Analítica de Potencia: Con entradas fijas en nivel alto ($\alpha = 1$, $V_{DD} = 1.0\text{ V}$, $f = 500\text{ MHz}$), es metodológicamente riguroso distinguir tres magnitudes:

1. **Potencia de carga explícita** ($P_{ext} = 1.000\text{ }\mu\text{W}$): Estimación analítica correspondiente a la potencia dinámica ideal asociada a la carga y descarga de $C_L = 2.0\text{ fF}$ ($P_{ext} = C_L V_{DD}^2 f$).
2. **Potencia estimada del nodo dinámico** ($P_{nodo,geom} \approx 1.325\text{ }\mu\text{W}$): Estimación analítica que incorpora la capacitancia parásita geométrica en pequeña señal ($C_{par,geom} \approx 0.65\text{ fF} \Rightarrow C_{dyn,geom} \approx 2.65\text{ fF}$). Esta magnitud no debe confundirse con la capacitancia aparente de gran señal inferida bajo condiciones de retención.
3. **Potencia total medida desde la fuente** ($P_{avg,V_{DD}} = \mathbf{2.7255\text{ }\mu\text{W}}$): Medición SPICE integral de la corriente entregada por la fuente de alimentación.

La diferencia entre la estimación analítica del nodo ($1.325\text{ }\mu\text{W}$) y la potencia total de la fuente ($2.7255\text{ }\mu\text{W}$) obedece a la conmutación periódica del inversor dominó cargando $C_{out} = 1.0\text{ fF}$ a 500 MHz , corrientes de cortocircuito durante transiciones de flanco finito, disipación en difusiones de la PDN y fugas; dicha brecha describe cualitativamente estos aportes y no constituye una descomposición aditiva desacoplada experimentalmente.

2.6 Retención con PDN Abierta y Fugas a 27°C

Fijando $V_c = 0\text{ V}$ (bloqueo en M_3 con $A = B = V_{DD}$), se evaluó la degradación del nodo flotante (Figura 3):




Figura 3: Degradación de tensión en el nodo dinámico *dyn* por corrientes de fuga con PDN abierta a $T = 27^\circ \text{C}$ para periodos de reloj de 2 ns (nominal) y 400 ns (evaluación prolongada).

- **Frecuencia Nominal ($T_{clk} = 2 \text{ ns}$, 1 ns evaluación):** $V(dyn)_{min} = 0.9936 \text{ V}$ ($\Delta V = 6.41 \text{ mV}$), salida en reposo ($V_{out,max} = 0.31 \text{ mV}$). Las fugas son inocuas en la escala del nanosegundo.
- **Baja Frecuencia ($T_{clk} = 400 \text{ ns}$, 200 ns evaluación continua):** Las fugas subumbral de la PDN drenan la carga hasta $V(dyn)_{final} = 0.8837 \text{ V}$ ($\Delta V = 116.28 \text{ mV}$). A 27°C , el potencial aún supera $V_M \approx 0.48 \text{ V}$ del inversor, pero constata la pérdida continua de carga que exige una frecuencia mínima de operación (f_{min}) y el empleo de circuitos *keeper*.

2.7 Conclusiones de la Actividad 1

1. La lógica dominó reduce la capacitancia de entrada en 42.4 % (0.3417 fF vs 0.5936 fF) al eliminar la red PMOS de pull-up en los datos (ENS-A1-HIG-01).
2. El semi-periodo de precarga no retrasa la evaluación pero su duración de transición al 50 % ($t_{pLH,dyn} = 25.13 \text{ ps}$) y el tiempo de asentamiento completo acotan analíticamente la frecuencia de reloj ($T_{clk}/2 \geq t_{precarga}$) para garantizar restauración plena.
3. La actividad de reloj periódico incrementa la potencia; con entradas fijas en alto, la dinámica disipa $1602.9\times$ más potencia que la estática en reposo.
4. La pérdida de 116.28 mV en 200 ns bajo retención con $A = B = 1, C = 0$ constata la volatilidad de la carga en nodos flotantes y fundamenta la necesidad de keepers.

3. Actividad 2: Compartición de Carga (Charge Sharing) en NAND3 Dinámica

3.1 Fundamento Físico y Predicción Analítica Previa

En una compuerta NAND3 dinámica *footed* con inversor dominó de salida, la red de descenso serie (PDN) posee nodos intermedios con capacitancias parásitas de difusión: n_1 (entre M_1 y M_2) y n_2 (entre M_2 y M_3). Tras un ciclo previo donde todos los nodos descargaron a 0 V ($A = B = C = 1$), si en la evaluación subsiguiente la compuerta conmuta a una condición donde la PDN permanece bloqueada a tierra pero los transistores superiores entran en conducción ($A = B = 1, C = 0$ con $CLK = 1$):

1. El transistor de precarga M_p se apaga, dejando al nodo dinámico *dyn* **flotante** cargado a $V_{DD} = 1.0$ V.
2. M_3 permanece en corte ($C = 0$), manteniendo abierto el camino conductivo hacia el footer M_f y tierra.
3. M_1 y M_2 conducen ($A = B = 1$), conectando el nodo *dyn* con las capacitancias parásitas descargadas de n_1 y n_2 .
4. La carga electrostática almacenada en C_{dyn} se redistribuye hacia C_{n1} y C_{n2} , provocando una caída transitoria de potencial ΔV (*charge sharing droop*).

Deducción de Capacitancias de Difusión (C_a): Conforme a las geometrías de la guía ($L_{diff} = 90$ nm, $W_{PDN} = 270$ nm), el área de difusión es $Ad = W \times L_{diff} = 0.0243 \mu\text{m}^2$ y el perímetro exterior $Pd = W + 2L_{diff} = 0.450 \mu\text{m}$. Empleando los parámetros de unión de `ptm45hp.lib` ($c_j = 0.50$ fF/ μm^2 , $c_{jsw} = 0.50$ fF/ μm), la capacitancia por contacto de difusión a cero sesgo resulta:

$$C_{diff,1} = c_j \cdot Ad + c_{jsw} \cdot Pd = 0.01215 \text{ fF} + 0.22500 \text{ fF} = 0.23715 \text{ fF} \quad (1)$$

donde el efecto tridimensional perimetral (*sidewall*) concentra el 94.9% de la capacidad total. Dado que cada nodo interno n_1 y n_2 comparte dos difusiones adyacentes ($C_{n1} = C_{n2} = 2 C_{diff,1} = 0.4743$ fF), la capacitancia agregada descargada es:

$$C_a \equiv C_{n1} + C_{n2} = 0.9486 \text{ fF} \quad (2)$$

Modelo Analítico Ideal de Conservación de Carga: Asumiendo transistores ideales como conmutadores perfectos sin caída de umbral, el reparto puro de carga predice:

$$Q_{inicial} = C_{dyn} V_{DD} = (C_{dyn} + C_a) V_{dyn,final} \implies \Delta V_{pred} = V_{DD} \cdot \frac{C_a}{C_a + C_{dyn}} \quad (3)$$

Para la condición nominal ($C_L = 2.0$ fF) y considerando las parásitas fijas en *dyn* según la guía ($C_{extra} = C_{gd}(M_p) + C_g(\text{inversor}) \approx 0.3441$ fF $\implies C_{dyn} \approx 2.3441$ fF), la caída teórica predicha es:

$$\Delta V_{pred} = 1.0 \text{ V} \cdot \frac{0.9486 \text{ fF}}{0.9486 \text{ fF} + 2.3441 \text{ fF}} = \mathbf{288.09 \text{ mV}} \implies V_{dyn,pred} = 0.7119 \text{ V} \quad (4)$$

Nota metodológica: Esta formulación de primer orden es idealizada: omite componentes del modelo BSIM4 (como la capacitancia de borde compuerta-difusión c_{jswgs}) y no contempla la dinámica de conducción no lineal ni el corte progresivo del stack.

3.2 Estímulo Literal de la Guía vs Benchmark Físico Controlado

Con el estímulo literal de la guía oficial, el instante temporal especificado ($t = 1.95 T_{clk} = 3.9$ ns) coincide con la fase de precarga para la temporización empleada a 500 MHz ($CLK = 0$), provocando que la conducción activa de M_p recargue continuamente el nodo dinámico y enmascare la redistribución hacia los nodos internos. Por ello, se conservó dicha corrida oficial de referencia y se implementó un ensayo de benchmark físico controlado (ENS-A2-02) que garantiza:

1. Descarga completa previa de dyn, n_1, n_2, n_3 a 0 V durante un primer ciclo de evaluación ($A = B = C = 1$).
2. Precarga exclusiva de dyn a V_{DD} en el semi-periodo bajo subsiguiente ($CLK = 0$), manteniendo n_1 y n_2 descargados.
3. Entrada en evaluación ($CLK = 1, M_p$ en corte) con transición $A = B = 1, C = 0$, aislando con total fidelidad el fenómeno de *charge sharing*.




Figura 4: Formas de onda sincronizadas del peor caso de charge sharing en la NAND3 dinámica footed (control CLK, A, C , nodos internos n_1, n_2, n_3 , nodo dyn y salida out).

3.3 Resultados del Caso Base y Discrepancia Física

La simulación del caso base nominal ($C_L = 2.0$ fF, Figura 4) registra una caída de $\Delta V_{sim} = 101.03$ mV, alcanzando un mínimo de $V_{dyn,min} = 0.8990$ V, sin inducir conmutación espuria en la salida dominó ($V_{out,max} = 0.149$ mV $\ll V_{LL} = 0.3675$ V).

La caída simulada es $2.85\times$ menor a la predicción teórica ($\Delta V_{pred} = 288.09$ mV). Esta discrepancia no obedece a un error de cálculo, sino a la física intrínseca del transistor MOS:

1. **Corte Subumbral del Transistor Pasante (M_2):** M_2 opera como transistor de paso con compuerta en $V_B = 1.0$ V. Al transferirse carga hacia n_2 , la tensión $V(n_2)$ se eleva. Debido a que el sustrato está polarizado a masa (0 V), se desarrolla un efecto de cuerpo severo ($V_{SB2} = V(n_2) > 0$). Evaluando analíticamente la elevación de umbral mediante la formulación clásica $\Delta V_{th} \approx k_1(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F})$ con los parámetros de la tarjeta PTM ($k_1 = 0.4$ V $^{1/2}$, $2\phi_F \approx 0.8$ V), se obtiene una **estimación analítica aproximada** de $V_{th,eff} \approx 0.55$ a 0.60 V (frente a $V_{th0} = 0.469$ V a cero sesgo). Al subir $V(n_2)$ hasta ≈ 0.66 V, la tensión compuerta-fuente cae a $V_{GS2} = 1.0 - 0.66 = 0.34$ V $\ll V_{th,eff}$, forzando a M_2 a entrar en régimen subumbral y bloqueando el flujo de carga antes de alcanzar el equilibrio estático total.
2. **No Linealidad de Capacitancias de Unión:** Conforme n_1 y n_2 aumentan su tensión respecto a masa, la polarización inversa de las uniones p - n reduce dinámicamente la capacitancia neta según $C_j(V_R) = C_{j0}/(1 + V_R/PB)^M$.

3.4 Barrido Paramétrico de Carga (C_L) y Márgenes de Ruido

Se simuló el comportamiento ante variaciones de $C_L \in [0.5, 1.0, 2.0, 4.0]$ fF. Los resultados cuantitativos contrastados con el modelo analítico se presentan en la Tabla 2, y su comportamiento gráfico en la Figura 5.

Tabla 2: Barrido paramétrico de la capacitancia de carga C_L en el nodo dinámico: contraste entre predicción analítica (ΔV_{pred}) y simulación SPICE (ΔV_{sim} y $V_{\text{dyn},\text{min}}$) para peor caso (PTM 45 nm HP, $V_{DD} = 1.0$ V).

C_L (fF)	ΔV_{pred} (mV)	ΔV_{sim} (mV)	$V_{\text{dyn},\text{min}}$ (V)	Sobreestimación	Estado Lógico / Margen
0.5	529.15	175.92	0.8241	$3.01 \times (+200.8 \%)$	Seguro ($V_{\text{dyn}} > V_{IH} = 0.579$ V)
1.0	413.75	138.26	0.8617	$2.99 \times (+199.3 \%)$	Seguro ($V_{\text{dyn}} > V_{IH} = 0.579$ V)
2.0	288.09	101.03	0.8990	$2.85 \times (+185.1 \%)$	Seguro ($V_{\text{dyn}} > V_{IH} = 0.579$ V)
4.0	179.23	67.62	0.9324	$2.65 \times (+165.0 \%)$	Seguro ($V_{\text{dyn}} > V_{IH} = 0.579$ V)




Figura 5: Validación paramétrica de charge sharing frente a C_L : (a) Caída de potencial ΔV analítica vs simulación SPICE; (b) Tensión mínima $V_{\text{dyn},\text{min}}$ y delimitación de la zona lógica segura frente a umbrales del inversor dominó ($V_M = 0.480$ V, $V_{IH} = 0.579$ V).

Tendencia Física e Inmunidad al Ruido: A mayor capacitancia C_L , menor es la caída ΔV debido al incremento del depósito de carga inicial $Q = C_{\text{dyn}} V_{DD}$. En todos los casos ensayados, el nodo dyn permanece rígidamente dentro de la zona lógica segura ($V_{\text{dyn},\text{min}} \geq 0.8241$ V $> V_{IH} = 0.5785$ V), evitando falsas conmutaciones. Cabe resaltar que si la redistribución hubiese seguido el modelo lineal sin corte de umbral, para $C_L = 0.5$ fF la caída predicha ($\Delta V_{\text{pred}} = 529.15$ mV) habría sumergido a $V(\text{dyn})$ en 0.4708 V $< V_M$, generando un fallo lógico destructivo en la salida; el corte subumbral intrínseco del NMOS actúa así como una barrera protectora natural de integridad lógica.

3.5 Evaluación Cuantitativa de Técnicas de Mitigación

Bajo las condiciones de peor caso ($C_L = 2.0$ fF), se implementaron y caracterizaron las tres técnicas de mitigación estipuladas en la guía. Los resultados comparativos se sintetizan en la Tabla 3 y en la Figura 6.

3.5.1 Técnica 1: Precarga de Nodos Internos (n_1, n_2)

Se incorporaron dos transistores PMOS auxiliares ($W_p = 135$ nm) comandados por CLK para precargar los nodos internos n_1 y n_2 a V_{DD} durante $CLK = 0$.

- **Efectividad y Droop:** Al igualar las tensiones iniciales ($V(\text{dyn}) = V(n_1) = V(n_2) = V_{DD}$), la fuerza impulsora de redistribución se anula, suprimiendo completamente la caída ($\Delta V \leq 0$ mV).
- **Sobrecarga de Reloj:** La adición de dos compuertas PMOS introduce una capacitancia parásita adicional en la línea de reloj estimada en $\Delta C_{\text{clk,gate}} \approx 2(W_p \cdot L \cdot C_{ox}) \approx \mathbf{0.34}$ fF, lo cual supone un incremento relativo de compuerta del $+67 \%$ respecto a la carga de reloj base ($C_{g,Mp} + C_{g,Mf} \approx 0.503$ fF).

Tabla 3: Evaluación cuantitativa de técnicas de mitigación de compartición de carga en NAND3 dinámica footed ($C_L = 2.0 \text{ fF}$, $T_{clk} = 2 \text{ ns}$, PTM 45 nm HP).

Configuración	ΔV_{eval}	Transistores Extra	Carga CLK	Comportamiento y Trade-off
Base (Sin Mitigación)	101.03 mV	0 (7 total)	Base	$V_{dyn, \min} = 0.8990 \text{ V}$. Sin recuperación en evaluación; restauración en siguiente precarga.
Mitigación 1: Precarga	$\leq 0 \text{ mV}$	+2 PMOS (135 nm)	+0.34 fF (+67 %)	Elimina droop ($V_{dyn, \min} = 1.0120 \text{ V}$). Overshoot transitorio por feedthrough capacitivo en compuertas de precarga interna.
Mitigación 2: Reordenamiento	$14.1 \mu\text{V}$	0 transistores	0 fF	Supresión casi total ($V_{dyn} = 0.99999 \text{ V}$). Aísla difusión de n_1, n_2 ubicando C al tope de la PDN; impacto en enrutamiento.
Mitigación 3: Keeper	42.18 mV	+1 PMOS (45 nm)	0 fF	Atenúa caída en 58.2 % ($V_{dyn, \min} = 0.9578 \text{ V}$) y restaura al 99 % en 80.30 ps. Penalización de descarga: +14.6 % en $t_{pHL, dyn}$.

Efectividad de Mitigaciones y Compromiso de Contención (45nm HP)

Netlists: ENS-A2-02, ENS-A2-04, ENS-A2-05, ENS-A2-06, ENS-A2-07a/b




Figura 6: Comparación cuantitativa de técnicas de mitigación de charge sharing: (a) Formas de onda transitorias de $V(dyn)$ durante evaluación; (b) Compromiso de contención del keeper ($W_{kp} = 45 \text{ nm}$) en retardo durante conmutación legítima ($A = B = C = 1$).

- **Overshoot por Acoplamiento Transitorio:** Se aprecia un sobreimpulso nodal por acoplamiento capacitivo (*clock feedthrough* / *bootstrap-like*): $V_{dyn, \min} = 1.0120 \text{ V}$, $V(n_1) \approx 1.069 \text{ V}$ y $V(n_2) \approx 1.062 \text{ V}$. Si bien no induce conmutación espuria ($V_{out, \max} \leq 0.27 \text{ mV}$), debe considerarse en el diseño de márgenes de tensión.
- **¿Por qué no se precarga el nodo n_3 ?** El nodo n_3 conecta directamente al drenaje del footer M_f . Al entrar en evaluación ($CLK \rightarrow 1$), M_f conduce inmediatamente hacia tierra. Precargar n_3 forzaría una descarga innecesaria a masa en cada ciclo de reloj, incurriendo en una disipación dinámica redundante $C_{n3} V_{DD}^2 f_{clk}$ sin beneficio alguno, dado que cuando $C = 0$, M_3 permanece en corte y n_3 jamás interactúa con el nodo dinámico.

3.5.2 Técnica 2: Reordenamiento de Entradas en la PDN

Consiste en asignar la entrada crítica que permanece en nivel bajo ($C = 0$) al transistor más próximo al nodo dinámico (M_3 adyacente a dyn), relegando las entradas en nivel alto (A, B) a las posiciones inferiores.

- **Rendimiento:** Al encontrarse M_3 bloqueado en el propio contacto superior, las capacitancias parásitas de n_1 y n_2 quedan físicamente aisladas de dyn . La perturbación se reduce drásticamente a $\Delta V = 14.1 \mu\text{V}$ ($V_{dyn} = 0.99999 \text{ V}$).
- **Coste:** No requiere transistores adicionales (0 PMOS) ni agrega carga a la línea de reloj (0 fF).

Su implementación involucra exclusivamente decisiones de enrutamiento y asignación de pines en layout.

- **Asimetría Lógica Dominó vs Lógica Estática:** En lógica CMOS estática, el orden de apilamiento en la PDN no modifica la función lógica booleana ni los niveles lógicos estáticos en régimen permanente; únicamente altera marginalmente los retardos de conmutación. En contraste, en lógica dominó el nodo dinámico es una **memoria capacitiva flotante** durante la fase de evaluación; por tanto, el orden de los transistores determina qué difusiones internas entran en contacto con el nodo de salida, condicionando de manera decisiva la integridad de señal y el margen de ruido frente a eventos transitorios.

3.5.3 Técnica 3: Transistor Keeper ($W_{kp} = 45 \text{ nm}$) y Contención

Se conectó un transistor PMOS débil de mantenimiento ($W_{kp} = 45 \text{ nm}$) gobernado por la salida del inversor dominó (*out*).

- **Atenuación y Restauración Activa:** El keeper reduce la caída transitoria de 101.03 mV a 42.18 mV (atenuación del 58.2 %), logrando restaurar el nodo *dyn* al 99 % de V_{DD} en un tiempo activo de $t_{\text{rec}} = 80.30 \text{ ps}$. En contraste, en el caso base sin mitigación **no existe recuperación durante la ventana de evaluación**, manteniéndose la degradación hasta el inicio de la siguiente fase de precarga.
- **Compromiso de Contención en Velocidad:** Durante una evaluación legítima a nivel bajo ($A = B = C = 1$), la PDN debe vencer la corriente suministrada por el keeper hasta que *out* ascienda y corte el dispositivo PMOS. Esta lucha transitoria incrementa el retardo de descarga: $t_{pHL, \text{dyn}}$ pasa de 23.95 ps a 27.46 ps ($\Delta t_{pHL} = +3.51 \text{ ps}$, penalización del +14.65 %), mientras que $t_{pLH, \text{out}}$ se incrementa en +5.52 ps (+14.69 %).

3.6 Conclusiones de la Actividad 2

1. El modelo analítico clásico de conservación de carga sobreestima fuertemente la caída ($2.85\times$ a $C_L = 2 \text{ fF}$) debido al efecto de cuerpo y al corte subumbral intrínseco del transistor NMOS de paso intermedio ($V_{th, \text{eff}} \approx 0.55\text{--}0.60 \text{ V}$).
2. El reordenamiento de transistores en la PDN es la solución más eficiente al suprimir la redistribución ($\Delta V \approx 14 \mu\text{V}$) con cero transistores adicionales y nula sobrecarga sobre la red de distribución de reloj.
3. La precarga interna elimina el droop pero penaliza la línea de reloj en +67 % e introduce sobreimpulsos por acoplamiento capacitivo.
4. El transistor keeper ($W_{kp} = 45 \text{ nm}$) provee restauración activa en 80.30 ps amortiguando la caída en 58.2 %, con una penalización moderada de contención del +14.6 % en el retardo de propagación.

4. Actividad 3: Fugas, Retención y Dimensionamiento del Keeper

En tecnologías nanométricas sub-45 nm, el adelgazamiento del óxido de compuerta ($t_{oxe} = 1.25 \text{ nm}$) y la reducción de las tensiones de umbral incrementan exponencialmente las corrientes de fuga parásitas. En lógica CMOS dinámica, estas fugas descargan progresivamente el nodo dinámico cuando el reloj se detiene en evaluación (*clock gating* para ahorro de energía), induciendo conmutaciones lógicas erróneas si no se incorpora un circuito de compensación (*keeper*). Esta sección aborda la caracterización cuantitativa de las componentes de fuga, su dependencia térmica, la comparación tecnológica tri-nodo y el compromiso de diseño entre retención y penalización de velocidad.

4.1 Retención del Nodo Dinámico y Pérdida de Carga en Evaluación

Para evaluar la inmunidad al apagado del reloj, se implementó el protocolo de retención estipulado en la guía (§7): con $V_{DD} = 1.0 \text{ V}$, las entradas se fijan estáticamente en $A = B = C = 0$ (PDN abierta), mientras la señal de reloj conmuta a nivel alto en $t_{\text{eval_start}} = 0.52 \text{ ns}$ y permanece detenida en evaluación durante $T_{\text{ret}} = 1.0 \mu\text{s}$ (hasta el tiempo final de simulación $T_{\text{stop}} = 1000.52 \text{ ns}$). En esta




Figura 7: Formas de onda transitorias de retención en el nodo *dyn* y salida *out* durante $1.0\mu\text{s}$ en 45 nm HP ($C_L = 2\text{ fF}$), contrastando la respuesta sin keeper a 27°C y 85°C frente al circuito con keeper ($W_{kp} = 45\text{ nm}$).

condición, el transistor de precarga M_p se encuentra cortado ($V_{GS} = 0\text{ V}$), dejando al nodo *dyn* en estado flotante.

Las curvas transitorias se presentan en la Figura 7. En ausencia de keeper:

- **A temperatura ambiente (27°C):** La tensión dinámica evoluciona entre los extremos medidos $V_{dyn}(t_0 = 10.0\text{ ns}) = 1.023497\text{ V}$ y $V_{dyn}(t_1 = 1000.520\text{ ns}) = 0.936959\text{ V}$, registrando una caída total de $\Delta V_{dyn} = -86.538\text{ mV}$. El circuito **cumple holgadamente** el criterio estricto de la guía ($V_{dyn} > 0.90 V_{DD} = 0.90\text{ V}$) durante todo el intervalo de $1\mu\text{s}$.
- **A alta temperatura (85°C):** El incremento térmico de las corrientes de fuga acelera el drenaje de portadores, con extremos reales $V_{dyn}(t_0) = 1.023977\text{ V}$ y $V_{dyn}(t_1) = 0.830869\text{ V}$ ($\Delta V_{dyn} = -193.108\text{ mV}$). La tensión cruza el umbral de $0.90 V_{DD} = 0.90\text{ V}$ en un tiempo absoluto transitorio de $t_{\text{cross}} = 608.69\text{ ns}$, lo que equivale a un tiempo de retención neto en evaluación de $t_{\text{hold}} = t_{\text{cross}} - t_{\text{eval_start}} = 608.17\text{ ns}$ (con $t_{\text{eval_start}} = 0.52\text{ ns}$), **incumpliendo el criterio estricto de retención** frente a la ventana de evaluación ensayada de $1.0\mu\text{s}$ ($T_{\text{ret}} = 1000.0\text{ ns}$). No obstante, dado que $V_{dyn}(1\mu\text{s}) = 0.831\text{ V}$ se mantiene por encima de la tensión de conmutación del inversor dominó ($V_M \approx 0.50\text{ V}$), la salida permanece estable en $out = 0\text{ V}$, sin manifestar falla lógica funcional dentro de la ventana de $1\mu\text{s}$.

Acoplamiento Capacitivo en t_0 : En ambas temperaturas, $V_{dyn}(t_0)$ supera ligeramente la tensión de alimentación nominal (1.0235 V y 1.0240 V). Este fenómeno responde al acoplamiento capacitivo (*clock feedthrough / bootstrap*) transmitido por la capacitancia de solapamiento compuerta-drenaje $C_{gd}(M_p)$ durante la transición ascendente del reloj ($CLK : 0 \rightarrow 1\text{ V}$); por ende, no debe asumirse artificialmente $V_{dyn}(t_0) = 1.000\text{ V}$.

4.1.1 Conciliación Metodológica de Capacitancias Nodal y Aparente

En la formulación analítica previa se estimó una capacitancia parásita estática en pequeña señal de $C_{\text{par}} \approx 0.65\text{ fF}$, resultando en $C_{\text{dyn,teor}} \approx C_L + C_{\text{par}} \approx 2.65\text{ fF}$. Sin embargo, la integración numérica directa en gran señal revela una dinámica aparente distinta:

1. **Parámetro circuital explícito ($C_L = 2.0\text{ fF}$):** La integración temporal de la corriente terminal $I(C_L)$ en el archivo RAW durante la ventana $\Delta t = 990.520\text{ ns}$ arroja $\langle I(C_L) \rangle = -174.732\text{ pA}$ a 27°C y -389.913 pA a 85°C , coincidente a seis cifras significativas con $C_L \frac{\Delta V_{dyn}}{\Delta t}$. El capacitor físico concentra el 91.5 % de la corriente total de descarga.

2. **Capacitancia dinámica aparente inferida (C_{eff}):** A partir del balance integral de cargas con la corriente terminal neta demandada por los semiconductores ($\langle I_{\text{net,dev}} \rangle$):

$$C_{\text{eff}} \equiv \frac{\langle I_{\text{net,dev}} \rangle \cdot \Delta t}{|\Delta V_{\text{dyn}}|} = \begin{cases} \frac{191.021 \text{ pA} \times 990.520 \text{ ns}}{86.53768 \text{ mV}} = \mathbf{2.18645 \text{ fF}} & (27^\circ\text{C}) \\ \frac{425.281 \text{ pA} \times 990.520 \text{ ns}}{193.10813 \text{ mV}} = \mathbf{2.18142 \text{ fF}} & (85^\circ\text{C}) \end{cases} \quad (5)$$

3. **Capacitancia parásita aparente (C_{par}):** Se deduce algebraicamente para cerrar la ley de Kirchhoff:

$$C_{\text{par,aparente}} \equiv C_{\text{eff}} - C_L = \begin{cases} 0.18645 \text{ fF} & (27^\circ\text{C}) \\ 0.18142 \text{ fF} & (85^\circ\text{C}) \end{cases} \quad (6)$$

suministrando el remanente dinámico de +16.29 pA a 27°C y +35.37 pA a 85°C.

Interpretación Física Plausible: La reducción de la capacitancia parásita efectiva frente a la predicción estática lineal (0.186 fF vs 0.65 fF) se fundamenta en las condiciones de polarización dinámica durante la retención:

- Al mantenerse $V_{\text{dyn}} \approx 1.0 \text{ V}$, el transistor PMOS del inversor (M_{pi}) opera con $V_{GS} = V(\text{dyn}) - V_{DD} \approx 0 \text{ V}$, situándose en régimen de agotamiento/subumbral. Su capacitancia de compuerta cae desde el valor de inversión fuerte ($WLC_{ox} \approx 0.28 \text{ fF}$) hacia la fracción residual de solapamiento ($C_{ov} \ll C_{ox}$).
- Las uniones p - n de difusión conectadas a dyn se encuentran polarizadas en reversa plena ($V_R = 1.0 \text{ V}$), lo que ensancha la zona de carga espacial y disminuye la capacitancia de unión en aproximadamente un 30 % respecto al valor a tensión nula.

C_{eff} y C_{par} representan parámetros aparentes derivados de la relación integral de carga y no deben interpretarse como una extracción física aislada e independiente de cada parásito circuital.

4.2 Descomposición de Componentes de Fuga y Balance Nodal

Para dilucidar los mecanismos físicos dominantes en la descarga del nodo flotante, se aplicó la ley de corrientes de Kirchhoff (KCL) sobre los terminales conectados a dyn en la ventana de retención:

$$\langle I_s(M_1) \rangle + \langle I_d(M_p) \rangle + \langle I_g(M_{pi}) \rangle + \langle I_g(M_{ni}) \rangle + \langle I(C_L) \rangle + \langle I(C_{\text{par}}) \rangle = 0 \quad (7)$$

Los resultados cuantitativos se consolidan en la Tabla 4.

1. **Drenaje hacia la PDN Footed ($\langle I_s(M_1) \rangle$):** Es la vía principal de extracción de carga hacia tierra, integrando la corriente subumbral modulada por DIBL, las corrientes de unión reversa y el túnel acoplado compuerta-fuente a lo largo de la pila de 4 NMOS. A 27°C promedia +110.53 pA, incrementándose a +430.89 pA a 85°C (factor de **3.90**).
2. **Inyección Reconstitutiva de Precarga ($\langle I_d(M_p) \rangle$):** Dado que M_p está cortado pero polarizado con $V_{DS} \approx 0 \rightarrow 0.17 \text{ V}$, drena una corriente negativa (−12.26 pA a 27°C y −56.08 pA a 85°C) que inyecta portadores desde V_{DD} hacia dyn , atenuando levemente la descarga neta.
3. **Fugas de Compuerta del Inversor Dominó ($\langle I_g(M_{pi}) \rangle, \langle I_g(M_{ni}) \rangle$):** El PMOS M_{pi} presenta un campo transversal intenso en su compuerta ($V_{GD} \approx 1.0 \text{ V}$), absorbiendo +76.31 pA a 27°C por efecto túnel directo (*direct gate tunneling*). El NMOS M_{ni} aporta +16.44 pA a 27°C.
4. **Fuga de Compuerta Externa de M_1 ($I_g(M_1) = -41.604 \text{ pA}$):** Caracterizada en banco DC bajo $V_a = 0 \text{ V}$, $V_{\text{dyn}} = 1.0 \text{ V}$. Esta corriente es provista directamente por el generador de la entrada lógica a ; cualquier componente de acoplamiento interno hacia el canal ya se encuentra físicamente integrada en la corriente de fuente $I_s(M_1)$. Por rigor metodológico, **no debe sumarse independientemente por segunda vez** al balance nodal de dyn .
5. **Partición de Ramas de Descarga:** Antes de compensar la inyección de precarga, la corriente saliente de dyn se distribuye:

Tabla 4: Balance nodal promedio de corrientes terminales en el nodo *dyn* durante la ventana de retención ($t \in [10.0 \text{ ns}, 1000.52 \text{ ns}]$, $\Delta t = 990.52 \text{ ns}$, 45 nm HP).

Rama / Terminal de Conexión	27°C	85°C	Factor Térmico	Mecanismo y Rol Físico en el Nodo <i>dyn</i>
Drenaje hacia PDN Footed, $\langle I_s(M_1) \rangle$	+110.53 pA	+430.89 pA	3.90×	Subumbral con DIBL y uniones reverse en la pila apilada ($V_{SB} \in [0.1, 0.25] \text{ V}$).
Inyección de Precarga, $\langle I_d(M_p) \rangle$	−12.26 pA	−56.08 pA	4.57×	PMOS en corte ($V_{GS} = 0 \text{ V}$, $V_{DS} \approx 0 \text{ V}$); inyecta carga reconstitutiva hacia <i>dyn</i> .
Compuerta PMOS Inversor, $\langle I_g(M_{pi}) \rangle$	+76.31 pA	+49.86 pA	0.65×	Túnel de compuerta directo ($V_{GD} \approx 1.0 \text{ V}$); drena portadores de <i>dyn</i> .
Compuerta NMOS Inversor, $\langle I_g(M_{ni}) \rangle$	+16.44 pA	+0.61 pA	0.04×	Túnel de compuerta NMOS ($V_{GS} \approx 1.0 \text{ V}$ en t_0 , decae al polarizarse).
Partición de Corriente Saliente de <i>dyn</i> (Antes de Descontar Precarga M_p)				
Rama PDN / Inversor Dominó	54.4 % / 45.6 %	89.5 % / 10.5 %	—	A 85°C, el crecimiento subumbral (3.90×) domina sobre el túnel.
Corriente Neta Demandada, $\langle I_{\text{net,dev}} \rangle$	+191.02 pA	+425.28 pA	2.23×	Suma algebraica neta de semiconductores ($\sum I_{\text{terminales}}$).
Corriente Capacitor Carga, $\langle I(C_L) \rangle$	−174.73 pA	−389.91 pA	2.23×	Integración directa de $C_L = 2.0 \text{ fF}$ en RAW; suministra el 91.5 % de la descarga.
Remanente Parásito Dinámico	+16.29 pA	+35.37 pA	2.17×	Suministrado por la capacitancia parásita aparente ($C_{\text{par}} \approx 0.186 \text{ fF}$).
Compuerta Externa NMOS M_1 , $I_g(M_1)$	−41.604 pA	−41.604 pA	1.00×	Corriente terminal supplied por la entrada externa <i>a</i> ; no descarga el nodo <i>dyn</i> .

- A 27°C: 54.4 % hacia la PDN (110.53 pA) frente a 45.6 % hacia las compuertas del inversor (92.75 pA).
- A 85°C: 89.5 % hacia la PDN (430.89 pA) frente a 10.5 % hacia las compuertas (50.47 pA).

Estas proporciones describen estrictamente el reparto entre ramas circuitales y no constituyen una descomposición matemática aislada entre portadores subumbral puros y corriente túnel.

4.2.1 Investigación Experimental de GIDL por Ablación Controlada

Para aislar la corriente de fuga inducida por drenador (*Gate-Induced Drain Leakage*, GIDL), se contrastó el modelo canónico 45 nm HP frente a un modelo modificado en la librería auxiliar `modelos/ptm45hp_aux.lib` donde se forzó el parámetro `agidl = 0.0`.

Bajo las condiciones operativas de retención ($V_{DS} = 1.0 \text{ V}$, $V_{GS} = 0 \text{ V}$, $V_{SB} = 0 \text{ V}$), la diferencia en corriente de drenador resultó nula dentro de la precisión numérica del simulador ($\Delta I_D = 0.0 \text{ A}$), mientras que la corriente de sustrato registró una variación infinitesimal $|\Delta I_B| \sim 2.5 \times 10^{-20} \text{ A}$, indistinguible del ruido numérico de punto flotante. Se concluye que la contribución GIDL no tiene impacto práctico medible en la tasa de descarga del nodo *dyn* bajo la polarización analizada, sin que ello autorice a postular una inexistencia física absoluta del fenómeno en regímenes de campo ultra-intenso.

4.3 Dependencia Térmica y Comparación Tecnológica Tri-Nodo

El modelo analítico clásico predice que la corriente subumbral escala exponencialmente con la temperatura:

$$I_{\text{sub}}(T) \propto \left(\frac{kT}{q} \right)^2 \exp \left(\frac{V_{GS} - V_{th}(T)}{n(kT/q)} \right) \quad (8)$$

con un corrimiento lineal del voltaje de umbral aproximado tradicionalmente en la literatura como $\frac{dV_{th}}{dT} \approx -1.0 \text{ mV/}^\circ\text{C}$. En el modelo PTM BSIM4 implementado, la modulación térmica responde al parámetro intrínseco $k_{t1} = -0.11 \text{ V}$, derivando una pendiente analítica de:

$$\frac{\Delta V_{th}}{\Delta T} = \frac{k_{t1}}{T_{\text{nom}}} = \frac{-0.11 \text{ V}}{300.15 \text{ K}} \approx -0.366 \text{ mV/}^\circ\text{C} \implies \Delta V_{th}(85^\circ\text{C} - 27^\circ\text{C}) \approx -21.2 \text{ mV} \quad (9)$$

la cual exhibe una atenuación intrínseca más moderada frente a la regla heurística de $-1.0 \text{ mV}/^\circ\text{C}$ ($\Delta V_{th} \approx -58 \text{ mV}$).

Factores Térmicos Multi-Nivel:

- **Transistor NMOS aislado en banco DC** ($V_{DS} = 1.0 \text{ V}$): Al elevar la temperatura de 27°C a 85°C , el factor térmico se gradúa según el potencial de cuerpo: $3.13\times$ para $V_{SB} = 0.0 \text{ V}$ ($5.51 \rightarrow 17.25 \text{ nA}$), $4.13\times$ para $V_{SB} = 0.3 \text{ V}$ ($0.84 \rightarrow 3.49 \text{ nA}$), y $4.63\times$ para $V_{SB} = 0.6 \text{ V}$ ($0.18 \rightarrow 0.83 \text{ nA}$).
- **Red Pull-Down completa in situ**: La corriente terminal $I_s(M_1)$ pasa de 110.53 pA a 430.89 pA , reflejando un factor térmico terminal de $3.90\times$. Este factor se sitúa entre los valores medidos en banco DC a $V_{SB} = 0.0$ y 0.3 V ; es compatible con la modulación por efecto cuerpo y apilamiento, pero no determina por sí solo las tensiones internas n_1, n_2, n_3 ni constituye una cota universal para la red.

4.3.1 Consolidación Tecnológica: 45 nm HP, 45 nm LP y 130 nm Bulk

Se replicó el ensayo de retención sobre tres plataformas semiconductoras distintas según la tarea 3 de la guía. La Tabla 5 resume las métricas cuantitativas, y la Figura 8 exhibe las curvas de retención normalizadas frente al ancho del keeper W_{kp} .

Tabla 5: Consolidación tecnológica tri-nodo de retención en el nodo dinámico sin keeper ($T_{\text{stop}} = 1.0 \mu\text{s}$, $C_L = 2.0 \text{ fF}$, reloj detenido en evaluación con PDN abierta $A = B = C = 0$).

Tecnología / Proceso	Temp.	V_{DD}	$V_{dyn}(1 \mu\text{s})$	$t_{\text{hold}} [t_{\text{cross}}]^*$	W_{kp} mín. ensayado	Estado y Diagnóstico Físico
45 nm HP	27°C	1.0 V	0.9370 V	$> 1.0 \mu\text{s}$ (Cens.)	No req.	CUMPLE ($V_{dyn} > 0.90 V_{DD}$). Fuga subumbral moderada.
45 nm HP	85°C	1.0 V	0.8309 V	608.17 ns [608.69 ns]	10.5 nm (malla fina)	FALLA criterio $0.90 V_{DD}$; CUMPLE nivel lógico ($V_{dyn} > V_M \approx 0.50 \text{ V}$).
45 nm LP	27°C	1.1 V	1.1275 V	$> 1.0 \mu\text{s}$ (Cens.)	No req.	CUMPLE . Óxido grueso ($t_{oxe} = 1.8 \text{ nm}$) y V_{th} elevado suprimen fuga.
45 nm LP	85°C	1.1 V	1.1257 V	$> 1.0 \mu\text{s}$ (Cens.)	No req.	CUMPLE . Retención robusta sin keeper ($I_{leak} \sim 7 \text{ pA}$).
130 nm Bulk	27°C	1.3 V	1.0178 V	318.31 ns [318.83 ns]	15.0 nm	FALLA criterio $0.90 V_{DD}$ (1.17 V); CUMPLE lógico ($V_{dyn} > V_M \approx 0.60 \text{ V}$).
130 nm Bulk	85°C	1.3 V	0.8770 V	167.53 ns [168.05 ns]	15.0 nm	FALLA estricto; CUMPLE lógico. Requiere keeper por fuga de canal ancho.

* $t_{\text{hold}} \equiv t_{\text{cross}} - t_{\text{eval_start}}$, con $t_{\text{eval_start}} = 0.52 \text{ ns}$ y t_{cross} medido desde el inicio del transitorio hasta el cruce con $0.90 V_{DD}$. La duración neta de evaluación ensayada es de $T_{\text{ret}} = 1000.0 \text{ ns} = 1.0 \mu\text{s}$ ($T_{\text{stop}} = 1000.52 \text{ ns}$). Casos sin cruce se reportan formalmente censurados ($t_{\text{hold}} > 1.0 \mu\text{s}$). La ventana para el balance de corrientes y cálculo de C_{eff} emplea el intervalo cuasi-estacionario $t \in [10.0 \text{ ns}, 1000.52 \text{ ns}]$ ($\Delta t = 990.52 \text{ ns}$) para excluir el acoplamiento transitorio del reloj ($CLK : 0 \rightarrow 1 \text{ V}$). W_{kp} corresponde al menor ancho evaluado en la malla de simulación que satisface retención, no a una regla DRC universal.

1. **Tecnología 45 nm Low Power (LP, $V_{DD} = 1.1 \text{ V}$)**: Exhibe menor caída del nodo en este ensayo. El óxido de compuerta más grueso ($t_{oxe} = 1.80 \text{ nm}$) y el umbral nominal mayor ($V_{th0} \approx 0.62 \text{ V}$) contribuyen a reducir las fugas; a 85°C se midieron 7.06 pA de corriente media de alimentación y 3.40 pA en la rama PDN (magnitudes distintas). El nodo termina en 1.1275 V a 27°C y 1.1257 V a 85°C ; la sobretensión inicial por acoplamiento no equivale a ganancia de carga neta. No requiere keeper para satisfacer el criterio en la ventana simulada de $1 \mu\text{s}$ ($t_{\text{hold}} > 1.0 \mu\text{s}$, formalmente censurado en $T_{\text{ret}} = 1000.0 \text{ ns}$).




Figura 8: Tensión normalizada de retención $V_{dyn}(1 \mu s) / V_{DD}$ en función de W_{kp} para 45 nm HP, 45 nm LP y 130 nm Bulk a 27°C y 85°C ($T_{stop} = 1 \mu s$).

2. Tecnología 130 nm Bulk ($V_{DD} = 1.3$ V): En la configuración ensayada, con $W_n = 3 \times 260$ nm = 780 nm y $C_L = 2$ fF, la red presenta una descarga apreciable: cruza el umbral de $0.90 V_{DD} = 1.17$ V en $t_{cross} = 318.83$ ns ($t_{hold} = 318.31$ ns) a 27°C y en $t_{cross} = 168.05$ ns ($t_{hold} = 167.53$ ns) a 85°C. A 85°C termina en 0.8770 V; aunque la salida no conmuta espuriamente ($V_M \approx 0.60$ V), **falla el criterio estricto de retención**. El ancho $W_{kp} = 15.0$ nm es el menor punto ensayado en la malla de simulación que lo satisface, no un límite físico universal intrínseco. Asimismo, la comparación entre nodos involucra variaciones simultáneas en W_n y V_{DD} , por lo que no aísla de forma exclusiva el efecto intrínseco de la tecnología.

Efecto del Keeper en 45 nm HP: La adición de un transistor PMOS gobernado por la salida restauradora *out* sostiene el nodo flotante. En los anchos discretos ensayados entre 10.5 y 180 nm (incluido el punto de la guía $W_{kp} = 22$ nm), se obtiene $V_{dyn}(1 \mu s) > 0.9999$ V a ambas temperaturas. No se ha demostrado retención ilimitada ni un ancho mínimo continuo. El valor $W_{kp} = 10.5$ nm corresponde a la cota inferior evaluada en la malla de simulación fina que converge y satisface retención; en el modelo BSIM4 PTM 45 nm, el parámetro intrínseco $W_{int} = 5$ nm impone un ancho eléctrico efectivo $W_{eff} = W - 2W_{int} = W - 10$ nm, por lo que valores $W \leq 10$ nm (e.g., $W_{kp} = 1$ nm) generan $W_{eff} \leq 0$ y provocan el aborto numérico inmediato del simulador. Dicho límite numérico del modelo no debe confundirse con una regla de diseño de fundición (DRC).

4.4 Evaluación de Contención y Penalización de Velocidad en Evaluación Activa

Aunque un keeper suficientemente dimensionado compensa la descarga por fugas durante la ventana simulada, su presencia introduce el fenómeno de **contención de corriente** (*keeper contention*) durante la fase de evaluación activa ($CLK = 1, A = B = C = 1$). En el instante en que la PDN comienza a descargar el nodo dinámico, la salida del inversor dominó aún permanece en nivel bajo ($out = 0$ V), manteniendo al keeper encendido. El keeper disputa corriente con los transistores NMOS en serie, inyectando portadores desde V_{DD} y demorando la conmutación hacia tierra.

Conforme a la tarea 4 de la guía, se define una razón geométrica de dimensionamiento relativo r que normaliza el ancho del keeper respecto al ancho equivalente de la red de descarga (PDN). En la tecnología 45 nm HP, el ancho unitario de referencia es $W_{n,unit} = 90$ nm. Para compensar la degradación por apilamiento, los transistores de la PDN se dimensionan a $W_{n,stack} = 3 \times W_{n,unit} = 270$ nm. Dado que la PDN footed consta de 4 transistores NMOS en serie (tres de la compuerta lógica M_1, M_2, M_3 y el transistor footed de reloj M_f , todos con $W_n = 270$ nm y $L_n = 45$ nm), el ancho equivalente de la

pila en serie se aproxima geoméricamente por:

$$W_{PDN,eq} \approx \frac{W_{n,stack}}{4} = \frac{270 \text{ nm}}{4} = 67.5 \text{ nm} \quad (10)$$

Adoptando longitudes nominales de canal idénticas ($L_p = L_n = 45 \text{ nm}$), la razón de aspecto de dimensionamiento resulta:

$$r \equiv \frac{(W/L)_{kp}}{(W/L)_{PDN,eq}} = \frac{W_{kp}/L_p}{W_{PDN,eq}/L_n} = \frac{W_{kp}/45 \text{ nm}}{67.5 \text{ nm}/45 \text{ nm}} = \frac{W_{kp}}{67.5 \text{ nm}} \quad (11)$$

Es fundamental precisar que r constituye una métrica heurística y puramente geométrica de dimensionamiento relativo adoptada según la guía docente, y **no** un cómputo riguroso de la resistencia efectiva de conmutación o una extracción dinámica de pequeña señal (la cual se ve fuertemente afectada por la saturación de velocidad, el efecto de cuerpo variable $V_{SB} > 0$ a lo largo de la pila y las tensiones transitorias de sobremarcha $V_{GS} - V_{th}$). La rúbrica docente fija como cota estricta que la penalización en el retardo de evaluación no debe exceder el 10 %:

$$\text{Penalización } \Delta t_{pHL} \equiv \frac{t_{pHL,dyn}(W_{kp}) - t_{pHL,base}}{t_{pHL,base}} \times 100 \% < 10.0 \% \quad (12)$$

donde el retardo de referencia sin keeper a 85°C es $t_{pHL,base} = 31.80 \text{ ps}$ en 45 nm HP y 105.74 ps en 45 nm LP.

Tabla 6: Penalización de velocidad en evaluación activa ($A = B = C = 1$) bajo peor caso térmico (85°C , $C_L = 2.0 \text{ fF}$, $C_{out} = 1.0 \text{ fF}$).

Arquitectura / Configuración	W_{kp}	$r = \frac{W_{kp}}{67.5 \text{ nm}}$	$t_{pHL,dyn}$	Penaliz. Δt_{pHL}	Estado frente a Cota Estricta < 10.0 %
Tecnología 45 nm HP ($V_{DD} = 1.0 \text{ V}$, $t_{pHL,base} = 31.80 \text{ ps}$)					
Sin Keeper (Referencia)	—	—	31.80 ps	0.00 %	Referencia base inalterada.
Keeper Convencional (Mín. Malla)	10.5 nm	0.156	32.96 ps	+3.64 %	CUMPLE. Mínimo ensayado en la malla de simulación.
Keeper Convencional (Punto Guía §7)	22.0 nm	0.326	33.47 ps	+5.25 %	CUMPLE. Cumple holgadamente velocidad y retención.
Keeper Convencional (Frontera Máx.)	38.0 nm	0.563	34.96 ps	+9.94 %	CUMPLE. Máximo ancho ensayado que cumple velocidad (+9.96 % Config B).
Keeper Convencional (Primer Fallo)	39.0 nm	0.578	35.09 ps	+10.35 %	FALLA. Excede la cota estricta del 10.0 %.
Keeper Convencional Unitario	45.0 nm	0.667	35.90 ps	+12.90 %	FALLA. Inadmisible ($I_{kp,m\acute{a}x} = 17.65 \mu\text{A}$).
Keeper Convencional Límite	180.0 nm	2.667	∞	∞	FALLA SEVERA. Pérdida de conmutación ($V_{dyn,min} = 0.633 \text{ V} > V_M$).
Tecnología 45 nm LP ($V_{DD} = 1.1 \text{ V}$, $t_{pHL,base} = 105.74 \text{ ps}$)					
Keeper LP (Frontera Máxima)	36.0 nm	0.533	116.30 ps	+9.99 %	CUMPLE. Máximo ensayado admisible en LP.
Keeper LP (Primer Fallo)	37.0 nm	0.548	116.78 ps	+10.45 %	FALLA. Excede la cota estricta del 10.0 %.
Alternativa Complementaria: Keeper Condicional (45 nm HP @ 85°C)					
Control 2 PMOS Serie ($\tau = 0 \text{ ps}$)	45.0 nm	0.667	33.61 ps	+5.69 %	CUMPLE. $I_{kp,m\acute{a}x} = 9.38 \mu\text{A}$, solapamiento de 52 ps.
Keeper Condicional con 3 Inv.	45.0 nm	0.667	33.43 ps	+5.11 %	CUMPLE. $I_{kp,m\acute{a}x} = 9.40 \mu\text{A}$, solapamiento acortado a 44 ps.

Los resultados cuantitativos se exponen en la Tabla 6 y en la Figura 9:

■ **Frontera Crítica en 45 nm HP @ 85°C :**




Figura 9: Penalización porcentual del retardo de evaluación Δt_{pHL} en función de W_{kp} y de la razón de aspecto r (45 nm HP @ 85°C), identificando la malla gruesa y el refinamiento de 1 nm en la frontera del 10.0 %.

- $W_{kp} = 38.0$ nm ($r = 0.563$): es el **máximo ancho ensayado que satisface la cota de velocidad**, registrando $t_{pHL} = 34.96$ ps ($\Delta t_{pHL} = +9.94$ % bajo Configuración A y $+9.96$ % bajo Configuración B de alta precisión numérica).
 - $W_{kp} = 39.0$ nm ($r = 0.578$): es el primer ancho ensayado que **incumple la cota**, alcanzando $\Delta t_{pHL} = +10.35$ %.
 - Un keeper convencional unitario ($W_{kp} = 45$ nm, $r = 0.667$) induce una degradación inadmisibles de $+12.90$ % ($t_{pHL} = 35.90$ ps), drenando una corriente de pico de contención de $I_{kp,m\acute{a}x} = 17.65$ μ A.
 - Para anchos desmedidos ($W_{kp} = 180$ nm, $r = 2.667$), la contención impide que la PDN descargue el nodo ($V_{dyn,min} = 0.633$ V $> V_M$), provocando una falla lógica catastrófica por pérdida total de conmutación.
- **Frontera Crítica en 45 nm LP @ 85°C:** Debido a la menor corriente de saturación de la PDN, el límite estricto se desplaza a $W_{kp} = 36.0$ nm ($r = 0.533$), el cual cumple con $\Delta t_{pHL} = +9.99$ % (116.30 ps), mientras que 37.0 nm supera el umbral con $+10.45$ %.

4.5 Compromiso Retención/Velocidad y Ventana de Viabilidad Conjunta

La intersección simultánea de ambos requerimientos define la **ventana de viabilidad conjunta**:

$$W_{viable} = \left\{ W_{kp} \in \mathbb{R}^+ : V_{dyn}(1.0 \mu s) \geq 0.90 V_{DD} \quad \wedge \quad \Delta t_{pHL}(W_{kp}) < 10.0 \% \right\} \quad (13)$$




Figura 10: Ventana de viabilidad conjunta retención vs contención para la NAND3 en 45 nm HP a 85°C. Los puntos de retención entre 31 nm y 34 nm se infieren a partir de la tendencia observada en los puntos simulados y la monotonicidad teórica esperada de la corriente del keeper con el ancho de canal, mientras que los valores de contención provienen de simulación transitoria directa.

Como se ilustra en la Figura 10, en 45 nm HP a 85°C, la ventana viable delimitada sobre la malla de simulación comprende:

$$W_{kp} \in [10.5 \text{ nm}, 38.0 \text{ nm}] \iff r \in [0.156, 0.563] \quad (14)$$

Delimitación Metodológica de Evidencia Directa e Inferida: El respaldo experimental sobre la malla ensayada distingue tres regímenes: (1) **Puntos viables con simulación directa completa:** los anchos $W_{kp} = 10.5, 15, 22, 30, 35, 36, 37$ y 38 nm cuentan con simulaciones independientes de retención durante $1.0 \mu\text{s}$ y de retardo activo, verificando simultáneamente ambos criterios con una penalización máxima de **+9.94 %** en 38 nm . (2) **Punto de control externo de frontera:** $W_{kp} = 39 \text{ nm}$, ensayado directamente en ambos requisitos, queda fuera de la ventana viable al identificar el primer incumplimiento estricto de velocidad ($\Delta t_{pHL} = +10.35 \%$). (3) **Retención inferida:** para los anchos intermedios $W_{kp} = 31, 32, 33$ y 34 nm , la contención proviene de simulación transitoria directa en malla de 1 nm , mientras que la retención durante $1 \mu\text{s}$ se infiere por la monotonicidad teórica de la corriente restauradora y la cota observada en los extremos simulados ($V_{dyn} > 0.9999 \text{ V}$ en 30 y 35 nm).

Por consiguiente, la ventana viable $[10.5, 38.0] \text{ nm}$ queda demostrada empíricamente sobre la malla ensayada, sin postular continuidad analítica universal para todo valor intermedio ni reglas de diseño de fabricación (DRC) comerciales.

4.6 Alternativas de Diseño: Keeper Condicional con Línea de Retardo

La respuesta a la tarea 5 de la guía confirma que, aunque existe una ventana viable en 45 nm HP , esta se encuentra restringida a anchos sub-micrométricos estrechos ($W_{kp} \leq 38 \text{ nm}$). Un diseñador que restrinja el keeper al transistor unitario de referencia cuadrada ($W = L = 45 \text{ nm}$), adoptado como cota de dimensionamiento frente a anchos sub-litográficos sin respaldo de reglas DRC comerciales, queda automáticamente fuera de la especificación de velocidad ($\Delta t_{pHL} = +12.90 \%$, con $t_{pHL} = 35.90 \text{ ps}$).

Para superar esta limitación, se implementó y ensayó la arquitectura de **Keeper Condicional** en el marco de este proyecto. La topología reemplaza el transistor simple por dos dispositivos PMOS en serie ($W = 45 \text{ nm}$ cada uno):

- $M_{k,fb}$: Conectado al nodo dinámico *dyn*, gobernado por la salida *out* como lazo de realimentación.
- $M_{k,en}$: Conectado a V_{DD} , gobernado por una señal de habilitación retrasada CLK_{del} generada por una cadena de 3 inversores estáticos ($W_n = 90 \text{ nm}$, $W_p = 135 \text{ nm}$, retardo $\tau_{del} \approx 16.15 \text{ ps}$).

La Figura 11 detalla la respuesta transitoria y la corriente instantánea de contención, contrastando cuatro arquitecturas:

1. **A (Sin Keeper):** Referencia base ideal sin contención ($t_{pHL} = 31.80 \text{ ps}$).
2. **B (Keeper Convencional de 45 nm):** Fuerte contención con pico $I_{kp,m\acute{a}x} = 17.65 \mu\text{A}$, extendiéndose durante 50.0 ps (intervalo de solapamiento $t \in [22.0, 72.0] \text{ ps}$) y penalizando el retardo en **+12.90 %** (35.90 ps).
3. **C (Control de 2 PMOS Serie Síncronos, $\tau = 0 \text{ ps}$):** Al disponer dos PMOS en serie comandados síncronamente, la duplicación de la resistencia de canal abate el pico de corriente a $9.38 \mu\text{A}$ (reducción de 46.9%), reduciendo la penalización a **+5.69 %** (33.61 ps) con una duración de solapamiento de 52.0 ps ($t \in [22.0, 74.0] \text{ ps}$).
4. **D (Keeper Condicional con 3 Inversores de Retardo):** La cadena retardada introduce un desfase en el inicio de la contención ($t_{start} = 22.0 \rightarrow 30.0 \text{ ps}$) y anticipa el corte del keeper respecto a la descarga de *dyn*, reduciendo la duración del solapamiento de contención a 44.0 ps ($t \in [30.0, 74.0] \text{ ps}$). La penalización cae a **+5.11 %** (33.43 ps).

Causalidad Física No Lineal y Rol del Retardo: Es imperativo destacar la explicación física subyacente: en la configuración con cadena de retardo se observa simultáneamente una menor **duración temporal** del solapamiento de contención (de 52.0 ps en C a 44.0 ps en D, frente a 50.0 ps en B) y una menor penalización de retardo ($+5.69 \% \rightarrow +5.11 \%$), sin que se reduzca el valor pico de corriente de contención ($I_{kp,m\acute{a}x}$ pasa de $9.38 \mu\text{A}$ a $9.40 \mu\text{A}$, con una variación menor al 0.3% atribuible a acoplamientos parásitos de compuerta). Si bien la reducción del tiempo de conflicto disminuye el intervalo




Figura 11: Descomposición causal del transitorio de evaluación activa ($A = B = C = 1$) en 45 nm HP a 85°C, comparando las formas de onda $V(dyn)$, la corriente instantánea de contención $I_{kp}(t)$ y la penalización de retardo.

durante el cual el keeper disputa portadores contra la red de descenso, no debe atribuirse causalidad exclusiva a dicho recorte temporal sin un experimento de ablación que desacople completamente el retardo de la conmutación de los transistores y las cargas nodales internas.

Compromiso de Sobrecarga de Reloj (Clock Overhead): La inclusión del primer inversor de retardo agrega la capacitancia de su compuerta ($W_n = 90 \text{ nm}, W_p = 135 \text{ nm} \Rightarrow C_g \approx 0.279 \text{ fF}$) a la red de distribución de reloj, la cual originalmente excitaba únicamente a M_p y M_f ($C_{clk,base} \approx 0.503 \text{ fF}$). Esto representa un incremento puramente geométrico de área de compuerta estimado en $\Delta C_{clk}/C_{clk,base} \approx +55.5 \%$.

Validación de Inmunidad y Robustez:

- **Retención Estática (1.0 μs):** En reposo ($CLK = 1, A = B = C = 0$), la salida del tercer inversor se fija en nivel bajo permanente, manteniendo habilitado el keeper condicional y garantizando $V_{dyn}(1 \mu s) = 1.0000 \text{ V}$ sin caída.
- **Recuperación frente a Compartición de Carga ($CLK = 1, A = B = 1, C = 0$):** Sometido al peor caso de compartición (Actividad 2), el nodo experimenta una caída inicial a $V_{dyn,min} = 0.9247 \text{ V}$ ($\Delta V = 75.3 \text{ mV}$); el keeper condicional restaura el potencial dinámico hasta 0.9980 V antes de culminar la evaluación, asegurando que la salida se mantenga inmutable ($V_{out} < 0.18 \text{ mV}$).

En las condiciones y tiempos ensayados, el keeper condicional permite usar transistores de 45 nm y cumplir simultáneamente la retención durante la ventana ensayada de $1 \mu s$ y el límite de penalización de velocidad del 10%. No se postula retención ilimitada; su comportamiento a escalas temporales mayores requeriría modelamiento adicional de fugas en reposo prolongado.