# MICROELECTRÓNICA

Ejercicios resueltos: Lógica CMOS Dinámica

MsC. Luz Adanaqué Infante

22 de septiembre de 2026

**Datos de la tecnología** (0,35 µm)

Salvo indicación contraria, en todos los ejercicios se emplean los siguientes valores de referencia:

- $V_{DD} = 3{,}3\,\text{V}$, $V_{Tn} = 0{,}5\,\text{V}$, $|V_{Tp}| = 0{,}6\,\text{V}$.
- Resistencia equivalente de un transistor unitario ($W/L = 1$): $R_{eq,n} = 13\,\text{k}\Omega$ y $R_{eq,p} = 31\,\text{k}\Omega$.
- Modelo de retardo por resistencia equivalente: $t_p = 0{,}69\,R_{eq}\,C$.
- $S_n$ y $S_p$ denotan el factor de escala ($W/L$) de NMOS y PMOS respecto del transistor unitario. Se desprecia el efecto cuerpo salvo que se pida lo contrario.

## Ejercicio 1 — Diseño y dimensionamiento de una compuerta dominó

**Enunciado**

Se desea implementar la función lógica

$$f = A\,(B + C) + D$$

a) Dibuje la implementación en **lógica dinámica de una etapa** (con transistor de pie $M_e$) y en **lógica dominó**. Indique qué señal entrega cada nodo de salida y cuántos transistores requiere cada alternativa. Compare con la realización CMOS estática.

b) Construya una tabla que describa el estado del nodo dinámico $X$ y de la salida $f$ en las fases de precarga y evaluación para las combinaciones de entrada $ABCD = 0000$, 1100, 0110 y 0001.

c) Dimensione los transistores de la PDN (incluido $M_e$) de manera que, en el *peor caso*, la red de descarga tenga la misma resistencia equivalente que un NMOS unitario. El transistor de precarga tiene $S_p = 2$.

d) Explique por qué las entradas de la compuerta dominó sólo pueden realizar transiciones $0 \to 1$ durante la fase de evaluación y qué ocurriría con la entrada $D$ si ésta hiciera una transición $1 \to 0$ a mitad de dicha fase.

**Solución**

**a) Topología y número de transistores.** En lógica dinámica la función se implementa en la PDN igual que en CMOS estática: la red conduce cuando $f = 1$, de modo que el nodo dinámico entrega

$$X = \overline{A(B + C) + D}.$$

La compuerta dinámica de *una etapa* entrega por tanto $\overline{f}$ (salida inversora). Para obtener $f$ sin





Figura 1: Compuerta dinámica de una etapa (nodo $X$) y compuerta dominó (nodo $f$) para $f = A(B + C) + D$.

inversión se añade el inversor estático, que es exactamente la estructura **dominó** (Figura 1).


| Estilo | PDN | Extra | Total |
|---|---|---|---|
| Dinámica 1 etapa ($\overline{f}$) | 4 | $M_p$, $M_e$ | $4 + 2 = 6$ |
| Dominó ($f$) | 4 | $M_p$, $M_e$, inversor | $4 + 2 + 2 = 8$ |
| CMOS estática ($\overline{f}$) | 4 | PUN (4) | $2n = 8$ |
| CMOS estática ($f$) | 4 | PUN (4) + inversor | 10 |

La dinámica requiere $n + 2$ transistores frente a $2n$ de la estática; la ventaja crece con el *fan-in*. Además, sólo la PDN carga las entradas (un transistor por entrada), lo que reduce la capacidad de entrada a la mitad.

**b) Tabla de fases.** Durante la precarga ($\phi = 0$) $M_p$ conduce y $M_e$ está en corte: $X = 1$ y $f = 0$ *independientemente de las entradas*. Durante la evaluación ($\phi = 1$) $X$ se descarga sólo si existe camino a tierra.

| $A$ | $B$ | $C$ | $D$ | Precarga ($\phi = 0$) | | Evaluación ($\phi = 1$) | |
|---|---|---|---|---|---|---|---|
| | | | | $X$ | $f$ | $X$ | $f$ |
| 0 | 0 | 0 | 0 | 1 | 0 | 1 (retenido en $C_L$) | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 (vía $M_A$–$M_B$–$M_e$) | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 | 1 ($M_A$ abierto) | 0 |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 (vía $M_D$–$M_e$) | 1 |

Obsérvese que la salida dominó sólo puede permanecer en 0 o hacer una única transición $0 \to 1$ dentro de la evaluación: nunca vuelve a 0 hasta la siguiente precarga. El diagrama temporal de la Figura  muestra los cuatro ciclos de reloj consecutivos, con las entradas cambiando durante la precarga (de modo que estén estables al inicio de la evaluación).




figureDiagrama temporal de la compuerta dominó $f = A(B + C) + D$ para las cuatro combinaciones del ítem b). El nodo $X$ se precarga a 1 en cada ciclo y sólo se descarga cuando existe camino a tierra; $f$ únicamente hace transiciones $0 \to 1$ dentro de la evaluación y regresa a 0 durante la precarga siguiente.

**c) Dimensionamiento de la PDN.** Con el método de la resistencia equivalente, $n$ transistores en serie de tamaño $S$ presentan $R = n\,R_{eq,n}/S$. Se exige que el peor camino de descarga tenga $R = R_{eq,n}$ (equivalente a un NMOS unitario).
*Peor camino*: $M_A \to M_B$ (o $M_C$) $\to M_e$, tres transistores en serie. Con tamaños iguales:

$$\frac{3\,R_{eq,n}}{S} = R_{eq,n} \;\Rightarrow\; S_A = S_B = S_C = S_e = 3.$$

El transistor $M_e$ es común a ambas ramas, por lo que ya queda fijado en $S_e = 3$. Para la rama de $D$ (dos transistores en serie) se impone la misma resistencia total:

$$\frac{R_{eq,n}}{S_D} + \frac{R_{eq,n}}{3} = R_{eq,n} \;\Rightarrow\; \frac{1}{S_D} = 1 - \frac{1}{3} = \frac{2}{3} \;\Rightarrow\; S_D = 1{,}5.$$

Resumen: $S_A = S_B = S_C = 3$, $S_D = 1{,}5$, $S_e = 3$, $S_p = 2$ (dado). Un error frecuente es asignar $S_D = 2$ "por ser dos transistores en serie"; esto es incorrecto porque $M_e$ ya fue sobredimensionado por la rama crítica, y $M_D$ puede ser más pequeño.

**d) Regla de transición única.** La salida del inversor está en 0 tras la precarga y, al ser la entrada de la compuerta siguiente, sólo puede hacer $0 \to 1$. Si una entrada hiciera $1 \to 0$ durante la evaluación, sería porque previamente estuvo en 1 el tiempo suficiente para descargar (parcial o totalmente) el nodo $X$; como el nodo dinámico es de alta impedancia, *esa carga no se puede recuperar* hasta la próxima precarga. Concretamente, si $D$ pasa de 1 a 0 a mitad de la evaluación:

- $X$ ya se descargó a través de $M_D$–$M_e$ (o bajó por debajo de $V_M$ del inversor) y $f$ pasó a 1;
- al abrirse $M_D$ no existe camino a $V_{DD}$: $X$ queda en 0 y $f$ permanece en 1, aunque lógicamente $f$ debería valer 0.

El resultado es un **error lógico irrecuperable** en ese ciclo. Por ello las entradas deben estar estables durante la evaluación y, en cadenas dominó, provenir de otras compuertas dominó (o de lógica estática que ya esté estabilizada al inicio de la evaluación).

## Ejercicio 2 — Compartición de carga (*charge sharing*)

**Enunciado**

La Figura 2 muestra una compuerta NAND-2 dinámica con pie. La capacidad del nodo de salida es $C_L = 100\,\text{fF}$ y las capacidades parásitas de los nodos internos son $C_a$ (nodo $X$) y $C_b = 20\,\text{fF}$. Durante la precarga todas las entradas están en 0, de modo que $C_a$ y $C_b$ están descargadas. En la evaluación $B$ permanece en 0 y $A$ realiza una transición $0 \to 1$. La salida *Out* ataca un inversor estático simétrico con $V_M = V_{DD}/2$.

a) Determine la condición frontera $C_a/C_L$ que separa los dos regímenes de compartición de carga y evalúela numéricamente.

b) Calcule la caída $\Delta V_{out}$ y el valor final de *Out* para $C_a = 15\,\text{fF}$ y para $C_a = 30\,\text{fF}$.

c) ¿Interviene $C_b$ en el fenómeno? Justifique. ¿Qué ocurriría si, además, $B$ hiciera $0 \to 1$ con $A = 1$?

d) Para $C_a = 30\,\text{fF}$ calcule el margen de ruido alto $NM_H$ que le queda al inversor de salida, compárelo con el de la compuerta sin compartición, y proponga dos medidas de diseño para mitigar el problema.





Figura 2: NAND-2 dinámica con capacidades parásitas internas.

**Solución**

**a) Condición frontera.** Al encenderse $M_a$ la carga $Q = C_L V_{DD}$ almacenada en *Out* se redistribuye entre $C_L$ y $C_a$. El nodo $X$ sólo puede subir hasta $V_X = V_{DD} - V_{Tn}$, valor en el que $M_a$ entra en corte ($V_{GS} = V_{Tn}$). Aparecen dos casos:

*Caso 1* ($M_a$ se corta antes de igualar tensiones): $\Delta V_{out} = -\dfrac{C_a}{C_L}\left[V_{DD} - V_{Tn}(V_X)\right]$, válido cuando $|\Delta V_{out}| < V_{Tn}$.

*Caso 2* ($C_a$ grande, $M_a$ permanece en conducción y las tensiones se igualan): $\Delta V_{out} =$

$-V_{DD}\,\dfrac{C_a}{C_a + C_L}$.
La frontera se obtiene igualando $|\Delta V_{out}| = V_{Tn}$ en el caso 1:

$$\frac{C_a}{C_L}\,(V_{DD} - V_{Tn}) = V_{Tn} \;\Rightarrow\; \left.\frac{C_a}{C_L}\right|_{\text{frontera}} = \frac{V_{Tn}}{V_{DD} - V_{Tn}} = \frac{0{,}5}{3{,}3 - 0{,}5} = 0{,}179.$$

**b) Cálculo de $\Delta V_{out}$.**
*Con* $C_a = 15\,\text{fF}$: $C_a/C_L = 0{,}15 < 0{,}179 \Rightarrow$ caso 1.

$$\Delta V_{out} = -\frac{15}{100}\,(3{,}3 - 0{,}5) = -0{,}42\,\text{V}, \qquad V_{out} = 2{,}88\,\text{V}.$$

Verificación: $|\Delta V_{out}| = 0{,}42\,\text{V} < V_{Tn}$, consistente. El nodo $X$ queda en $V_X = V_{DD} - V_{Tn} = 2{,}8\,\text{V}$ y $M_a$ en corte.
*Con* $C_a = 30\,\text{fF}$: $C_a/C_L = 0{,}30 > 0{,}179 \Rightarrow$ caso 2 (las tensiones se igualan).

$$\Delta V_{out} = -3{,}3\,\frac{30}{30 + 100} = -0{,}76\,\text{V}, \qquad V_{out} = V_X = 2{,}54\,\text{V}.$$

Verificación: $V_{GS,a} = 3{,}3 - 2{,}54 = 0{,}76\,\text{V} > V_{Tn}$, luego $M_a$ sigue en conducción y efectivamente se alcanza el equilibrio de tensiones.
*Nota sobre el efecto cuerpo*: en el caso 1, $V_{Tn}(V_X)$ es mayor que $V_{T0}$ porque la fuente de $M_a$ está a $V_X > 0$; ello reduce ligeramente $|\Delta V_{out}|$. Despreciarlo es, por tanto, un cálculo conservador.

**c) Papel de $C_b$.** Con $B = 0$, $M_b$ está en corte y $C_b$ queda aislada del nodo $X$: no participa en la redistribución. Si además $B$ hiciera $0 \to 1$ con $A = 1$, se completaría el camino $M_a$–$M_b$–$M_e$ a tierra y la salida se descargaría por completo: ya no sería compartición de carga sino la *evaluación correcta* de la NAND ($AB = 1 \Rightarrow \text{Out} = 0$). El caso problemático es justamente cuando la función debería mantener Out = 1 pero un transistor *intermedio* se enciende.

**d) Margen de ruido y mitigación.** Sin compartición, $V_{OH} = V_{DD} = 3{,}3\,\text{V}$ y

$$NM_H = V_{OH} - V_{IH} \approx V_{DD} - V_M = 3{,}3 - 1{,}65 = 1{,}65\,\text{V}.$$

Con $C_a = 30\,\text{fF}$ la salida cae a $2{,}54\,\text{V}$ y el margen se reduce a

$$NM'_H = 2{,}54 - 1{,}65 = 0{,}89\,\text{V},$$

es decir, se pierde un 46 % del margen. Un ruido acoplado adicional (*clock feedthrough*, diafonía) de menos de 0,9 V bastaría para conmutar erróneamente el inversor; en la práctica, la pérdida es aún mayor por fugas del nodo durante el resto de la evaluación.
Medidas de diseño:

1. **Transistor *keeper*** (PMOS débil realimentado desde la salida del inversor): repone la carga perdida en Out mientras $f = 0$ y reduce la impedancia del nodo. Debe ser pequeño ($S_p \approx 0{,}5$–$1$) para que la PDN pueda vencerlo durante una descarga legítima.
2. **Precarga de nodos internos**: añadir un PMOS controlado por $CLK$ en el nodo $X$ de manera que $C_a$ se precargue a $V_{DD}$; al estar ambos nodos al mismo potencial no hay redistribución ($\Delta V_{out} = 0$).
3. Complementariamente: ordenar la PDN de modo que las entradas *críticas* (las que llegan tarde) se conecten cerca de la salida y las entradas *estables* cerca de tierra, y aumentar $C_L$ deliberadamente en nodos sensibles.

## Ejercicio 3 — Cascada, temporización y potencia

**Enunciado**

a) Dos inversores dinámicos con pie se conectan directamente en cascada (Figura 3, sin inversores estáticos). Durante la evaluación la entrada $In$ realiza una transición $0 \rightarrow 1$. Trace cualitativamente las formas de onda de $CLK$, $In$, $Out_1$ y $Out_2$, explique el mecanismo de fallo y cómo lo corrige la lógica dominó.

b) Una NAND-4 dinámica (cuatro NMOS de entrada más $M_e$, todos con $S_n = 5$; $M_p$ con $S_p = 2$) carga $C_L = 20\,\text{fF}$. Estime con el método de la resistencia equivalente el tiempo de descarga $t_{pHL}$ y el tiempo de precarga $t_{pre}$. Suponiendo un reloj de ciclo de trabajo 50 % y exigiendo que cada fase dure al menos $3\,t_p$ (asentamiento), determine la frecuencia máxima de reloj.

c) Compare la potencia dinámica de una NOR-2 dinámica y de una NOR-2 estática, ambas con $C_L = 50\,\text{fF}$ y entradas equiprobables e independientes, cuando el reloj es de $f_{CLK} = 500\,\text{MHz}$ y las entradas cambian, en promedio, una vez por ciclo. Exprese el factor de actividad $\alpha$ de cada caso y comente el resultado.





Figura 3: Cascada directa de compuertas dinámicas y formas de onda resultantes.

**Solución**

**a) Fallo de la cascada directa.** Durante la precarga ($CLK = 0$) ambas salidas se cargan a $V_{DD}$; en particular $Out_1 = V_{DD}$ es la entrada de la segunda etapa. Al iniciar la evaluación con $In = 1$:

1. $Out_1$ empieza a descargarse a través de $M_{i1}$–$M_{e1}$, pero lo hace con un retardo finito.
2. Mientras $Out_1 > V_{Tn}$, el transistor $M_{i2}$ está encendido y, como $M_{e2}$ también conduce ($CLK = 1$), existe un camino $Out_2 \rightarrow GND$: $Out_2$ pierde carga aunque, lógicamente, debería permanecer en 1 ($Out_2 = \overline{Out_1} = \overline{\overline{In}} = 1$).
3. El camino se cierra sólo cuando $Out_1$ cae por debajo de $V_{Tn}$; para entonces $Out_2$ ha caído $\Delta V$ y, siendo un nodo de alta impedancia, *no se recupera*.

El origen del problema es que todas las entradas están precargadas a 1 y realizan transiciones $1 \rightarrow 0$, que son precisamente las prohibidas. La lógica dominó inserta un inversor estático tras cada nodo dinámico: la entrada de la etapa siguiente vale 0 tras la precarga y sólo puede hacer $0 \rightarrow 1$, lo que enciende transistores de la PDN *únicamente cuando es necesario y a lo sumo una vez por ciclo*. Alternativa: np-CMOS (NORA), que alterna bloques n (precarga a 1, entrada

a bloques p) y bloques p (precarga a 0, entrada a bloques n) sin inversores intermedios.

**b) Retardos y frecuencia máxima de la NAND-4.**
*Descarga*: cinco NMOS en serie de tamaño $S_n = 5$:

$$R_{PDN} = 5 \cdot \frac{R_{eq,n}}{5} = 13\,\text{k}\Omega, \qquad t_{pHL} = 0{,}69 \cdot 13 \times 10^{3} \cdot 20 \times 10^{-15} = 179\,\text{ps}.$$

*Precarga*: un PMOS con $S_p = 2$:

$$R_p = \frac{R_{eq,p}}{2} = 15{,}5\,\text{k}\Omega, \qquad t_{pre} = 0{,}69 \cdot 15{,}5 \times 10^{3} \cdot 20 \times 10^{-15} = 214\,\text{ps}.$$

Nótese que $t_{pLH} = 0$ para la lógica: la transición a 1 ocurre durante la precarga, en la "zona muerta" en que la compuerta no evalúa.
*Frecuencia máxima*: con ciclo de trabajo 50 % cada fase dura $T/2$ y debe cumplir $T/2 \geq 3\,t_p$ en ambas fases. La fase limitante es la precarga:

$$\frac{T}{2} \geq 3\,t_{pre} = 642\,\text{ps} \;\Rightarrow\; T_{min} = 1{,}28\,\text{ns} \;\Rightarrow\; f_{CLK,max} \approx 780\,\text{MHz}.$$

La fase de evaluación ($3\,t_{pHL} = 537\,\text{ps}$) queda holgada; si se quisiera equilibrar ambas fases, podría aumentarse $S_p$ a costa de mayor capacidad en el nodo de salida y mayor carga sobre la red de reloj (*trade-off* tamaño de $M_p$ vs. potencia del reloj).

**c) Potencia dinámica NOR-2: dinámica vs. estática.**
La energía se consume cuando el nodo de salida se carga desde 0 a $V_{DD}$; la potencia media es $P = \alpha\, C_L\, V_{DD}^2\, f$, con $\alpha$ la probabilidad de una transición $0 \to 1$ por ciclo.
*NOR-2 dinámica*: la salida se precarga a 1 en *todos* los ciclos y se descarga en la evaluación siempre que $A + B = 1$. Con entradas equiprobables, $P(\text{salida} = 0) = 3/4$; cada descarga obliga a una recarga en el ciclo siguiente, luego

$$\alpha_{din} = \tfrac{3}{4}, \qquad P_{din} = 0{,}75 \cdot 50 \times 10^{-15} \cdot 3{,}3^2 \cdot 500 \times 10^{6} = 204\,\mu\text{W}.$$

*NOR-2 estática*: sólo hay consumo cuando la salida pasa de 0 a 1, es decir, cuando se transita desde un estado con salida 0 (prob. 3/4) a uno con salida 1 (prob. 1/4):

$$\alpha_{est} = P_0\, P_1 = \tfrac{3}{4} \cdot \tfrac{1}{4} = \tfrac{3}{16}, \qquad P_{est} = \tfrac{3}{16} \cdot 50 \times 10^{-15} \cdot 3{,}3^2 \cdot 500 \times 10^{6} = 51\,\mu\text{W}.$$

*Comentario*: la compuerta dinámica consume **cuatro veces más** potencia de conmutación pese a no tener corriente estática ni de cortocircuito, porque su actividad no depende de la *historia* de las entradas sino sólo del valor presente. A esto se suma la potencia de la red de distribución de reloj, que en lógica estática no existe. La comparación mejora para la dinámica cuando su menor capacidad ($C_L$ menor por tener $n + 2$ transistores en vez de $2n$) compensa parcialmente el mayor $\alpha$, lo que ocurre en compuertas de alto *fan-in*. Para la NAND-2 los factores son $\alpha_{din} = 1/4$ y $\alpha_{est} = 3/16$, y la diferencia se reduce a un 33 %.

Referencias: Rabaey, Chandrakasan & Nikolić, *Digital Integrated Circuits*, cap. 6; Uyemura, *CMOS Logic Circuit Design*; material de clase "Lógica CMOS Dinámica", MsC. L. Adanaqué.