Ejercicios de CMOS Estática

Indicaciones. Los tres ejercicios se resuelven con la tabla de parámetros tecnológicos a $V_{DD} = 3{,}3\,\text{V}$ y las aproximaciones vistas en clase. Tome $L = L_{min}$ en todos los transistores, de modo que el factor de forma sea $S = W/L_{min}$. Justifique cada paso y mantenga tres cifras significativas.

Parámetros tecnológicos y aproximaciones

	N-channel	P-channel
V_{T0}	$0{,}7\,\text{V}$	$-0{,}7\,\text{V}$
β'	$100\,\mu\text{A/V}^2$	$50\,\mu\text{A/V}^2$
C_{ox}	$3{,}45\,\text{fF}/\mu\text{m}^2$	$3{,}45\,\text{fF}/\mu\text{m}^2$
L_{min}	$0{,}35\,\mu\text{m}$	$0{,}35\,\mu\text{m}$
$\lambda,\ \gamma$	0	0
R_{eq_rif} $(V_{gs} = \lvert V_{DD}\rvert,\ 50\,\%,\ S_{rif} = 1)$	$2{,}2\,\text{k}\Omega$	$4{,}4\,\text{k}\Omega$
R_{eq_rif} $(V_{gs} = \lvert V_{DD}\rvert,\ 90\,\%,\ S_{rif} = 1)$	$5{,}39\,\text{k}\Omega$	$10{,}78\,\text{k}\Omega$

Método de la resistencia equivalente

$$R_{eq}^{PD} = \frac{R_{eq_rif}^{n}\, S_{rif}}{S_n}, \qquad R_{eq}^{PU} = \frac{R_{eq_rif}^{p}\, S_{rif}}{S_p}$$

$$\Delta\tau_{50\,\%} = R_{eq}\, C_L\, \ln 2, \qquad \Delta\tau_{90\,\%} = R_{eq}\, C_L\, \ln 10, \qquad C_P = C_{ox}\, L_{min}^2\, (S_p + S_n)$$

Para N transistores en serie la resistencia equivalente se multiplica por N; para N transistores en paralelo que conducen simultáneamente se divide entre N. Constante útil: $C_{ox}L_{min}^2 = 3{,}45 \times 0{,}35^2 = 0{,}4226\,\text{fF}$ por unidad de S.

Ejercicio 1 – Inversor con retardo objetivo y carga parásita

Enunciado

Un inversor CMOS debe manejar una carga externa $C_L = 500\,\text{fF}$.

a) Dimensione S_n y S_p para que $t_{pLH} = t_{pHL}$ y el retardo de propagación al 50 % sea de 250 ps (ignore inicialmente C_P). Exprese W_n y W_p en µm.

b) Calcule la capacidad parásita de salida C_P con los tamaños obtenidos y recalcule el retardo real. ¿Es necesaria una segunda iteración? Justifique.

c) Con los mismos tamaños, calcule el tiempo de bajada τ_f al 90 % usando R_{eq_rif} al 90 %.

Ejercicio 1 **a) Dimensionamiento.** La condición $t_{pLH} = t_{pHL}$ exige $R_{eq}^{PU} = R_{eq}^{PD}$:

$$\frac{4400}{S_p} = \frac{2200}{S_n} \;\Rightarrow\; S_p = 2\,S_n.$$

Del retardo objetivo al 50 %:

$$R_{eq} = \frac{\Delta\tau_{50\,\%}}{C_L \ln 2} = \frac{250\,\text{ps}}{500\,\text{fF} \times 0{,}6931} = 721{,}4\,\Omega.$$

$$S_n = \frac{2200}{721{,}4} = 3{,}05, \qquad S_p = \frac{4400}{721{,}4} = 6{,}10.$$

$$W_n = S_n L_{min} = 3{,}05 \times 0{,}35 = 1{,}07\,\mu\text{m}, \qquad W_p = 6{,}10 \times 0{,}35 = 2{,}13\,\mu\text{m}.$$

b) Capacidad parásita y retardo corregido.

$$C_P = C_{ox} L_{min}^2 (S_p + S_n) = 0{,}4226 \times (6{,}10 + 3{,}05) = 3{,}87\,\text{fF}.$$

$$C_{tot} = 500 + 3{,}87 = 503{,}9\,\text{fF}, \qquad \Delta\tau_{50\,\%} = 721{,}4 \times 503{,}9\,\text{fF} \times 0{,}6931 = 251{,}9\,\text{ps}.$$

El error respecto al objetivo es del 0,8 %, muy por debajo de la tolerancia de cualquier modelo de primer orden. No es necesaria una segunda iteración; si se quisiera forzar exactamente 250 ps bastaría con $S_n = 3{,}07$ y $S_p = 6{,}15$. Observación: $C_P \ll C_L$ porque la carga externa es dos órdenes de magnitud mayor que la autocarga del inversor; esta situación cambia en el Ejercicio 3.

c) Tiempo de bajada al 90 %.

$$R_{eq,90\,\%}^{PD} = \frac{5390}{3{,}05} = 1767\,\Omega, \qquad \tau_f = R_{eq,90\,\%}^{PD}\, C_{tot}\, \ln 10 = 1767 \times 503{,}9\,\text{fF} \times 2{,}3026 = 2{,}05\,\text{ns}.$$

Por simetría ($10780/6{,}10 = 1767\,\Omega$) el tiempo de subida al 90 % es el mismo. Nótese que $\tau_{90\,\%}/\tau_{50\,\%} \approx 8{,}1$: el factor $\ln 10/\ln 2 = 3{,}32$ se multiplica por el cociente de resistencias $5{,}39/2{,}2 = 2{,}45$, que refleja que el transistor entra en zona lineal y su resistencia efectiva crece al final del transitorio.

Ejercicio 2 – Compuerta compleja: dependencia del patrón de entrada

Enunciado

Se desea implementar la función

$$f = \overline{(A + B) \cdot C}$$

con $C_L = 300\,\text{fF}$.

a) Dibuje el grafo CMOS (árboles de pull-up y pull-down duales) e identifique el camino crítico de carga y el de descarga.

b) Dimensione todos los transistores para que, **en el peor caso** de cada transición, $t_{pHL} = t_{pLH} = 400\,\text{ps}$ (al 50 %). Use la regla de dimensionamiento serie/paralelo vista en la sesión S3Tb.

c) Calcule C_P y el retardo corregido en el peor caso.

d) Calcule el **mejor caso** de t_{pHL} ($A = B = 1$, $C = 1$) y de t_{pLH} ($A = B = C = 0$). Comente el resultado a la luz de la tabla *Input Data Pattern vs. Delay* de la diapositiva de modelado con switches.

Ejercicio 2 **a) Grafo CMOS.** La red de pull-down implementa la función sin complementar, $(A + B) \cdot C$: nMOS A y B *en paralelo*, y ese bloque *en serie* con nMOS C. La red de pull-up es la dual: pMOS A y B *en serie*, y ese bloque *en paralelo* con pMOS C (equivale a $\bar{A}\bar{B} + \bar{C}$, que es $\bar{f}$ por De Morgan). Total: 6 transistores ($2N$, $N = 3$).

Camino crítico de descarga (peor caso t_{pHL}): solo uno de A o B en alto y $C = 1 \Rightarrow$ dos nMOS en serie. *Camino crítico de carga (peor caso t_{pLH}):* $A = B = 0$, $C = 1 \Rightarrow$ la rama serie A–B de dos pMOS (el pMOS C está cortado).

b) Dimensionamiento en el peor caso.

$$R_{eq} = \frac{400\,\text{ps}}{300\,\text{fF} \times 0{,}6931} = 1924\,\Omega.$$

Pull-down (dos nMOS en serie): $2 \cdot \dfrac{2200}{S_n} = 1924 \Rightarrow S_n = 2{,}29$ para A, B y C (los tres deben poder formar parte del camino serie).

Pull-up, rama serie A–B: $2 \cdot \dfrac{4400}{S_p} = 1924 \Rightarrow S_p(A) = S_p(B) = 4{,}57$.

Pull-up, pMOS C solo: $\dfrac{4400}{S_p(C)} = 1924 \Rightarrow S_p(C) = 2{,}29$.
Anchuras: $W_n = 0{,}80\,\mu\text{m}$ (tres nMOS), $W_p(A) = W_p(B) = 1{,}60\,\mu\text{m}$, $W_p(C) = 0{,}80\,\mu\text{m}$.

c) Capacidad parásita y retardo corregido.

$$\sum S = 3(2{,}29) + 2(4{,}57) + 2{,}29 = 18{,}3, \qquad C_P = 0{,}4226 \times 18{,}3 = 7{,}73\,\text{fF}.$$

$$C_{tot} = 307{,}7\,\text{fF}, \qquad t_p^{peor} = 1924 \times 307{,}7\,\text{fF} \times 0{,}6931 = 410\,\text{ps}.$$

(La fórmula de la diapositiva suma todos los transistores; un análisis más fino solo contaría los drenadores conectados al nodo de salida, pero el orden de magnitud no cambia.)

d) Mejor caso. *Descarga con $A = B = C = 1$:* A y B conducen en paralelo, $R_{eq}^{PD} = \dfrac{1}{2} \cdot \dfrac{2200}{2{,}29} + \dfrac{2200}{2{,}29} = 481 + 962 = 1443\,\Omega$,

$$t_{pHL}^{mejor} = 1443 \times 307{,}7\,\text{fF} \times 0{,}6931 = 308\,\text{ps}.$$

Carga con $A = B = C = 0$: conducen la rama serie A–B ($1924\,\Omega$) y el pMOS C ($1924\,\Omega$) en paralelo: $R_{eq}^{PU} = 962\,\Omega$,

$$t_{pLH}^{mejor} = 962 \times 307{,}7\,\text{fF} \times 0{,}6931 = 205\,\text{ps}.$$

El retardo de una misma compuerta varía hasta un factor 2 según qué entradas conmutan, exactamente lo que muestra la tabla de la diapositiva para la NAND2 (45 ps frente a 81 ps). Por eso el dimensionamiento se hace siempre sobre el peor caso y las herramientas de timing estático reportan el patrón más lento.

Ejercicio 3 – Cadena de buffers para carga elevada

Enunciado

Un inversor mínimo ($S_n = 1$, $S_p = 2$) debe manejar la capacidad de un bus de 2 pF (compare con el ejemplo de la ALU de 0,5 pF visto en clase).

a) Calcule C_{in} del inversor mínimo y el fan-out efectivo total $F = C_L/C_{in}$.

b) Determine el número óptimo de etapas N usando $N \approx \log_4 F$ y el factor de escalado f por etapa para $N = 5$ y $N = 6$.

c) Para $N = 5$, liste S_n y S_p de cada etapa y W_n de la última.

d) Estime el retardo total de la cadena con el método de la resistencia equivalente, considerando en cada etapa la capacidad de entrada de la siguiente **más** su propia C_P (asuma $\gamma = 1$, es decir $C_P \approx C_{in}$). Compárelo con el retardo del inversor mínimo manejando directamente los 2 pF.

Ejercicio 3 **a) Capacidad de entrada y fan-out total.** La capacidad de puerta de un transistor de factor de forma S es $C_{ox}WL = C_{ox}L_{min}^2 S$, la misma expresión que usa la diapositiva para C_P. Para el inversor mínimo:

$$C_{in} = C_{ox}L_{min}^2(S_n + S_p) = 0{,}4226 \times 3 = 1{,}268\,\text{fF}, \qquad F = \frac{2000}{1{,}268} = 1577.$$

b) Número de etapas y factor de escalado.

$$N \approx \log_4 F = \frac{\ln 1577}{\ln 4} = \frac{7{,}363}{1{,}386} = 5{,}31.$$

Como N debe ser entero, se evalúan los dos vecinos con $f = F^{1/N}$:

$$N = 5: \; f = 1577^{1/5} = 4{,}36; \qquad N = 6: \; f = 1577^{1/6} = 3{,}41.$$

Ambos están cerca del óptimo $f \approx 4$ de la diapositiva; $N = 5$ conserva la inversión lógica (número impar), $N = 6$ no.

c) Tamaños para $N = 5$. Cada etapa escala por $f = 4{,}36$ y mantiene $S_p = 2S_n$:

Etapa	1	2	3	4	5
S_n	1	4,36	19,0	82,9	361
S_p	2	8,72	38,0	166	723

$$W_{n,5} = 361 \times 0{,}35 = 126\,\mu\text{m}, \qquad W_{p,5} = 253\,\mu\text{m}.$$

Comprobación: C_{in} de la etapa 5 es $1{,}268 \times 361 = 458\,\text{fF}$ y $C_L/C_{in,5} = 2000/458 = 4{,}37 \approx f$.

d) Retardo de la cadena. Con $S_p = 2S_n$ cada etapa es simétrica: $R_{eq,i} = 2200/S_{n,i}$. Su carga es $C_{in,i+1} + C_{P,i} = f\,C_{in,i} + C_{in,i} = (f+1)\,C_{in,i}$, con $C_{in,i} = 1{,}268\,S_{n,i}$ fF. El producto $R_{eq,i} \cdot C_{in,i}$ es independiente del tamaño:

$$\tau_0 = 2200 \times 1{,}268\,\text{fF} \times \ln 2 = 1{,}93\,\text{ps}, \qquad t_{p,i} = (f+1)\,\tau_0.$$

$$N = 5: \; t_p = 5 \times 5{,}36 \times 1{,}93 = 51{,}8\,\text{ps}; \qquad N = 6: \; t_p = 6 \times 4{,}41 \times 1{,}93 = 51{,}1\,\text{ps}.$$

(Verificación de la última etapa: $R_{eq,5} = 2200/361 = 6{,}09\,\Omega$, $C = 2000 + 458 = 2458\,\text{fF}$, $t_{p,5} = 6{,}09 \times 2458\,\text{fF} \times 0{,}6931 = 10{,}4\,\text{ps}$.)

Inversor mínimo manejando directamente el bus:

$$t_p = 2200 \times (2000 + 1{,}27)\,\text{fF} \times 0{,}6931 = 3{,}05\,\text{ns}.$$

La cadena de buffers es unas 59 veces más rápida a costa de área (la última etapa tiene $W_p \approx 253\,\mu\text{m}$) y de consumo dinámico adicional. La diferencia entre $N = 5$ y $N = 6$ es despreciable, lo que confirma que el mínimo del retardo en función de N es muy plano alrededor de $f \approx 4$; en la práctica se elige el N que respete la paridad lógica requerida y minimice área.

Referencias

- S. M. Sze y M. K. Lee, *Semiconductor Devices: Physics and Technology*, 3.ª ed., Wiley – capítulo *MOS Capacitor and MOSFET*.
- J. M. Rabaey, A. Chandrakasan y B. Nikolić, *Digital Integrated Circuits: A Design Perspective*, 2.ª ed., Prentice Hall.
- J. P. Uyemura, *CMOS Logic Circuit Design*, Kluwer – capítulo 3.
- D. A. Pucknell y K. Eshraghian, *Basic VLSI Design*, Prentice Hall – capítulo 11.