MICROELECTRÓNICA

Test en CI



MsC. Luz Adanaqué Infante


CONTENIDO DEL CURSO

1. Técnicas de diseño y fabricación.

2. Modelamiento de circuitos integrados.


3. Metodología de Test y verificación.

4. Introducción a los nano materiales.



SUMARIO

- Principios básicos.
- Sistemas de test de CIs.
- Integración diseño - test.
- Test funcional y test estructural.
- Modelo de fallos.
- Reducción del número de fallos.



INTRODUCCIÓN

El aumento en la complejidad de los circuitos integrados ha traído muchas consecuencias, como:


Casi siempre, el costo de verificación de circuitos VLSI – ULSI es muy superior a cualquier otra fase de su fabricación

	1970	1975	1980	1985	1990	1995	2000
Complejidad	SSI	MSI	LSI	VLSI	ULSI		SoC
Transistores	100	1K	10K	100K	1M	10M	100M
Memorias	256	1K	4-16K	64-256K	1-16M	64	1-16G
Velocidad	-	1Mhz	10Mhz	30MHz	100MHz	1GHz	10GHz
Pines	-	32	64	128	256	512	1024
Coste test/Coste total	5%	10%	20%	40%	60%		

Este aumento de complejidad de los circuitos no ha ido acompañado de un aumento similar en el número de entradas/salidas, lo que ha provocado que algunas partes clave del sistema, antes accesibles, ahora queden inmersas en el interior del circuito.

Además, el incremento en la frecuencia de funcionamiento de los circuitos dificulta aún más su comprobación, se necesitan nuevos sistemas de test que se adapten a este cambio tecnológico.

FASES DEL TEST



1. Durante el diseño del circuito:

Con herramientas CAD (simuladores), verificadores de reglas de diseño, extractores de parámetros, etc. En esta fase el diseñador debe asegurar de que el circuito cumple con las características especificadas en la fase inicial de concepción.

2. Fabricación del circuito:


Una vez fabricada la oblea, las comprobaciones en esta fase deben asegurar la correcta realización de procesos tecnológicos. Se miden parámetros eléctricos (conductividades, movilidades, etc) sobre un circuito o "motivo de test" especialmente colocado en la oblea. Luego, cada oblea se comprueba funcionalmente desde los "pads" mediante el uso de una mesa de puntas, que conecta los pads con el circuito de test. Los dados que no pasan la prueba se desechan, los que si se encapsulan como ASICs.




El proceso de encapsulamiento puede introducir nuevos defectos, para ello existe un sistema automático de tes (ATE: Automatic Test Equipment)

ATE:

Automatizar test



a	b	c
0	0	0
0	1	1
1	0	1
1	1	1



Vectores de test

Si un ATE funciona a 100MHz

→ genera 1 vector cada

$\frac{1}{100M}$ seg = $\frac{1}{10^8}$ seg

= 10 ns

Si un circuito necesita 5 millones de vectores, estos se podrán generar en: $5 \times 10^6 \times 10 \times 10^{-9}$ s

5×10^{-2} s

Si los fallos se detectan con una cobertura del 20% de vectores de test.

20% $(5 \times 10^6) \times 10 \times 10^{-9}$ s ←

FASES DEL TEST

→ OFF the line: se interrumpe el funcionamiento del circuito

↳ on line → $#$

↳ TEST embebidos en el circuito


3. Durante la vida activa del circuito:


Una vez comprobados los circuitos integrados, estos se montan sobre los PCBs.

Estas placas se testean con sistemas especialmente concebidos para ello, introduciendo señales en determinados puntos de la placa y comparando el estado lógico de los puntos de test.


Existen ciertos entornos donde no se puede permitir que el sistema funcione mal en ningún momento.

Es necesario introducir en los CIs algunas técnicas de autocomprobabilidad y tolerancia a fallos para detectar la presencia de funcionamientos incorrectos, corregirlos (hasta cierto nivel) y subsanarlos sin alterar las prestaciones del equipo.





FASES DEL TEST



Test no concurrente o test off-line:

En el circuito integrado se incluye circuitería adicional que permite testear el mismo sin necesidad de una ATE externa. Donde el chip tiene dos formas de funcionamiento:

El modo sistema (funcionamiento normal).

El modo test (el circuito se auto comprueba).

Estas dos formas se controlan por una señal externa que les indica el modo de funcionamiento en cada instante. Para testear el circuito es necesario ponerlo en modo test.

Test concurrente o test on – line: (no necesita apagar el sistema)

Se incluye en el CI una circuitería adicional que permite que los resultados generados por el sistema se vayan comprobando mientras se van obteniendo, iniciándose acciones determinadas cuando el resultado no coincide con el esperado.

En ambos casos la circuitería adicional aumenta el área del circuito y por ende su costo.

FASES DEL TEST


Test de prototipo: → Full Custom Devices

- ✔ Testea pocas unidades, el tiempo dedicado al test de cada muestra no es un factor crítico.
- ✔ Normalmente se tiene más interés en caracterizar el circuito que en una simple comprobación del funcionamiento.
- ✔ Es decir, comprobar: ¿El circuito funciona? ¿Porqué? ¿Dónde está el error? ¿Hasta qué límite funciona?
- ✔ Es permisible que el test sea destructivo si con ello se consigue información sobre el funcionamiento correcto o incorrecto del circuito.
- ✔ Si el test es satisfactorio, se puede comenzar a fabricar en serie.

Test industrial:

- ✔ Utilizado por la industria para comprobar que el fabricante de ASICs ha cumplido el contrato y minimizar el riesgo de montar chips defectuosos en los equipos. Normalmente se realizan test aleatorios sobre un cierto porcentaje de las unidades recibidas.
- ✔ Es suficiente una respuesta del tipo ok/ not ok.
- ✔ Este test no es destructivo.

FASES DEL TEST



SISTEMAS DE TEST EN CIs


Sistemas automáticos de Test:

Cuenta con una mesa de test, donde se coloca el DUT (device under test).

Recursos de test (generadores, drivers, etc).

Un controlador (procesador).

Memoria (discos para almacenar patrones).




Funciones básicas:

1. Almacenar los patrones de test o patterns, los cuales son un conjunto de vectores de test a aplicar al circuito. Estos vectores llevan información de los valores que se han de forzar a las entradas y la respuesta esperada

	Entradas	Salidas
	x1 x2 x3 x4 ..... xn	y1 y2 y3 ..... yk
valores	0 1 1 1 0	0 0 1 1

SISTEMAS DE TEST EN CIs



El test no es paralelo

Funciones básicas:




2. Un conjunto de patrones de test son los que se pasan secuencialmente al circuito para verificar su funcionamiento. El CI ha pasado el test cuando para cada patrón aplicado, las salidas que se obtienen coinciden con las salidas especificadas en el patrón.

Para cada entrada o E/S del circuito hay una conexión con "drivers" encargados de forzar la forma de onda correspondiente.

	Entradas	*Salidas*
	x1 x2 x3 x4 ..... xn	y1 y2 y3 ..... yk
patrón 1	0 0 1 1 0	0 0 1 1
patrón 2	1 0 1 0 0	1 0 1 0
patrón 3	0 1 0 0 1	0 0 0 1
.....		
patrón r	0 1 0 1 0	0 1 1 0

El sistema de test compara los valores obtenidos para cada una de las salidas con su valor previsto. Los comparadores utilizados pueden realizar las siguientes funciones:


- Convertir el nivel de tensión de la señal digital.
- Comparar si el 0 o 1 lógico coincide con el valor esperado.



SISTEMAS DE TEST EN CIs


Test funcional:

El comportamiento lógico se comprueba aplicando un patrón de test a las entradas del circuito. Para ello se generan estímulos de entrada mediante un driver, el cual para cada ciclo de test fuerza sobre la entrada un nivel de tensión en función del estado lógico que se desea.



Dato	Enable	Salida
0,1	1	Z
0	0	V_l
1	0	V_h

Con *enable* a alta el driver queda en alta impedancia y por lo tanto no se fuerza ningún valor a la entrada




Las máquinas de test más sencillas dividen todo el tiempo de test en ciclos (definidos por el reloj de la máquina) y pueden forzar un nivel 0 o 1 estable sobre cada una de las entradas o E/S del circuito.
En cambio las máquinas de test más complejas permiten definir formatos, es decir señales que pasan de 0 – 1 y de 1 – 0 durante un mismo ciclo.

SISTEMAS DE TEST EN CIs


La comparación de las salidas con la respuesta esperada se hace mediante un circuito que consta de:


- Un comparador analógico.
- Circuito de comparación (XORs).
- Un biestable de error.



SISTEMAS DE TEST EN CIs

Salida con dos niveles de comparación, lo cual permite ajustar el test a una situación más estricta y más cercana al catálogo de especificaciones del circuito.





para que esta ventana sea precisa, los circuitos de test deben ser rápidos


TEST DE PARÁMETROS ESTÁTICOS (Test DC)

Se debe conectar una circuitería adicional al pin correspondiente donde se quiere efectuar la medida del parámetro.

Es tarea del “Ingeniero de test” no del “diseñador”.


Generalmente realiza dos medidas:

- Medida de tensión, con la corriente de salida fija:



Norton

- Medida de corriente, con la tensión fija:



Thevenin

TEST DE PARÁMETROS DINÁMICOS (Test AC)


Medida de tiempos de propagación:

Si IN = 1 , la señal OUT = 0

Se necesita medir el tiempo de propagación del estado alto al bajo de la señal OUT respecto a IN.

Entonces:

- Se define un nivel de referencia en los comparadores asociados a las señales IN y OUT (Vcc).
- El tiempo de propagación t2 – t1 se mide cargando parcialmente un condensador y midiendo la tensión a la que este llega.





TEST DE PARÁMETROS DINÁMICOS (Test AC)

Cuando A = 1, S1 se cierra, y la intensidad comienza a cargar el condensador.
Cuando B = 1, S2 se cierra, y la I desaparece con lo que el condensador ya no recibe más carga.


La tensión alcanzada en el punto X es proporcional a t2 – t1.


Del mismo modo, pero variando los niveles de comparación
Se pueden medir tiempos de propagación tanto de subida
Como de bajada.





MODELO STUCK - AT





Stuck-at-0 → Imponer "0"

Stuck-at-1 → Imponer "1"

tenemos 5 nodos

10 posibles Fallos

Fallos simples

Fallos posibles

2 * nº líneas

MODELO STUCK - AT

nodo → (1) Observable
nodo → (2) Controlable

Ejemplo: Generar el mínimo número de vectores de test que detecten el máximo número de fallos:

- Fallo stuck-at-0 en E


1. Inserción
2. Justificación
3. Propagación

retroceder → 2. Justificación
avanzar → 3. Propagación

E = 1

S = E ⟺ C = 1

A	B
0	1
1	0
1	1



A	B	C	S_E
0	1	1	
1	0	1	
1	1	1	

Vector de test → ABC → "011", "101", "111"


Sin fallo → S= '1'

Con fallo → S= '0'

MODELO STUCK - AT

- Ejemplo: Generar el mínimo número de vectores de test que detecten el máximo número de fallos:

	A	B	C	E	S	S con fallo
s-a-0-A	1	0	1	1	1	0
s-a-0-B	0	1	1	1	1	0
s-a-0-C	x 1	1 x	1	1	1	0
s-a-0-E	x 1	1 x	1	1	1	0
s-a-0-S	x 1	1 x	1	1	1	0
s-a-1-A	0	0	1	0	0	1
s-a-1-B	0	0	1	0	0	1
s-a-1-C	x 1	1 x	0	1	0	1
s-a-1-E	0	0	1	0	0	1
s-a-0-S	0 x	0 x	x 0	0 x	0	1





ABC	Detecta
101	s-a-0-A,C,E,S
011	s-a-0-B,C,E,S
001	s-a-1-A,B,E,S
110	s-a-1-C

100% cobertura de fallos

MODELO STUCK - AT

- Fallos no detectables: Stuck-at-0 en A






1. Inserción
2. Justificación (atrás) $a=0$, $b=0$
3. Propagación (adelante) $c=X$, $d=0$

a	b	c	d	
0	0	0	0	
0	0	1	0	

2 vectores de test



1. Inserción
2. Justificación (atrás)
3. Propagación (adelante)

a b { 0 1 / 1 0 / 1 1 } / c = 1 / d = X

d = X

a b c d	a b c d	a b c d
0 1 1 0	1 0 1 0	1 1 1 0
0 1 1 1	1 0 1 1	1 1 1 1

→ 8 vectores de test

DISEÑO PARA TESTEABILIDAD

Utilizado para circuitos secuenciales:

- Es necesaria una secuencia de vectores de test
- Si no hay estado inicial de reset detección del fallo para cualquier estado inicial
- Mucho más complejo que para circuitos combinacionales

Objetivo: aumentar la controlabilidad y la observabilidad de los nodos internos del circuito

En general Aumenta el nº de entradas y el nº de salidas

Disminuyen las prestaciones (más área y menos velocidad)

Aplicaciones:

- Lógica secuencial vs. lógica combinacional
- Lógica de control vs. ruta de datos
- Diseños asíncronos vs. diseños síncronos

DISEÑO PARA TESTEABILIDAD

Técnicas de diseño para testabilidad

1. A la medida (ad-hoc)


- No proporcionan solución general
- Menor coste
- Desarrolladas a nivel de PCB aunque pueden aplicarse sobre diseños VLSI

2. Estructuradas


- Proporcionan metodología de diseño para la solución del problema de testabilidad
- Permiten realizar las tareas de ATPG y simulación de fallos con costes aceptables

DISEÑO PARA TESTEABILIDAD

- Nodos poco testables (puntos de test)
  - Aumento de la controlabilidad




  - Aumento de la observabilidad



- Deben ser pines poco usados
- Nunca deben ser pines críticos: reloj reset, chipselect, etc.

DISEÑO PARA TESTEABILIDAD

- Circuitos secuenciales
  - Inicialización + lógica síncrona + evitar lógica redundante
  - Ruptura de contadores



DISEÑO PARA TESTEABILIDAD

Válidas para circuitos síncronos con un único flanco de reloj

Convierten el problema de test de un circuito secuencial en el test de uno combinacional.

Afectan a las prestaciones (área y frecuencia máxima de funcionamiento)

El circuito tiene dos modos de funcionamiento: TEST y NORMAL


Existen herramientas CAD que insertan automáticamente las estructuras de test y generan los vectores de test

Las más utilizadas:

1. Scan-Path (Camino de rastreo)
2. Boundary Scan (Rastreo periférico)
3. Built-In Self-Test (BIST)Circuitos secuenciales




DISEÑO PARA TESTEABILIDAD



DISEÑO PARA TESTEABILIDAD

Tipos:
- Full serial integrated scan
- Isolated serial scan
- Isolated scan con registro shadow



Ventajas:
- Generación de vectores de test como para circuito combinacional.
- Aplicación de vectores de test más rápida y sencilla
- Aumento de la observabilidad y la controlabilidad

Inconvenientes:
- Aumento del área (1 multiplexor por biestable + 3 señales adicionales)
- Entrada/salida serie El número de vectores de test “aumenta”
- Sólo válido para biestables activos por flanco

DISEÑO PARA TESTEABILIDAD

