
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Perú, Decana de América

Facultad de Ingeniería Electrónica y Eléctrica

Escuela Profesional de Ingeniería Electrónica

INFORME DE LABORATORIO DIRIGIDO N.º 2

Lógica CMOS Dinámica

*Caracterización Temporal, Robustez frente a Fugas,
Métricas de Consumo y Dimensionamiento en Tecnologías Submicrométricas*

Curso: Microelectrónica y Sistemas Nanoelectrónicos (Semestre 2026-II)

Docente: MsC. Luz Adanaqué Infante

Integrantes: Leonardo Sait Yactayo Tolentino (23190214)

Marco Antonio Arcila Santander (23190140)

Modalidad: Parejas

1. Metodología y Configuración del Entorno de Simulación

Para el desarrollo del presente informe se implementó una infraestructura de simulación automatizada en SPICE y post-procesamiento en Python, orientada a garantizar reproducibilidad determinística y trazabilidad física absoluta en cada ensayo.

1.1 Modelos de Dispositivos y Nodo Tecnológico

Se emplean tarjetas de modelo predictivas BSIM4 (*Predictive Technology Model*, PTM) desarrolladas por la Universidad Estatal de Arizona (ASU / Nanoscale Integration and Modeling Group). Con el propósito de prevenir colisiones de nombres al incluir múltiples nodos en simulaciones de referencia cruzada, los modelos se integraron en librerías modulares:

- `ptm45hp.lib`: Proceso PTM de 45 nm *High Performance* ($V_{DD} = 1.0\text{ V}$, $L_{\text{nom}} = 45\text{ nm}$, $t_{\text{oxe}} = 1.25\text{ nm}$, $V_{th0,n} \approx 0.47\text{ V}$, $V_{th0,p} \approx -0.42\text{ V}$). Nodo primario en la Actividad 1.
- `ptm45lp.lib`: Proceso PTM de 45 nm *Low Power* ($V_{DD} = 1.1\text{ V}$, $L_{\text{nom}} = 45\text{ nm}$, $t_{\text{oxe}} = 1.80\text{ nm}$, $V_{th0,n} \approx 0.62\text{ V}$, $V_{th0,p} \approx -0.58\text{ V}$).
- `ptm130.lib`: Proceso clásico de 130 nm Bulk ($V_{DD} = 1.3\text{ V}$, $L_{\text{nom}} = 130\text{ nm}$, $t_{\text{oxe}} = 3.10\text{ nm}$).

1.2 Parámetros Numéricos del Solver SPICE

De acuerdo con las directrices de diseño submicrométrico para lógica dinámica, se estableció como directiva mandatoria en todos los archivos de netlist (`.cir`):

```
.options gmin=1e-15 abstol=1e-14 reltol=1e-4 method=gear
```

La selección de estos parámetros responde a requerimientos físicos concretos:

1. **Conductancia de regularización (`gmin = 1e-15`):** El valor predeterminado de LTspice (`gmin = 1e-12`, correspondiente a 1 pS) conecta una conductancia parásita hacia tierra en cada nodo, inyectando una corriente artificial calculable como $I_{gmin} = G_{min} \cdot V_{DD} = 10^{-12} \times 1.0\text{ V} = 1.0\text{ pA}$. En transistores de 45 nm en estado de reposo, esta corriente numérica es comparable a las fugas físicas subumbral, distorsionando severamente las evaluaciones de retención de carga en nodos flotantes. Reducir `gmin` a 1 fS minimiza esta inyección espuria a 1.0 aA (10^{-18} A).
2. **Tolerancias de convergencia (`abstol = 1e-14`, `reltol = 1e-4`):** Las corrientes residuales subumbral y de túnel en dispositivos en corte se ubican en el rango de femtoamperios. La tolerancia estándar (10^{-12} A) induce ruido numérico y falsas oscilaciones durante la evaluación de nodos dinámicos.
3. **Algoritmo de integración (`method = gear`):** El método trapezoidal estándar (`trap`) produce resonancias numéricas artificiales (*trapezoidal ringing*) cuando ocurren transiciones de tensión con tiempos de subida extremadamente reducidos ($t_r = 20\text{ ps}$) sobre nodos con capacitancias parásitas de femtofaradios. La integración de Gear proporciona un amortiguamiento numérico incondicional sin alterar la constante de tiempo física RC .

1.3 Flujo de Extracción y Trazabilidad

Todas las simulaciones fueron procesadas en modo *batch* silencioso (`-b`) mediante LTspice v26.0.2 bajo Windows. Las figuras fueron generadas directamente a partir de los datos crudos extraídos de los ficheros `.raw` a 300 DPI en formato matricial con ejes normalizados, mientras que las métricas escalares fueron recolectadas de los ficheros `.log` mediante directivas `.meas` acotadas en tiempo y un parser automatizado de regresión.

2. Actividad 1: NAND3 CMOS Dinámica Footed (Fases, Asimetría y Consumo)

2.1 Topología Circuital y Dimensionamiento

La compuerta NAND3 dinámica analizada se implementa en configuración *footed* complementada por un inversor dominó restaurador, operando bajo tecnología PTM de 45 nm HP ($V_{DD} = 1.0\text{ V}$, $T = 27^\circ\text{C}$).

- **Red de Descarga (PDN) y Footer (M_f):** Cuatro transistores NMOS en serie (M_1, M_2, M_3 para las entradas A, B, C , y M_f para CLK). Conforme a la guía, cada dispositivo tiene un ancho $W_n = 3 \times 90\text{ nm} = 270\text{ nm}$ con longitud $L = 45\text{ nm}$, equiparando la resistencia de conducción equivalente total de la rama a la de un NMOS unitario de referencia ($W_{\text{ref}} = 90\text{ nm}$).
- **Transistor de Precarga (M_p):** Dispositivo PMOS ($W_p = 135\text{ nm}$, $L = 45\text{ nm}$) conectado a V_{DD} , gobernado por CLK en nivel bajo ($\beta = 1.5$ respecto al NMOS de 90 nm).
- **Inversor Dominó de Salida:** Etapa restauradora no inversora con M_{pi} ($W_p = 135\text{ nm}$) y M_{ni} ($W_n = 90\text{ nm}$).
- **Condiciones de Carga:** Capacitancia concentrada explícita $C_L = 2\text{ fF}$ en el nodo interno dyn y capacitancia de carga $C_{out} = 1\text{ fF}$ en el terminal de salida out .
- **NAND3 CMOS Estática Equivalente:** PUN de 3 PMOS en paralelo ($W_p = 135\text{ nm}$) y PDN de 3 NMOS en serie ($W_n = 270\text{ nm}$), con carga idéntica $C_{out} = 1\text{ fF}$.

Estructuralmente, el núcleo dinámico *footed* requiere únicamente 5 transistores (4 NMOS + 1 PMOS) y 7 transistores con la etapa dominó completa, frente a los 6 transistores requeridos por la NAND3 estática convencional.

2.2 Análisis Temporal y Fases de Operación

Para caracterizar el ciclo secuencial, se aplicó reloj a 500 MHz ($T_{clk} = 2.0\text{ ns}$, ciclo de trabajo del 50%) y un estímulo de entrada A a 125 MHz ($T_A = 8.0\text{ ns}$) con retardo de $t_{\text{delay}} = 1.1\text{ ns}$ ($0.55 T_{clk}$), fijando $B = C = V_{DD}$. Las curvas se ilustran en la Figura 1, distinguiéndose las cuatro fases operativas:

Comportamiento Temporal y Fases de la NAND3 Dinámica Footed (45nm HP, 500 MHz)




Figura 1: Formas de onda transitorias de la NAND3 dinámica footed (CLK , A , nodo interno dyn y salida out), identificando las cuatro fases de operación dominó.

1. **Fase I: Evaluación con PDN Abierta** ($t \in [0.0, 1.0 \text{ ns}]$): Con $CLK = 1$, M_p corta y M_f conduce. Al estar $A = 0$, M_1 bloquea la ruta a tierra; el nodo dyn queda **flotante en nivel alto** ($V_{DD} = 1.0 \text{ V}$) con un sobreimpulso a 1.022 V por acoplamiento capacitivo (*clock feedthrough* en $C_{gd}(M_p)$). La salida out permanece en 0 V .
2. **Fase II: Precarga con $A = 1$** ($t \in [1.0, 2.0 \text{ ns}]$): Con $CLK = 0$, M_p conduce y M_f corta. Aunque A conmuta a 1 en $t = 1.1 \text{ ns}$, el footer apagado impide el paso a tierra. El nodo dyn se mantiene rígidamente fijado a V_{DD} .
3. **Fase III: Evaluación con Descarga Completa** ($t \in [2.0, 3.0 \text{ ns}]$): Con $CLK = 1$ y $A = B = C = 1$, los 4 NMOS conducen. El nodo dyn se descarga a tierra en $t_{pHL,dyn} = 22.17 \text{ ps}$, haciendo que el inversor dominó conmute monótonamente en su salida out con $t_{pd,eval} = 35.89 \text{ ps}$.
4. **Fase IV: Precarga y Restauración** ($t \in [3.0, 4.0 \text{ ns}]$): En el flanco descendente de CLK , M_p recarga el nodo dyn en $t_{pLH,dyn} = 25.13 \text{ ps}$, restaurando la salida out a nivel bajo en $t_{pHL,out} = 38.06 \text{ ps}$.

2.3 Asimetría Temporal y Rol de t_{pLH} en Lógica Dominó

En lógica dominó, el cómputo combinacional ocurre exclusivamente durante la evaluación ($CLK = 1$), con salidas conmutando monótonamente ($0 \rightarrow 1$). El tiempo de precarga ($t_{pLH,dyn} = 25.13 \text{ ps}$) transcurre durante el semi-periodo inactivo ($CLK = 0$), fuera de la ruta crítica de datos; por tanto, **no contribuye al retardo lógico de evaluación**.

No obstante, la precarga impone una cota máxima a la frecuencia de reloj: requiere que el semi-periodo bajo cumpla $T_{clk}/2 \geq t_{precarga} \approx 3 \text{ a } 4 \times \tau_{pre}$. Superar este umbral causaría precarga incompleta ($V(dyn) < V_{DD}$), degradando el margen de ruido NM_H e induciendo fallas espurias.

2.4 Comparación Cuantitativa: Lógica Dinámica vs Estática

La Tabla 1 resume las métricas cuantitativas extraídas, contrastando la estructura dinámica con la estática equivalente.

Tabla 1: Comparación cuantitativa entre la compuerta NAND3 dinámica footed (con inversor dominó) y la NAND3 CMOS estática (PTM 45 nm HP, $V_{DD} = 1.0 \text{ V}$, $T = 27^\circ \text{C}$).

Métrica Evaluada	NAND3 Dinámica	NAND3 Estática	Cociente	Condición / Notas Metodológicas
N.º de Transistores	5 (núcleo) / 7 (total)	6	0.83 / 1.17	Topología footed + inversor dominó
t_{pHL} (Descarga nodo dyn)	22.17 ps	9.61 ps	2.306×	Evaluación dyn vs caída out_stat
t_{pLH} (Precarga nodo dyn)	25.13 ps	12.40 ps	2.026×	Precarga dyn vs subida out_stat
Retardo en Salidas Lógicas (Triggers Asimétricos)				
Retardo en terminal out	35.89 ps ($CLK \uparrow$)	9.61 ps ($A \uparrow$)	3.733×	$C_{out} = 1 \text{ fF}$. Triggers distintos ($CLK \uparrow$ vs $A \uparrow$)
Control sin Carga Externa C_L en dyn (ENS-A1-08)				
Respuesta con $C_L = 0 \text{ fF}$	$t_{pHL,dyn} = 11.26 \text{ ps}$	—	—	Retiene parásitas de difusión, MOS y compuerta del inversor (M_{pi}, M_{ni})
	$t_{pd,eval} = 21.27 \text{ ps}$			
Capacitancia de Entrada $C_{in}(A)$	0.3415 fF	0.5936 fF	0.5753	Reducción de 42.5% por eliminación de PUN
P_{avg} (A conmutando a 125 MHz)	1.2393 μW	0.2692 μW	4.604×	Estímulo idéntico $T_A = 8 \text{ ns}$, $CLK = 500 \text{ MHz}$
P_{avg} (Entradas fijas en nivel 1)	2.7255 μW	1.7004 nW	1602.9×	Trampa de potencia: $\alpha = 1$ (CLK) vs $\alpha = 0$

Retardo de Evaluación y Triggers Asimétricos: En los terminales de salida con carga nominal $C_{out} = 1 \text{ fF}$:

Comparación Temporal Sincronizada: NAND3 Dinámica Dominó vs Estática Equivalente (45nm HP)
Netlists: nand3_dinamica_base.cir (ENS-A1-01) y nand3_estatica_mismo_estimulo.cir (ENS-A1-07)




Figura 2: Comparación temporal sincronizada entre la NAND3 dinámica footed y la NAND3 CMOS estática bajo el mismo estímulo de entrada $V(a)$ ($T_A = 8$ ns).

- En compuerta dominó: retardo de evaluación desde $CLK \uparrow$ hasta $OUT \uparrow = 35.89$ ps (disparo sincrónico con $A = 1$).
- En compuerta estática: retardo de propagación desde $A \uparrow$ hasta $OUT_STAT \downarrow = 9.61$ ps (disparo asíncrono de dato).

Precisión Metodológica: Ambos tiempos se extraen en terminales lógicos externos con carga idéntica, pero sus eventos de disparo difieren en naturaleza física ($CLK \uparrow$ vs $A \uparrow$). Por ende, el cociente ($3.734\times$) es descriptivo de la respuesta transitoria y no representa un retardo idéntico de camino de datos (*data-to-output*). Asimismo, la capacitancia impuesta por la guía ($C_L = 2$ fF) en el nodo interno *dyn* penaliza la etapa dinámica.

Control de Retardo Sin Carga Externa C_L (ENS-A1-08): Al suprimir la capacitancia concentrada artificial en el nodo dinámico ($C_L = 0$ fF), el retardo de descarga en *dyn* se reduce a $t_{pHL,dyn} = 11.26$ ps y la salida conmuta en $t_{pd,eval} = 21.27$ ps. Este ensayo representa un control sin carga concentrada externa; el nodo conserva intactas las capacidades de difusión de M_p y M_1 , solapamientos MOS y la capacitancia de entrada del inversor dominó (M_{pi}, M_{ni}).

Capacitancia de Entrada (C_{in}): La integración de la corriente ante una rampa de 50 ps ($Q = \int I dt$) determinó $C_{in,dyn} = 0.3415$ fF frente a $C_{in,stat} = 0.5936$ fF en la compuerta estática, logrando una reducción del **42.5 %**. Esta ventaja radica en que la entrada A en dominó comanda únicamente la compuerta del NMOS de la PDN ($W = 270$ nm), habiéndose eliminado la red PMOS de pull-up en los datos.

2.5 Análisis de Potencia y la “Trampa de Potencia”

Potencia bajo Estímulo Idéntico de Datos: Con A conmutando a 125 MHz ($T_A = 8$ ns), la compuerta dinámica consume $P_{dyn} = 1.2393 \mu W$ frente a $P_{stat} = 0.2692 \mu W$ en la estática (cociente de $4.604\times$). La diferencia reside en que la dinámica es conmutada en cada ciclo por el reloj a 500 MHz, incurriendo en ciclos periódicos de precarga aun con menor actividad en los datos.

Manifestación de la Trampa con Entradas Fijas en Alto: Con $A = B = C = 1$:

- En compuerta estática, sin transiciones ($\alpha = 0$), el consumo se reduce a fugas en reposo: $P_{stat} = 1.7004$ nW.
- En compuerta dinámica, el reloj a 500 MHz alterna precarga y evaluación, forzando $\alpha = 1$ en cada ciclo. Consumo: $P_{dyn} = 2.7255 \mu W$ (**1602.9 veces superior**).

Contraste Analítico vs. Medido en la Carga Nominal: La potencia dinámica teórica de la capacitancia nominal explícita ($C_L = 2.0 \text{ fF}$, $\alpha = 1$, $V_{DD} = 1.0 \text{ V}$, $f = 500 \text{ MHz}$) es:

$$P_{\text{teor}}(C_L) = \alpha \cdot C_L \cdot V_{DD}^2 \cdot f = 1 \times (2.0 \text{ fF}) \times (1.0 \text{ V})^2 \times (500 \text{ MHz}) = \mathbf{1.0000 \mu W} \quad (1)$$

frente a la potencia total medida suministrada por la fuente de $P_{\text{medida, total}} = \mathbf{2.7255 \mu W}$. La diferencia ($1.7255 \mu W$) se debe cualitativamente a: (1) capacitancias parásitas de difusión en *dyn* (C_{db} de M_p y M_1); (2) capacitancia de compuerta del inversor dominó (M_{pi} , M_{ni}); (3) conmutación de la salida *out* cargando $C_{out} = 1.0 \text{ fF}$ y difusiones a 500 MHz ; (4) corriente de cortocircuito en el inversor durante flancos finitos; (5) redistribución de carga en nodos internos de la PDN; y (6) corrientes de fuga subumbral y túnel.

2.6 Retención con PDN Abierta y Fugas a 27°C

Fijando $V_c = 0 \text{ V}$ (bloqueo en M_3 con $A = B = V_{DD}$), se evaluó la degradación del nodo flotante (Figura 3):




Figura 3: Degradación de tensión en el nodo dinámico *dyn* por corrientes de fuga con PDN abierta a $T = 27^\circ \text{C}$ para periodos de reloj de 2 ns (nominal) y 400 ns (evaluación prolongada).

- **Frecuencia Nominal ($T_{clk} = 2 \text{ ns}$, 1 ns evaluación):** $V(\text{dyn})_{\text{min}} = 0.9936 \text{ V}$ ($\Delta V = \mathbf{6.41 \text{ mV}}$), salida en reposo ($V_{out, \text{max}} = 0.31 \text{ mV}$). Las fugas son inocuas en la escala del nanosegundo.
- **Baja Frecuencia ($T_{clk} = 400 \text{ ns}$, 200 ns evaluación continua):** Las fugas subumbral de la PDN drenan la carga hasta $V(\text{dyn})_{\text{final}} = \mathbf{0.8837 \text{ V}}$ ($\Delta V = \mathbf{116.28 \text{ mV}}$). A 27°C , el potencial aún supera $V_M \approx 0.48 \text{ V}$ del inversor, pero constata la pérdida continua de carga que exige una frecuencia mínima de operación (f_{min}) y el empleo de circuitos *keeper*.

2.7 Conclusiones de la Actividad 1

1. La lógica dominó reduce la capacitancia de entrada en 42.5% (0.3415 fF vs 0.5936 fF) al eliminar la red PMOS de pull-up en los datos.
2. El semi-periodo de precarga no retrasa la evaluación pero acota la frecuencia ($T_{clk}/2 \geq t_{\text{precarga}}$) para garantizar restauración plena.
3. La actividad de reloj periódico incrementa la potencia; con entradas fijas en alto, la dinámica disipa $1602.9\times$ más potencia que la estática en reposo.
4. La pérdida de 116.28 mV en 200 ns constata la volatilidad de la carga en nodos flotantes y fundamenta la necesidad de keepers.

3. Actividad 2: Compartición de Carga (Charge Sharing) en NAND3 Dinámica

3.1 Fundamento Físico y Predicción Analítica Previa

En una compuerta NAND3 dinámica *footed* con inversor dominó de salida, la red de descenso serie (PDN) posee nodos intermedios con capacitancias parásitas de difusión: n_1 (entre M_1 y M_2) y n_2 (entre M_2 y M_3). Tras un ciclo previo donde todos los nodos descargaron a 0 V ($A = B = C = 1$), si en la evaluación subsiguiente la compuerta conmuta a una condición donde la PDN permanece bloqueada a tierra pero los transistores superiores entran en conducción ($A = B = 1, C = 0$ con $CLK = 1$):

1. El transistor de precarga M_p se apaga, dejando al nodo dinámico *dyn* **flotante** cargado a $V_{DD} = 1.0$ V.
2. M_3 permanece en corte ($C = 0$), manteniendo abierto el camino conductivo hacia el footer M_f y tierra.
3. M_1 y M_2 conducen ($A = B = 1$), conectando el nodo *dyn* con las capacitancias parásitas descargadas de n_1 y n_2 .
4. La carga electrostática almacenada en C_{dyn} se redistribuye hacia C_{n1} y C_{n2} , provocando una caída transitoria de potencial ΔV (*charge sharing droop*).

Deducción de Capacitancias de Difusión (C_a): Conforme a las geometrías de la guía ($L_{diff} = 90$ nm, $W_{PDN} = 270$ nm), el área de difusión es $Ad = W \times L_{diff} = 0.0243 \mu\text{m}^2$ y el perímetro exterior $Pd = W + 2L_{diff} = 0.450 \mu\text{m}$. Empleando los parámetros de unión de `ptm45hp.lib` ($c_j = 0.50$ fF/ μm^2 , $c_{jsw} = 0.50$ fF/ μm), la capacitancia por contacto de difusión a cero sesgo resulta:

$$C_{diff,1} = c_j \cdot Ad + c_{jsw} \cdot Pd = 0.01215 \text{ fF} + 0.22500 \text{ fF} = 0.23715 \text{ fF} \quad (2)$$

donde el efecto tridimensional perimetral (*sidewall*) concentra el 94.9% de la capacidad total. Dado que cada nodo interno n_1 y n_2 comparte dos difusiones adyacentes ($C_{n1} = C_{n2} = 2 C_{diff,1} = 0.4743$ fF), la capacitancia agregada descargada es:

$$C_a \equiv C_{n1} + C_{n2} = 0.9486 \text{ fF} \quad (3)$$

Modelo Analítico Ideal de Conservación de Carga: Asumiendo transistores ideales como conmutadores perfectos sin caída de umbral, el reparto puro de carga predice:

$$Q_{inicial} = C_{dyn} V_{DD} = (C_{dyn} + C_a) V_{dyn,final} \implies \Delta V_{pred} = V_{DD} \cdot \frac{C_a}{C_a + C_{dyn}} \quad (4)$$

Para la condición nominal ($C_L = 2.0$ fF) y considerando las parásitas fijas en *dyn* según la guía ($C_{extra} = C_{gd}(M_p) + C_g(\text{inversor}) \approx 0.3441$ fF $\implies C_{dyn} \approx 2.3441$ fF), la caída teórica predicha es:

$$\Delta V_{pred} = 1.0 \text{ V} \cdot \frac{0.9486 \text{ fF}}{0.9486 \text{ fF} + 2.3441 \text{ fF}} = \mathbf{288.09 \text{ mV}} \implies V_{dyn,pred} = 0.7119 \text{ V} \quad (5)$$

Nota metodológica: Esta formulación de primer orden es idealizada: omite componentes del modelo BSIM4 (como la capacitancia de borde compuerta-difusión c_{jswgs}) y no contempla la dinámica de conducción no lineal ni el corte progresivo del stack.

3.2 Estímulo Literal de la Guía vs Benchmark Físico Controlado

Con el estímulo literal de la guía oficial, el instante temporal especificado ($t = 1.95 T_{clk} = 3.9$ ns) coincide con la fase de precarga para la temporización empleada a 500 MHz ($CLK = 0$), provocando que la conducción activa de M_p recargue continuamente el nodo dinámico y enmascare la redistribución hacia los nodos internos. Por ello, se conservó dicha corrida oficial de referencia y se implementó un ensayo de benchmark físico controlado (ENS-A2-02) que garantiza:

1. Descarga completa previa de dyn, n_1, n_2, n_3 a 0 V durante un primer ciclo de evaluación ($A = B = C = 1$).
2. Precarga exclusiva de dyn a V_{DD} en el semi-periodo bajo subsiguiente ($CLK = 0$), manteniendo n_1 y n_2 descargados.
3. Entrada en evaluación ($CLK = 1, M_p$ en corte) con transición $A = B = 1, C = 0$, aislando con total fidelidad el fenómeno de *charge sharing*.




Figura 4: Formas de onda sincronizadas del peor caso de charge sharing en la NAND3 dinámica footed (control CLK, A, C , nodos internos n_1, n_2, n_3 , nodo dyn y salida out).

3.3 Resultados del Caso Base y Discrepancia Física

La simulación del caso base nominal ($C_L = 2.0$ fF, Figura 4) registra una caída de $\Delta V_{sim} = 101.03$ mV, alcanzando un mínimo de $V_{dyn,min} = 0.8990$ V, sin inducir conmutación espuria en la salida dominó ($V_{out,max} = 0.149$ mV $\ll V_{LL} = 0.3675$ V).

La caída simulada es $2.85\times$ menor a la predicción teórica ($\Delta V_{pred} = 288.09$ mV). Esta discrepancia no obedece a un error de cálculo, sino a la física intrínseca del transistor MOS:

1. **Corte Subumbral del Transistor Pasante (M_2):** M_2 opera como transistor de paso con compuerta en $V_B = 1.0$ V. Al transferirse carga hacia n_2 , la tensión $V(n_2)$ se eleva. Debido a que el sustrato está polarizado a masa (0 V), se desarrolla un efecto de cuerpo severo ($V_{SB2} = V(n_2) > 0$). Evaluando analíticamente la elevación de umbral mediante la formulación clásica $\Delta V_{th} \approx k_1(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F})$ con los parámetros de la tarjeta PTM ($k_1 = 0.4$ V $^{1/2}$, $2\phi_F \approx 0.8$ V), se obtiene una **estimación analítica aproximada** de $V_{th,eff} \approx 0.55$ a 0.60 V (frente a $V_{th0} = 0.469$ V a cero sesgo). Al subir $V(n_2)$ hasta ≈ 0.66 V, la tensión compuerta-fuente cae a $V_{GS2} = 1.0 - 0.66 = 0.34$ V $\ll V_{th,eff}$, forzando a M_2 a entrar en régimen subumbral y bloqueando el flujo de carga antes de alcanzar el equilibrio estático total.
2. **No Linealidad de Capacitancias de Unión:** Conforme n_1 y n_2 aumentan su tensión respecto a masa, la polarización inversa de las uniones $p-n$ reduce dinámicamente la capacitancia neta según $C_j(V_R) = C_{j0}/(1 + V_R/PB)^M$.

3.4 Barrido Paramétrico de Carga (C_L) y Márgenes de Ruido

Se simuló el comportamiento ante variaciones de $C_L \in [0.5, 1.0, 2.0, 4.0]$ fF. Los resultados cuantitativos contrastados con el modelo analítico se presentan en la Tabla 2, y su comportamiento gráfico en la Figura 5.

Tabla 2: Barrido paramétrico de la capacitancia de carga C_L en el nodo dinámico: contraste entre predicción analítica (ΔV_{pred}) y simulación SPICE (ΔV_{sim} y $V_{\text{dyn,min}}$) para peor caso (PTM 45 nm HP, $V_{DD} = 1.0$ V).

C_L (fF)	ΔV_{pred} (mV)	ΔV_{sim} (mV)	$V_{\text{dyn,min}}$ (V)	Sobreestimación	Estado Lógico / Margen
0.5	529.15	175.92	0.8241	$3.01 \times (+200.8\%)$	Seguro ($V_{\text{dyn}} > V_{IH} = 0.579$ V)
1.0	413.75	138.26	0.8617	$2.99 \times (+199.3\%)$	Seguro ($V_{\text{dyn}} > V_{IH} = 0.579$ V)
2.0	288.09	101.03	0.8990	$2.85 \times (+185.1\%)$	Seguro ($V_{\text{dyn}} > V_{IH} = 0.579$ V)
4.0	179.23	67.62	0.9324	$2.65 \times (+165.0\%)$	Seguro ($V_{\text{dyn}} > V_{IH} = 0.579$ V)




Figura 5: Validación paramétrica de charge sharing frente a C_L : (a) Caída de potencial ΔV analítica vs simulación SPICE; (b) Tensión mínima $V_{\text{dyn,min}}$ y delimitación de la zona lógica segura frente a umbrales del inversor dominó ($V_M = 0.480$ V, $V_{IH} = 0.579$ V).

Tendencia Física e Inmunidad al Ruido: A mayor capacitancia C_L , menor es la caída ΔV debido al incremento del depósito de carga inicial $Q = C_{\text{dyn}} V_{DD}$. En todos los casos ensayados, el nodo dyn permanece rígidamente dentro de la zona lógica segura ($V_{\text{dyn,min}} \geq 0.8241$ V $>$ $V_{IH} = 0.5785$ V), evitando falsas conmutaciones. Cabe resaltar que si la redistribución hubiese seguido el modelo lineal sin corte de umbral, para $C_L = 0.5$ fF la caída predicha ($\Delta V_{\text{pred}} = 529.15$ mV) habría sumergido a $V(\text{dyn})$ en 0.4708 V $<$ V_M , generando un fallo lógico destructivo en la salida; el corte subumbral intrínseco del NMOS actúa así como una barrera protectora natural de integridad lógica.

3.5 Evaluación Cuantitativa de Técnicas de Mitigación

Bajo las condiciones de peor caso ($C_L = 2.0$ fF), se implementaron y caracterizaron las tres técnicas de mitigación estipuladas en la guía. Los resultados comparativos se sintetizan en la Tabla 3 y en la Figura 6.

3.5.1 Técnica 1: Precarga de Nodos Internos (n_1, n_2)

Se incorporaron dos transistores PMOS auxiliares ($W_p = 135$ nm) comandados por CLK para precargar los nodos internos n_1 y n_2 a V_{DD} durante $CLK = 0$.

- **Efectividad y Droop:** Al igualar las tensiones iniciales ($V(\text{dyn}) = V(n_1) = V(n_2) = V_{DD}$), la fuerza impulsora de redistribución se anula, suprimiendo completamente la caída ($\Delta V \leq 0$ mV).
- **Sobrecarga de Reloj:** La adición de dos compuertas PMOS introduce una capacitancia parásita adicional en la línea de reloj estimada en $\Delta C_{\text{clk,gate}} \approx 2(W_p \cdot L \cdot C_{ox}) \approx 0.34$ fF, lo cual supone un incremento relativo de compuerta del $+67\%$ respecto a la carga de reloj base ($C_{g,Mp} + C_{g,Mf} \approx 0.503$ fF).

Tabla 3: Evaluación cuantitativa de técnicas de mitigación de compartición de carga en NAND3 dinámica footed ($C_L = 2.0$ fF, $T_{clk} = 2$ ns, PTM 45 nm HP).

Configuración	ΔV_{eval}	Transistores Extra	Carga CLK	Comportamiento y Trade-off
Base (Sin Mitigación)	101.03 mV	0 (7 total)	Base	$V_{dyn,min} = 0.8990$ V. Sin recuperación en evaluación; restauración en siguiente precarga.
Mitigación 1: Precarga	≤ 0 mV	+2 PMOS (135 nm)	+0.34 fF (+67 %)	Elimina droop ($V_{dyn,min} = 1.0120$ V). Overshoot transitorio por feedthrough capacitivo en compuertas de precarga interna.
Mitigación 2: Reordenamiento	14.1 μ V	0 transistores	0 fF	Supresión casi total ($V_{dyn} = 0.99999$ V). Aísla difusión de n_1, n_2 ubicando C al tope de la PDN; impacto en enrutamiento.
Mitigación 3: Keeper	42.18 mV	+1 PMOS (45 nm)	0 fF	Atenúa caída en 58.2 % ($V_{dyn,min} = 0.9578$ V) y restaura al 99 % en 80.30 ps. Penalización de descarga: +14.6 % en $t_{pHL,dyn}$.




Figura 6: Comparación cuantitativa de técnicas de mitigación de charge sharing: (a) Formas de onda transitorias de $V(dyn)$ durante evaluación; (b) Compromiso de contención del keeper ($W_{kp} = 45$ nm) en retardo durante conmutación legítima ($A = B = C = 1$).

- **Overshoot por Acoplamiento Transitorio:** Se aprecia un sobreimpulso nodal por acoplamiento capacitivo (*clock feedthrough* / *bootstrap-like*): $V_{dyn,min} = 1.0120$ V, $V(n_1) \approx 1.069$ V y $V(n_2) \approx 1.062$ V. Si bien no induce conmutación espuria ($V_{out,max} \leq 0.27$ mV), debe considerarse en el diseño de márgenes de tensión.
- **¿Por qué no se precarga el nodo n_3 ?** El nodo n_3 conecta directamente al drenaje del footer M_f . Al entrar en evaluación ($CLK \rightarrow 1$), M_f conduce inmediatamente hacia tierra. Precargar n_3 forzaría una descarga innecesaria a masa en cada ciclo de reloj, incurriendo en una disipación dinámica redundante $C_{n3}V_{DD}^2f_{clk}$ sin beneficio alguno, dado que cuando $C = 0$, M_3 permanece en corte y n_3 jamás interactúa con el nodo dinámico.

3.5.2 Técnica 2: Reordenamiento de Entradas en la PDN

Consiste en asignar la entrada crítica que permanece en nivel bajo ($C = 0$) al transistor más próximo al nodo dinámico (M_3 adyacente a dyn), relegando las entradas en nivel alto (A, B) a las posiciones inferiores.

- **Rendimiento:** Al encontrarse M_3 bloqueado en el propio contacto superior, las capacitancias parásitas de n_1 y n_2 quedan físicamente aisladas de dyn . La perturbación se reduce drásticamente a $\Delta V = 14.1$ μ V ($V_{dyn} = 0.99999$ V).
- **Coste:** No requiere transistores adicionales (0 PMOS) ni agrega carga a la línea de reloj (0 fF).

Su implementación involucra exclusivamente decisiones de enrutamiento y asignación de pines en layout.

- **Asimetría Lógica Dominó vs Lógica Estática:** En lógica CMOS estática, el orden de apilamiento en la PDN no modifica la función lógica booleana ni los niveles lógicos estáticos en régimen permanente; únicamente altera marginalmente los retardos de conmutación. En contraste, en lógica dominó el nodo dinámico es una **memoria capacitiva flotante** durante la fase de evaluación; por tanto, el orden de los transistores determina qué difusiones internas entran en contacto con el nodo de salida, condicionando de manera decisiva la integridad de señal y el margen de ruido frente a eventos transitorios.

3.5.3 Técnica 3: Transistor Keeper ($W_{kp} = 45 \text{ nm}$) y Contención

Se conectó un transistor PMOS débil de mantenimiento ($W_{kp} = 45 \text{ nm}$) gobernado por la salida del inversor dominó (*out*).

- **Atenuación y Restauración Activa:** El keeper reduce la caída transitoria de 101.03 mV a 42.18 mV (atenuación del 58.2 %), logrando restaurar el nodo *dyn* al 99 % de V_{DD} en un tiempo activo de $t_{\text{rec}} = 80.30 \text{ ps}$. En contraste, en el caso base sin mitigación **no existe recuperación durante la ventana de evaluación**, manteniéndose la degradación hasta el inicio de la siguiente fase de precarga.
- **Compromiso de Contención en Velocidad:** Durante una evaluación legítima a nivel bajo ($A = B = C = 1$), la PDN debe vencer la corriente suministrada por el keeper hasta que *out* ascienda y corte el dispositivo PMOS. Esta lucha transitoria incrementa el retardo de descarga: $t_{pHL,dyn}$ pasa de 23.95 ps a 27.46 ps ($\Delta t_{pHL} = +3.51 \text{ ps}$, penalización del +14.65 %), mientras que $t_{pLH,out}$ se incrementa en +5.52 ps (+14.69 %).

3.6 Conclusiones de la Actividad 2

1. El modelo analítico clásico de conservación de carga sobreestima fuertemente la caída ($2.85\times$ a $C_L = 2 \text{ fF}$) debido al efecto de cuerpo y al corte subumbral intrínseco del transistor NMOS de paso intermedio ($V_{th,eff} \approx 0.55\text{--}0.60 \text{ V}$).
2. El reordenamiento de transistores en la PDN es la solución más eficiente al suprimir la redistribución ($\Delta V \approx 14 \mu\text{V}$) con cero transistores adicionales y nula sobrecarga sobre la red de distribución de reloj.
3. La precarga interna elimina el droop pero penaliza la línea de reloj en +67 % e introduce sobrepulsos por acoplamiento capacitivo.
4. El transistor keeper ($W_{kp} = 45 \text{ nm}$) provee restauración activa en 80.30 ps amortiguando la caída en 58.2 %, con una penalización moderada de contención del +14.6 % en el retardo de propagación.