
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Perú, Decana de América

Facultad de Ingeniería Electrónica y Eléctrica

Escuela Profesional de Ingeniería Electrónica

INFORME DE LABORATORIO DIRIGIDO N.º 2

Lógica CMOS Dinámica

*Caracterización Temporal, Robustez frente a Fugas,
Métricas de Consumo y Dimensionamiento en Tecnologías Submicrométricas*

Curso: Microelectrónica y Sistemas Nanoelectrónicos (Semestre 2026-II)

Docente: MsC. Luz Adanaqué Infante

Integrantes: Leonardo Sait Yactayo Tolentino (23190214)
Marco Antonio Arcila Santander (23190140)

Modalidad: Parejas

1. Metodología y Configuración del Entorno de Simulación

Para el desarrollo del presente informe se implementó una infraestructura de simulación automatizada en SPICE y post-procesamiento en Python, orientada a garantizar reproducibilidad determinística y trazabilidad física absoluta en cada ensayo.

1.1 Modelos de Dispositivos y Nodo Tecnológico

Se emplean tarjetas de modelo predictivas BSIM4 (*Predictive Technology Model*, PTM) desarrolladas por la Universidad Estatal de Arizona (ASU / Nanoscale Integration and Modeling Group). Con el propósito de prevenir colisiones de nombres al incluir múltiples nodos en simulaciones de referencia cruzada, los modelos se integraron en librerías modulares:

- **ptm45hp.lib**: Proceso PTM de 45 nm *High Performance* ($V_{DD} = 1.0\text{ V}$, $L_{\text{nom}} = 45\text{ nm}$, $t_{\text{oxe},n/p} = 1.25/1.30\text{ nm}$, $V_{th0,n} \approx 0.469\text{ V}$, $V_{th0,p} \approx -0.492\text{ V}$). Nodo primario en la Actividad 1.
- **ptm45lp.lib**: Proceso PTM de 45 nm *Low Power* ($V_{DD} = 1.1\text{ V}$, $L_{\text{nom}} = 45\text{ nm}$, $t_{\text{oxe}} = 1.80\text{ nm}$, $V_{th0,n} \approx 0.62\text{ V}$, $V_{th0,p} \approx -0.58\text{ V}$).
- **ptm130.lib**: Proceso Bulk de 130 nm ($V_{DD} = 1.3\text{ V}$, $L_{\text{nom}} = 130\text{ nm}$, $t_{\text{oxe},n/p} = 2.25/2.35\text{ nm}$).

1.2 Parámetros Numéricos del Solver SPICE

En la simulación física de lógica dinámica submicrométrica, se fijaron en los netlists (.cir) las siguientes opciones numéricas del solver:

```
.options gmin=1e-15 abstol=1e-14 reltol=1e-4 method=gear
```

La selección de estos parámetros responde a requerimientos físicos concretos:

1. **Conductancia de regularización (gmin = 1e-15)**: El valor predeterminado de LTspice ($g_{\text{min}} = 1\text{e-}12$, correspondiente a 1 pS) conecta una conductancia parásita hacia tierra en cada nodo, inyectando una corriente artificial calculable como $I_{g_{\text{min}}} = G_{\text{min}} \cdot V_{DD} = 10^{-12} \times 1.0\text{ V} = 1.0\text{ pA}$. En transistores de 45 nm en estado de reposo, esta corriente numérica es comparable a las fugas físicas subumbral, distorsionando severamente las evaluaciones de retención de carga en nodos flotantes. Reducir g_{min} a 1 fS minimiza esta inyección espuria a 1.0 aA (10^{-18} A).
2. **Tolerancias de convergencia (abstol = 1e-14, reltol = 1e-4)**: Las corrientes residuales subumbral y de túnel en dispositivos en corte se ubican en el rango de femtoamperios. La tolerancia estándar (10^{-12} A) induce ruido numérico y falsas oscilaciones durante la evaluación de nodos dinámicos.
3. **Algoritmo de integración (method = gear)**: El método trapezoidal estándar (**trap**) produce resonancias numéricas artificiales (*trapezoidal ringing*) cuando ocurren transiciones de tensión con tiempos de subida extremadamente reducidos ($t_r = 20\text{ ps}$) sobre nodos con capacitancias parásitas de femtofaradios. La integración de Gear proporciona un amortiguamiento numérico incondicional sin alterar la constante de tiempo física RC .

1.3 Flujo de Extracción y Trazabilidad

Todas las simulaciones fueron procesadas en modo *batch* silencioso (-b) mediante LTspice v26.0.2 bajo Windows. Las figuras fueron generadas directamente a partir de los datos crudos extraídos de los archivos .raw a 300 DPI en formato matricial con ejes normalizados, mientras que las métricas escalares fueron recolectadas de los archivos .log mediante directivas .meas acotadas en tiempo y un parser automatizado de regresión.

2. Actividad 1: NAND3 CMOS Dinámica Footed (Fases, Asimetría y Consumo)

2.1 Topología Circuital y Dimensionamiento

La compuerta NAND3 dinámica analizada se implementa en configuración *footed* complementada por un inversor dominó restaurador, operando bajo tecnología PTM de 45 nm HP ($V_{DD} = 1.0\text{ V}$, $T = 27^\circ\text{C}$).

- **Red de Descarga (PDN) y Footer (M_f):** Cuatro transistores NMOS en serie (M_1, M_2, M_3 para las entradas lógicas A, B, C , y M_f para CLK). Los tres NMOS lógicos y el footer adoptan $W_n = 3 \times 90 \text{ nm} = 270 \text{ nm}$ ($L = 45 \text{ nm}$); la aproximación geométrica de cuatro dispositivos en serie establece una anchura efectiva de $W_{PDN,eq} = 270 \text{ nm}/4 = 67.5 \text{ nm}$ (consistente con el modelado de contención en la Actividad 3), en lugar de equiparar exactamente a un NMOS unitario de 90 nm .
- **Transistor de Precarga (M_p):** Dispositivo PMOS ($W_p = 135 \text{ nm}$, $L = 45 \text{ nm}$) conectado a V_{DD} , gobernado por CLK en nivel bajo ($\beta = 1.5$ respecto al NMOS de 90 nm).
- **Inversor Dominó de Salida:** Etapa restauradora no inversora con M_{pi} ($W_p = 135 \text{ nm}$) y M_{ni} ($W_n = 90 \text{ nm}$).
- **Condiciones de Carga:** Capacitancia concentrada explícita $C_L = 2 \text{ fF}$ en el nodo interno dyn y capacitancia de carga $C_{out} = 1 \text{ fF}$ en el terminal de salida out .
- **NAND3 CMOS Estática Equivalente:** PUN de 3 PMOS en paralelo ($W_p = 135 \text{ nm}$) y PDN de 3 NMOS en serie ($W_n = 270 \text{ nm}$), con carga idéntica $C_{out} = 1 \text{ fF}$.

Estructuralmente, el núcleo dinámico *footed* requiere únicamente 5 transistores (4 NMOS + 1 PMOS) y 7 transistores con la etapa dominó completa, frente a los 6 transistores requeridos por la NAND3 estática convencional.

2.2 Análisis Temporal y Fases de Operación

Para caracterizar el ciclo secuencial, se aplicó reloj a 500 MHz ($T_{clk} = 2.0 \text{ ns}$, ciclo de trabajo del 50%) y un estímulo de entrada A a 125 MHz ($T_A = 8.0 \text{ ns}$) con retardo de $t_{delay} = 1.1 \text{ ns}$ ($0.55 T_{clk}$), fijando $B = C = V_{DD}$. Las curvas se ilustran en la Figura 1, distinguiéndose las cuatro fases operativas:




Figura 1: Formas de onda transitorias de la NAND3 dinámica footed (CLK , A , nodo interno dyn y salida out), identificando las cuatro fases de operación dominó.

1. **Fase I: Evaluación con PDN Abierta** ($t \in [0.0, 1.0 \text{ ns}]$): Con $CLK = 1$, M_p corta y M_f conduce. Al estar $A = 0$, M_1 bloquea la ruta a tierra; el nodo dyn queda **flotante en nivel alto** ($V_{DD} = 1.0 \text{ V}$) con un sobreimpulso de 1.022 V por acoplamiento capacitivo (*clock feedthrough* en $C_{gd}(M_p)$). La salida out permanece en 0 V .
2. **Fase II: Precarga con $A = 1$** ($t \in [1.0, 2.0 \text{ ns}]$): Con $CLK = 0$, M_p conduce y M_f corta. Aunque A conmuta a 1 en $t = 1.1 \text{ ns}$, el footer apagado impide el paso a tierra. El nodo dyn se mantiene rígidamente fijado a V_{DD} .
3. **Fase III: Evaluación con Descarga Completa** ($t \in [2.0, 3.0 \text{ ns}]$): Con $CLK = 1$ y $A = B = C = 1$, los 4 NMOS conducen. El nodo dyn se descarga a tierra en $t_{pHL,dyn} = 22.17 \text{ ps}$, haciendo que el inversor dominó conmute monótonamente en su salida out con $t_{pd,eval} = 35.89 \text{ ps}$.
4. **Fase IV: Precarga y Restauración** ($t \in [3.0, 4.0 \text{ ns}]$): En el flanco descendente de CLK , M_p recarga el nodo dyn en $t_{pLH,dyn} = 25.13 \text{ ps}$, restaurando la salida out a nivel bajo en $t_{pHL,out} = 38.06 \text{ ps}$.

2.3 Asimetría Temporal y Rol de t_{pLH} en Lógica Dominó

En lógica dominó, el cómputo combinacional ocurre exclusivamente durante la evaluación ($CLK = 1$), con salidas conmutando monótonamente ($0 \rightarrow 1$). El tiempo de precarga medido en el nodo dinámico ($t_{pLH,dyn} = 25.13$ ps) corresponde estrictamente al retardo de transición al 50 % ($CLK \downarrow$ al 50 % hasta $dyn \uparrow$ al 50 %) durante el semi-periodo inactivo ($CLK = 0$), fuera de la ruta crítica de datos; por consiguiente, **no contribuye al retardo lógico de evaluación**.

Es metodológicamente necesario precisar que dicho retardo al 50 % no debe equipararse directamente al tiempo de asentamiento casi completo del nodo ($V_{dyn} \geq 0.99 V_{DD}$). Como referencia analítica, en un circuito RC ideal inicialmente descargado ($V(t) = V_{DD}(1 - e^{-t/\tau_{pre}})$), el tiempo requerido para alcanzar el 99 % de V_{DD} es $t_{99} = -\tau_{pre} \ln(0.01) \approx 4.605 \tau_{pre}$ (mientras que $3 \tau_{pre}$ restaura el 95.0 % y $4 \tau_{pre}$ el 98.2 %). Aunque la compuerta dinámica real involucra la respuesta no lineal del PMOS de precarga (M_p de saturación a triodo), esta referencia analítica justifica que el semi-periodo bajo de reloj deba satisfacer holgadamente $T_{clk}/2 \geq t_{precarga}$ para garantizar restauración plena.

2.4 Comparación Cuantitativa: Lógica Dinámica vs Estática

La Tabla 1 resume las métricas cuantitativas extraídas, contrastando la estructura dinámica con la estática equivalente.

Tabla 1: Comparación cuantitativa entre la compuerta NAND3 dinámica footed (con inversor dominó) y la NAND3 CMOS estática (PTM 45 nm HP, $V_{DD} = 1.0$ V, $T = 27^\circ\text{C}$).

Métrica Evaluada	NAND3 Dinámica	NAND3 Estática	Cociente	Condición / Notas Metodológicas
N.º de Transistores	5 (núcleo) / 7 (total)	6	0.83 / 1.17	Topología footed + inversor dominó
t_{pHL} (Descarga nodo dyn)	22.17 ps	9.61 ps	2.306×	Evaluación dyn vs caída out_stat
t_{pLH} (Precarga nodo dyn)	25.13 ps	12.40 ps	2.026×	Precarga dyn vs subida out_stat
Retardo en Salidas Lógicas (Triggers Asimétricos)				
Retardo en terminal out	35.89 ps ($CLK \uparrow$)	9.61 ps ($A \uparrow$)	3.733×	$C_{out} = 1$ fF. Triggers distintos ($CLK \uparrow$ vs $A \uparrow$)
Control con Carga Concentrada Desacoplada ($C_L = 0$ fF)				
Respuesta con $C_L = 0$ fF	$t_{pHL,dyn} = 11.26$ ps $t_{pd,eval} = 21.27$ ps	—	—	Retiene parásitas de difusión, MOS y compuerta del inversor (M_{pi}, M_{ni})
Capacitancia de Entrada $C_{in}(A)$	0.3417 fF	0.5936 fF	0.5756	Reducción de 42.4 % por eliminación de PUN
P_{avg} (A conmutando a 125 MHz)	$1.2393 \mu\text{W}$	$0.2692 \mu\text{W}$	4.604×	Estímulo idéntico $T_A = 8$ ns, $CLK = 500$ MHz
P_{avg} (Entradas fijas en nivel 1)	$2.7255 \mu\text{W}$	1.7004 nW	1602.9×	Trampa de potencia: $\alpha = 1$ (CLK) vs $\alpha = 0$

Comparación Temporal Sincronizada: NAND3 Dinámica Dominó vs Estática Equivalente (PTM 45nm HP)




Figura 2: Comparación temporal sincronizada entre la NAND3 dinámica footed y la NAND3 CMOS estática bajo el mismo estímulo de entrada $V(a)$ ($T_A = 8$ ns).

Retardo de Evaluación y Triggers Asimétricos: En los terminales de salida con carga nominal $C_{out} = 1$ fF, la compuerta dominó registra un retardo de evaluación de **35.89** ps desde el disparo sincrónico $CLK \uparrow$ con $A = 1$, mientras que la compuerta estática presenta **9.61** ps desde el dato asíncrono $A \uparrow$ (cociente descriptivo de 3.733×). Al suprimir la carga artificial concentrada (con carga concentrada des-

acoplada, $C_L = 0$ fF), el retardo en dyn cae a $t_{pHL,dyn} = 11.26$ ps y la salida conmuta en $t_{pd,eval} = 21.27$ ps, reteniendo únicamente las capacitancias parásitas de difusión y compuerta del inversor.

Capacitancia de Entrada (C_{in}): En la caracterización dinámica de entrada, la integración de la corriente de entrada ante una rampa de 50 ps ($Q_{in} = \int -I(V_a) dt$, $C_{in} = Q_{in}/V_{DD}$) arrojó $C_{in,dyn} = 0.3417$ fF frente a $C_{in,stat} = 0.5936$ fF en la estática, logrando una reducción del **42.4 %** ($0.5756\times$) debida a la eliminación de la red PMOS de pull-up en los datos. El modelo analítico de placas paralelas ($C_{ox,n}W_nL \approx 0.336$ fF y $C_{ox,n}W_nL + C_{ox,p}W_pL \approx 0.497$ fF) concuerda con esta tendencia, reflejando la simulación en gran señal los aportes de solapamiento (C_{ov}) e inversión fuerte.

2.5 Análisis de Potencia y la “Trampa de Potencia”

Bajo estímulo periódico en A a 125 MHz ($T_A = 8$ ns), la compuerta dinámica consume $P_{dyn} = 1.2393 \mu W$ frente a $P_{stat} = 0.2692 \mu W$ ($4.604\times$), integradas entre 4 y 16 ns. Sin embargo, la manifestación crítica de la *trampa de potencia* se evidencia con entradas fijas en alto ($A = B = C = 1$): mientras que la compuerta estática permanece en reposo disipando únicamente fugas ($P_{stat} = 1.7004$ nW para $\alpha = 0$), la compuerta dinámica cicla continuamente a 500 MHz ($\alpha = 1$), consumiendo $P_{dyn} = 2.7255 \mu W$ (**1602.9 veces superior**). La disipación total medida de la fuente ($2.7255 \mu W$) supera a la potencia dinámica analítica de carga externa ($P_{ext} = C_L V_{DD}^2 f = 1.000 \mu W$) y del nodo dinámico ($P_{nodo,geom} \approx 1.325 \mu W$ para $C_{dyn} \approx 2.65$ fF) debido a la conmutación periódica del inversor dominó cargando $C_{out} = 1$ fF, transiciones de cortocircuito y difusiones.

2.6 Comportamiento de Retención Preliminar con PDN Abierta

Fijando $V_c = 0$ V (bloqueo en M_3 con $A = B = V_{DD}$), el nodo dinámico queda flotante en nivel alto. En la escala nominal ($T_{clk} = 2$ ns, 1 ns de evaluación), la caída por fugas es inocua: $V(dyn)_{min} = 0.9936$ V ($\Delta V = 6.41$ mV, $V_{out,max} = 0.31$ mV). Sin embargo, al extender la evaluación continua a baja frecuencia ($T_{clk} = 400$ ns, evaluación de 200 ns), las corrientes de fuga subumbral drenan la carga hasta $V(dyn)_{final} = 0.8837$ V ($\Delta V = 116.28$ mV). Aunque a 27°C el potencial aún supera $V_M \approx 0.48$ V, esta degradación evidencia la volatilidad de la carga en nodos flotantes y fundamenta la necesidad de una frecuencia mínima (f_{min}) y de circuitos keeper, fenómeno que se caracteriza en profundidad en la Actividad 3.

2.7 Conclusiones de la Actividad 1

1. La lógica dominó reduce la capacitancia de entrada en 42.4 % (0.3417 fF vs 0.5936 fF), mejorando la velocidad de excitación de etapas previas.
2. El semi-periodo de precarga no retrasa la evaluación pero su constante de tiempo acota la frecuencia máxima ($T_{clk}/2 \geq t_{precarga}$).
3. Con entradas estáticas en nivel alto, la alternancia forzada de precarga y evaluación genera un consumo dinámico $1602.9\times$ superior al reposo estático.
4. La pérdida de 116.28 mV en 200 ns con PDN abierta ratifica la naturaleza cuasi-estática de la compuerta y exige mecanismos activos de retención.

3. Actividad 2: Compartición de Carga (Charge Sharing) en NAND3 Dinámica

3.1 Fundamento Físico y Predicción Analítica Previa

En una compuerta NAND3 CMOS dinámica *footed* con inversor dominó de salida (PTM 45 nm HP, $V_{DD} = 1.0$ V, $T = 27^\circ C$), la red de descenso serie (PDN) contiene tres nodos internos intermedios: n_1 (entre M_1 y M_2), n_2 (entre M_2 y M_3) y n_3 (entre M_3 y el footer M_f). El dimensionamiento geométrico de canal adoptado es: $L = 45$ nm, transistor de precarga M_p ($W_p = 135$ nm), transistores de la PDN y footer ($W_{PDN} = 3W_n = 270$ nm) e inversor dominó estático de salida ($W_{pi} = 135$ nm, $W_{ni} = 90$ nm). El ancho total activo de compuerta de la etapa dinámica base es $W_{dyn,base} = W_p + 4W_{PDN} = 1215$ nm ($A_{dyn,base} = 0.0547 \mu m^2$), mientras que la celda completa incluyendo el inversor totaliza $W_{celda,base} = 1440$ nm ($A_{celda,base} = 0.0648 \mu m^2$).

Tras un ciclo previo donde todos los nodos descargaron a 0 V ($A = B = C = 1$), si en la evaluación subsiguiente la compuerta conmuta a una condición donde la PDN permanece bloqueada hacia tierra pero los transistores superiores conducen ($A = B = 1, C = 0$ con $CLK = 1$):

1. El transistor de precarga M_p se apaga, dejando al nodo dinámico *dyn* **flotante** cargado a $V_{DD} = 1.0$ V.
2. El dispositivo M_3 permanece en corte ($C = 0$), manteniendo abierto el camino hacia el footer M_f y masa.
3. Los dispositivos M_1 y M_2 conducen ($A = B = 1$), conectando el nodo *dyn* con las capacitancias parásitas descargadas de n_1 y n_2 .
4. La carga electrostática almacenada en C_{dyn} se redistribuye hacia C_{n1} y C_{n2} , provocando una caída transitoria de potencial ΔV (*charge sharing droop*).

Deducción de Capacitancias de Difusión (C_a): Considerando las dimensiones de difusión del proceso ($L_{diff} = 90$ nm, $W_{PDN} = 270$ nm), el área de difusión es $Ad = W \times L_{diff} = 0.0243 \mu\text{m}^2$ y el perímetro exterior $Pd = W + 2L_{diff} = 0.450 \mu\text{m}$. Empleando los parámetros de unión de `ptm45hp.lib` ($c_j = 0.500$ fF/ μm^2 , $c_{jsw} = 0.500$ fF/ μm), la capacitancia por contacto de difusión a cero sesgo resulta:

$$C_{diff,1} = c_j \cdot Ad + c_{jsw} \cdot Pd = 0.01215 \text{ fF} + 0.22500 \text{ fF} = 0.23715 \text{ fF} \quad (1)$$

donde el efecto tridimensional de borde (*sidewall*) concentra el 94.9% de la capacidad neta. Dado que cada nodo interno n_1 y n_2 comparte dos difusiones adyacentes ($C_{n1} = C_{n2} = 2C_{diff,1} = 0.4743$ fF), la capacitancia agregada descargada conectada a la red es:

$$C_a \equiv C_{n1} + C_{n2} = 0.9486 \text{ fF} \quad (2)$$

Modelos Analíticos de Conservación de Carga: Asumiendo transistores ideales como interruptores bilaterales sin caída de umbral, el balance electrostático estipula:

$$Q_{inicial} = C_{dyn}V_{DD} = (C_{dyn} + C_a)V_{dyn,final} \implies \Delta V_{pred} = V_{DD} \cdot \frac{C_a}{C_a + C_{dyn}} \quad (3)$$

Para cuantificar C_{dyn} frente a la carga externa C_L , se concilian dos modelos de referencia bien definidos:

1. **Modelo 2 (Solapamiento y Compuerta):** Incluye solapamiento de M_p y compuerta del inversor: $C_{extra} = C_{gd}(M_p) + C_g(\text{inversor}) \approx 0.0149 \text{ fF} + 0.3292 \text{ fF} = 0.3441 \text{ fF} \implies C_{dyn} = C_L + 0.3441 \text{ fF}$ (2.3441 fF nominal a $C_L = 2$ fF).
2. **Modelo 3 (Carga Total Completa):** Agrega la difusión del terminal de drenaje de M_1 en *dyn* ($C_{diff,M1} = 0.2372$ fF): $C_{dyn,total} = C_L + 0.5813 \text{ fF}$ (2.5813 fF nominal).

Bajo la condición nominal ($C_L = 2.0$ fF), el Modelo 2 predice $\Delta V_{pred} = 288.09$ mV ($V_{dyn,pred} = 0.7119$ V), mientras que el Modelo 3 arroja $\Delta V_{pred} = 268.74$ mV ($V_{dyn,pred} = 0.7313$ V).

3.2 Protocolo de Evaluación y Condiciones de Medición

La caracterización experimental del peor caso de redistribución de carga exige analizar el impacto del alineamiento temporal de las entradas respecto a las fases del reloj:

1. **Protocolo Canónico de Referencia (Síncrono):** Las entradas A y B conmutan síncronamente con el flanco ascendente de reloj ($t \in [3.00, 3.02]$ ns), garantizando una precarga completa previa y nodos internos inicialmente descargados ($dyn = V_{DD}$, $V(n_1, n_2, n_3) \approx 0$ V). Al aislar la redistribución electrostática pura sin asistencia de la fuente de alimentación, el nodo dinámico desciende hasta $V_{dyn,min} = \mathbf{0.8357}$ V, registrando una caída neta de $\Delta V = \mathbf{164.29}$ mV ($C_L = 2$ fF, PTM 45 nm HP, $V_{DD} = 1.0$ V, $T = 27^\circ\text{C}$).
2. **Protocolo Alternativo con Entradas Anticipadas:** Si las entradas conmutan de forma anticipada durante la fase de precarga ($CLK = 0$, $t \in [2.98, 3.00]$ ns), el transistor PMOS de precarga M_p conduce activamente y recarga parcialmente los nodos internos intermedios a través de M_1 y M_2 . Esta precarga parásita suministrada por V_{DD} atenúa la redistribución en la fase subsiguiente de evaluación a $\Delta V = \mathbf{101.03}$ mV ($V_{dyn,min} = 0.8990$ V).

3. Descomposición Causal del Solapamiento: La comparación cuantitativa demuestra que la conmutación sincrónica con el reloj incrementa la severidad de la caída en +63.26 mV (101.03 mV $\rightarrow$ 164.29 mV), evidenciando que el solapamiento anticipado con la precarga enmascara la magnitud real del peor caso físico.




Figura 3: Formas de onda transitorias del peor caso de redistribución de carga en la compuerta NAND3 dinámica footed ($C_L = 2.0$ fF, PTM 45 nm HP, $V_{DD} = 1.0$ V). Se exhibe el control de reloj, la evolución de *dyn*, los nodos internos n_1, n_2, n_3 , y la inmunidad de la salida *out*.

3.3 Resultados del Caso Base y Dinámica de Conmutación

Bajo las condiciones nominales de referencia sincrónica ($C_L = 2.0$ fF, Figura 3), la simulación registra una caída neta de $\Delta V_{\text{sinc}} = 164.29$ mV, alcanzando un mínimo de $V_{\text{dyn},\text{min}} = 0.8357$ V ($V_{\text{out},\text{max}} = 0.134$ mV $\ll V_{IL} = 0.3675$ V). La curva exhibe dos fases físicas:

- 1. Fase de Redistribución Rápida ($t \in [3.00, 3.05]$ ns):** En los primeros 50 ps, la ecualización capacitiva inmediata entre C_{dyn} y los nodos n_1, n_2 provoca una caída abrupta de 114.6 mV, situando a *dyn* en 0.8854 V.
- 2. Corte Subumbral de M_2 y Deriva Asintótica ($t > 3.05$ ns):** Al subir $V(n_2) \approx 0.66$ V, el efecto de cuerpo ($V_{SB2} \approx 0.66$ V, con $k_1 = 0.4$ V $^{1/2}$) eleva el umbral efectivo a $V_{th,\text{eff}} \approx 0.55$ – 0.60 V. Como la compuerta está en $V_B = 1.0$ V, $V_{GS2} = 1.0 - 0.66 = 0.34$ V $\ll V_{th,\text{eff}}$, empujando a M_2 a corte subumbral y bloqueando la redistribución libre. Los 49.7 mV adicionales se deben a conducción residual en subumbral y fugas a masa.

3.4 Barrido Paramétrico de Carga (C_L) y Márgenes de Ruido

Se evaluó el comportamiento ante variaciones de $C_L \in [0.5, 1.0, 2.0, 4.0]$ fF (Tabla 2 y Figura 4).

Tabla 2: Barrido paramétrico de la capacitancia de carga C_L en el nodo dinámico: contraste entre predicción analítica (ΔV_{pred}), simulación del protocolo sincrónico nominal (ΔV_{sinc}) y protocolo alternativo con entradas anticipadas ($\Delta V_{\text{anticip}}$) bajo PTM 45 nm HP ($V_{DD} = 1.0$ V).

C_L (fF)	ΔV_{pred} (Guía) (mV)	ΔV_{pred} (Total) (mV)	ΔV_{sinc} (Nominal) (mV)	$V_{\text{dyn},\text{min}}$ (Sinc) (V)	$\Delta V_{\text{anticip}}$ (mV)	Estado Lógico / Margen ($V_{IH} = 0.579$ V, $V_M = 0.480$ V)
0.5	529.15	467.34	364.85	0.6351	175.92	Seguro ($V_{\text{dyn}} > V_{IH} + 56$ mV)
1.0	413.75	374.97	265.93	0.7341	138.26	Seguro ($V_{\text{dyn}} > V_{IH} + 155$ mV)
2.0	288.09	268.74	164.29	0.8357	101.03	Seguro ($V_{\text{dyn}} > V_{IH} + 257$ mV)
4.0	179.23	171.54	92.60	0.9074	67.62	Seguro ($V_{\text{dyn}} > V_{IH} + 328$ mV)

Tendencia Física e Integridad Lógica: La caída ΔV disminuye monótonamente con C_L por mayor inercia $Q = C_{\text{dyn}} V_{DD}$. En todos los casos, $V_{\text{dyn},\text{min}} \geq 0.6351$ V se mantiene holgadamente sobre el umbral de entrada alta del inversor ($V_{IH} = 0.5785$ V), garantizando inmunidad lógica en la salida dominó

($V_{out,max} \leq 15.6 \text{ mV} \ll V_{IL}$). Para $C_L = 0.5 \text{ fF}$, el modelo lineal clásico predice un colapso destructivo a $0.4708 \text{ V} < V_M$; la no linealidad del corte subumbral del NMOS opera como una protección natural contra la degradación excesiva.

3.5 Evaluación Cuantitativa de Técnicas de Mitigación

Bajo las condiciones de referencia ($C_L = 2.0 \text{ fF}$), se implementaron y caracterizaron las tres técnicas de mitigación bajo condiciones de conmutación homólogas. Para evaluar con rigor la inmunidad lógica, el margen de ruido de nivel alto frente a la entrada del inversor dominó se define formalmente como $NM_H \equiv V_{dyn,min} - V_{IH}$ (con $V_{IH} = 0.5785 \text{ V}$, tomando $V_M = 0.4797 \text{ V}$ como umbral de conmutación simétrica). Asimismo, los porcentajes de sobrecoste de silicio corresponden estrictamente al incremento del área geométrica activa de canal de compuerta ($\Delta W/W_{base}$ con $L = 45 \text{ nm}$), distinguiendo explícitamente entre la etapa dinámica base ($W_{dyn,base} = 1215 \text{ nm}$) y la celda dominó completa con inversor ($W_{celda,base} = 1440 \text{ nm}$). La síntesis cuantitativa se detalla en la Tabla 3 y las formas de onda en la Figura 5.

Tabla 3: Evaluación cuantitativa de técnicas de mitigación de compartición de carga en NAND3 dinámica footed ($C_L = 2.0 \text{ fF}$, $T_{clk} = 2 \text{ ns}$, PTM 45 nm HP, $V_{DD} = 1.0 \text{ V}$). Márgenes referidos a $V_{IH} = 0.5785 \text{ V}$ del inversor ($NM_H \equiv V_{dyn,min} - V_{IH}$) y áreas referidas a $W_{dyn,base} = 1215 \text{ nm}$ ($W_{celda,base} = 1440 \text{ nm}$).

Configuración	$\Delta V_{eval} / \text{Extremo}$	Margen NM_H	Área Extra (ΔW)	Carga CLK	Compromiso y Dinámica (Trade-off)
Caso Base Síncrono	164.29 mV (0.8357 V)	+257.2 mV ($V_M + 356 \text{ mV}$)	0 (0.0 %)	Base (0.50 fF)	Sin recuperación en evaluación ($V_{dyn,end} = 0.8357 \text{ V}$). Salida dominó inmune ($V_{out,max} \leq 0.13 \text{ mV} \ll V_{IL}$).
Precarga $W_p = 45 \text{ nm}$	-50.47 mV (1.0505 V)	+472.0 mV	+2 PMOS (90 nm, +7.4 %)	+0.127 fF (63.7 nW)	Suprime droop; sobreimpulso capacitivo +50.5 mV. Variante óptima en consumo de reloj.
Precarga $W_p = 135 \text{ nm}$	-50.47 mV (1.0505 V)	+472.0 mV	+2 PMOS (270 nm, +22.2 %)	+0.382 fF (191.1 nW)	Idéntica eficacia nominal que 45 nm, pero con 3.0× sobrecoste capacitivo y de potencia en reloj.
Reordenamiento C-B-A	V.A: ≤ 0 / V.B: 164.3 mV	V.A: +443.5 / V.B: +257.2	0 transistores (0.0 %)	0 fF en CLK	Eficaz para Vect A ($C = 0$ en tope bloquea dyn); vulnerable a Vect B ($A = 0$ en base reproduce caída base).
Reordenamiento C-A-B	V.A: ≤ 0 / V.B: 72.08 mV	V.A: +443.5 / V.B: +349.4	0 transistores (0.0 %)	0 fF en CLK	Suprime Vect A y acota Vect B a 72.1 mV (droop -56.1 % al aislar n_2). Coste en complejidad de ruteo.
Keeper $W_{kp} = 45 \text{ nm}$	69.68 mV (0.9303 V)	+351.8 mV (mín.)	+1 PMOS (45 nm, +3.7 %)	0 fF en CLK	Caída en 69.7 mV; restaura en 92.9 ps y finaliza en 0.9996 V (99.96 %). Contención: +14.65 % en $t_{pHL,dyn}$.




Figura 4: Validación paramétrica de charge sharing vs C_L : (a) ΔV analítico vs simulado; (b) $V_{dyn,min}$ vs zona lógica segura.

Figura 5: Evaluación de técnicas de mitigación: (a) Formas de onda transitorias $V(dyn)$ ($C_L = 2 \text{ fF}$); (b) Contención del keeper ($W_{kp} = 45 \text{ nm}$).

3.5.1 Técnica 1: Precarga de Nodos Internos (n_1, n_2)

Se conectaron dos transistores PMOS auxiliares comandados por CLK a los nodos n_1 y n_2 . Se caracterizaron dos variantes: $W_p = 45 \text{ nm}$ (ancho mínimo) y $W_p = 135 \text{ nm}$ (convencional).

- **Eficacia y Equivalencia Nominal:** Ambos anchos logran idéntica tensión mínima ($V_{dyn,min} = 1.0505 \text{ V}$, suprimiendo el droop con $\Delta V = -50.47 \text{ mV}$) porque la ventana de precarga (1 ns) excede con creces a $\tau_{pre} \approx 5 \text{ ps}$. Un ancho de 135 nm solo se requeriría en precargas ultra-cortas ($< 50 \text{ ps}$).
- **Sobrecarga y Potencia en Reloj:** Para $W = 45 \text{ nm}$, $C_{clk,aux} = 0.1274 \text{ fF}$ y $P_{clk} = 63.69 \text{ nW}$ (+7.41 % área dyn). Para $W = 135 \text{ nm}$, $C_{clk,aux} = 0.3821 \text{ fF}$ (3.0×) y $P_{clk} = 191.07 \text{ nW}$ (+22.22 % área dyn). La opción de 45 nm es óptima al ahorrar 66.7 % en potencia de reloj. Ambas variantes

inducen sobreimpulso capacitivo de +50.47 mV sobre V_{DD} .

3.5.2 Técnica 2: Reordenamiento Topológico de la Red PDN

La efectividad del reordenamiento depende estrictamente del vector aplicado:

- **Vector A** ($A = B = 1, C = 0$): Tanto C-B-A como C-A-B ubican $C = 0$ en el transistor adyacente a dyn , aislando el nodo en el contacto superior ($\Delta V \leq 0$ mV, $V_{dyn,min} = 1.0220$ V).
- **Vector B** ($A = 0, B = C = 1$): En C-B-A, la entrada apagada es $A = 0$ en el fondo; al conducir $C = 1$ y $B = 1$, reproduce la caída base: $\Delta V = 164.29$ mV ($V_{dyn,min} = 0.8357$ V). En C-A-B, M_3 ($C = 1$) conecta dyn solo con n_1 mientras M_1 ($A = 0$) aísla los nodos inferiores (n_2, n_3), acotando la caída a **72.08** mV ($V_{dyn,min} = 0.9279$ V, droop -56.1 %).
- **Costes:** No requiere transistores adicionales (0 nm) ni carga a CLK ; su coste radica en mayor complejidad de enrutamiento en layout.

3.5.3 Técnica 3: Transistor Keeper ($W_{kp} = 45$ nm) y Compromiso de Contención

El inversor dominó ya existe en la celda base; el keeper añade únicamente un PMOS ($\Delta W = +45$ nm, +3.70 % dyn y +3.125 % celda).

- **Dinámica y Tiempos de Recuperación:** La simulación certifica $V_{dyn,min} = 0.930318$ V ($\Delta V = 69.68$ mV) a $t_{min} = 3.02710$ ns (17.10 ps tras el cruce al 50 % de CLK). La recuperación al 99 % de V_{DD} (0.990 V) ocurre a $t_{rec} = 3.12002$ ns (92.92 ps desde el mínimo). Al final de la evaluación ($t = 3.95$ ns), $V_{dyn,end} = 0.999586$ V (99.96 % de V_{DD} , offset de apenas -0.414 mV).
- **Penalización por Contención:** En conmutación activa ($A = B = C = 1$), el retardo de descarga $t_{pHL,dyn}$ pasa de 23.95 ps a 27.46 ps ($\Delta t = +3.51$ ps, penalización de +14.65 %), y a la salida $t_{pLH,out}$ pasa de 37.58 ps a 43.09 ps ($\Delta t = +5.52$ ps, +14.69 %).

3.6 Conclusiones de la Actividad 2

1. **Desacople Analítico-Físico:** El modelo lineal sobreestima la caída ($\Delta V_{pred} = 288.1$ mV vs $\Delta V_{sinc} = 164.3$ mV a $C_L = 2$ fF) por efecto de cuerpo y corte subumbral del NMOS ($V_{th,eff} \approx 0.55-0.60$ V).
2. **Asimetría del Reordenamiento:** No añade transistores pero es condicional: inmune con Vector A, pero con Vector B C-B-A reproduce 164.29 mV y C-A-B sufre 72.08 mV.
3. **Optimización de Precarga:** Ancho mínimo ($W_p = 45$ nm) logra la misma eficacia que 135 nm, ahorrando 66.7 % en potencia de reloj (63.69 nW vs 191.07 nW).
4. **Protección Integral del Keeper:** Acota el droop a 69.68 mV y restaura en 92.92 ps desde el mínimo, con +3.70 % de área activa y +14.65 % de penalización por contención.

4. Actividad 3: Fugas, Retención y Dimensionamiento del Keeper

En tecnologías nanométricas sub-45 nm, el adelgazamiento del óxido ($t_{oxe} = 1.25$ nm en NMOS, 1.30 nm en PMOS) y las tensiones de umbral reducidas disparan las corrientes de fuga parásitas. En lógica dinámica, estas fugas descargan el nodo flotante cuando el reloj se detiene en evaluación (*clock gating* para ahorro de energía), induciendo fallas lógicas si no se incorpora compensación activa (*keeper*). Esta sección aborda la caracterización de las componentes de fuga, su dependencia térmica, la comparación tecnológica tri-nodo y el compromiso de diseño entre retención y velocidad.

4.1 Retención del Nodo Dinámico y Pérdida de Carga en Evaluación

Para caracterizar la retención dinámica con $V_{DD} = 1.0$ V, las entradas se fijan estáticamente en $A = B = C = 0$ (PDN abierta), mientras el reloj conmuta a nivel alto en $t_{eval_start} = 0.52$ ns y permanece detenido en evaluación durante $T_{ret} = 1.0$ μ s ($T_{stop} = 1000.52$ ns). El transistor de precarga M_p se encuentra cortado ($V_{GS} = 0$ V), dejando al nodo dyn en estado flotante.

Las curvas transitorias se presentan en la Figura 6. En ausencia de keeper:

- **A temperatura ambiente (27°C):** La tensión dinámica evoluciona de $V_{dyn}(t_0 = 10.0$ ns) = 1.0235 V a $V_{dyn}(t_1 = 1000.52$ ns) = 0.9370 V ($\Delta V_{dyn} = -86.54$ mV). El circuito **cumple holgadamente** el criterio de retención estricto ($V_{dyn} > 0.90 V_{DD} = 0.90$ V) durante todo el microsegundo.

- **A alta temperatura (85°C):** El incremento térmico de las fugas acelera el drenaje, con extremos $V_{dyn}(t_0) = 1.0240\text{ V}$ y $V_{dyn}(t_1) = 0.8309\text{ V}$ ($\Delta V_{dyn} = -193.11\text{ mV}$). La tensión cruza el umbral de $0.90 V_{DD}$ en un tiempo absoluto de $t_{\text{cross}} = 608.69\text{ ns}$, equivalente a un tiempo de retención neto de $t_{\text{hold}} = t_{\text{cross}} - t_{\text{eval_start}} = 608.17\text{ ns}$, **incumpliendo el criterio estricto de retención de $1.0\text{ }\mu\text{s}$** . No obstante, dado que $V_{dyn}(1\text{ }\mu\text{s}) = 0.831\text{ V} > V_M \approx 0.50\text{ V}$, la salida permanece en 0 V sin falla lógica funcional en la ventana de $1\text{ }\mu\text{s}$.
- **Acoplamiento en t_0 y Capacitancia Aparente:** En ambas temperaturas, $V_{dyn}(t_0)$ supera nominalmente a V_{DD} por acoplamiento compuerta-drenaje en el flanco ascendente de reloj. Asimismo, la integración numérica en gran señal revela una capacitancia aparente $C_{\text{eff}} \equiv \langle I_{\text{net}} \rangle \Delta t / |\Delta V| \approx 2.18\text{ fF}$ (parásita $C_{\text{par}} \approx 0.18\text{ fF}$ frente al capacitor concentrado $C_L = 2.0\text{ fF}$), explicada físicamente porque M_{pi} opera con $V_{GS} \approx 0\text{ V}$ en subumbral y las difusiones de dyn se polarizan en reversa plena ($V_R = 1\text{ V}$).

4.2 Descomposición de Componentes de Fuga y Balance Nodal

Aplicando la ley de corrientes de Kirchhoff (KCL) sobre el nodo dyn durante retención:

$$\langle I_s(M_1) \rangle + \langle I_d(M_p) \rangle + \langle I_g(M_{pi}) \rangle + \langle I_g(M_{ni}) \rangle + \langle I(C_L) \rangle + \langle I(C_{\text{par}}) \rangle = 0 \quad (4)$$

Los resultados cuantitativos se consolidan en la Tabla 4.

Tabla 4: Balance nodal promedio de corrientes terminales en el nodo dyn durante la ventana de retención ($t \in [10.0\text{ ns}, 1000.52\text{ ns}]$, $\Delta t = 990.52\text{ ns}$, 45 nm HP).

Rama / Terminal de Conexión	27°C	85°C	Factor Térmico	Mecanismo y Rol Físico en el Nodo dyn
Drenaje hacia PDN Footed, $\langle I_s(M_1) \rangle$	+110.53 pA	+430.89 pA	$3.90\times$	Subumbral con DIBL y uniones reverse en la pila apilada ($V_{SB} \in [0.1, 0.25]\text{ V}$).
Inyección de Precarga, $\langle I_d(M_p) \rangle$	-12.26 pA	-56.08 pA	$4.57\times$	PMOS en corte ($V_{GS} = 0\text{ V}$, $V_{DS} \approx 0\text{ V}$); inyecta carga reconstitutiva hacia dyn .
Compuerta PMOS Inversor, $\langle I_g(M_{pi}) \rangle$	+76.31 pA	+49.86 pA	$0.65\times$	Túnel de compuerta directo ($V_{GD} \approx 1.0\text{ V}$); drena portadores de dyn .
Compuerta NMOS Inversor, $\langle I_g(M_{ni}) \rangle$	+16.44 pA	+0.61 pA	$0.04\times$	Túnel de compuerta NMOS ($V_{GS} \approx 1.0\text{ V}$ en t_0 , decae al polarizarse).
Partición de Corriente Saliente de dyn (Antes de Descontar Precarga M_p)				
Rama PDN / Inversor Dominó	54.4 % / 45.6 %	89.5 % / 10.5 %	—	A 85°C, el crecimiento subumbral ($3.90\times$) domina sobre el túnel.
Corriente Neta Demandada, $\langle I_{\text{net,dev}} \rangle$	+191.02 pA	+425.28 pA	$2.23\times$	Suma algebraica neta de semiconductores ($\sum I_{\text{terminales}}$).
Corriente Capacitor Carga, $\langle I(C_L) \rangle$	-174.73 pA	-389.91 pA	$2.23\times$	Integración directa de $C_L = 2.0\text{ fF}$ en RAW; suministra el 91.5 % de la descarga.
Remanente Parásito Dinámico	+16.29 pA	+35.37 pA	$2.17\times$	Suministrado por la capacitancia parásita aparente ($C_{\text{par}} \approx 0.186\text{ fF}$).
Compuerta Externa NMOS M_1 , $I_g(M_1)$	-41.604 pA	-41.604 pA	$1.00\times$	Corriente terminal supplied por la entrada externa a ; no descarga el nodo dyn .

1. **Drenaje hacia la PDN Footed ($\langle I_s(M_1) \rangle$):** Es la vía principal de descarga hacia masa, promediando +110.53 pA a 27°C y escalando a +430.89 pA a 85°C (factor térmico de **3.90**).
2. **Inyección de Precarga ($\langle I_d(M_p) \rangle$):** Al operar con $V_{DS} \approx 0 \rightarrow 0.17\text{ V}$, M_p inyecta corriente reconstitutiva hacia dyn (-12.26 pA a 27°C y -56.08 pA a 85°C), atenuando levemente la descarga.
3. **Fugas de Compuerta del Inversor Dominó:** M_{pi} absorbe +76.31 pA a 27°C (+49.86 pA a 85°C) por túnel directo en compuerta ($V_{GD} \approx 1.0\text{ V}$), mientras M_{ni} aporta +16.44 pA (+0.61 pA a 85°C).
4. **Aislamiento de GIDL y Compuerta de M_1 :** La corriente de compuerta externa de M_1 (-41.60 pA) es suministrada por el generador de entrada a ; no descarga dyn . Asimismo, el ensayo de ablación con `agidl=0` en `ptm45hp_aux.lib` arrojó $\Delta I_D = 0.0\text{ A}$ y $|\Delta I_B| \sim 10^{-20}\text{ A}$, confirmando que GIDL tiene efecto nulo bajo las condiciones nominales.

4.3 Dependencia Térmica y Comparación Tecnológica Tri-Nodo

El modelo clásico predice que la corriente subumbral escala como $I_{sub}(T) \propto (kT/q)^2 \exp[(V_{GS} - V_{th})/(nkT/q)]$. En el modelo PTM BSIM4, la modulación térmica responde a $k_{t1} = -0.11$ V, derivando $\frac{\Delta V_{th}}{\Delta T} \approx -0.366$ mV/°C ($\Delta V_{th} \approx -21.2$ mV entre 27°C y 85°C). La Tabla 5 y la Figura 7 contrastan el comportamiento en tres plataformas semiconductoras:

Tabla 5: Consolidación tecnológica tri-nodo de retención en el nodo dinámico sin keeper ($T_{stop} = 1.0 \mu s$, $C_L = 2.0$ fF, reloj detenido en evaluación con PDN abierta $A = B = C = 0$).

Tecnología / Proceso	Temp.	V_{DD}	$V_{dyn}(1 \mu s)$	$t_{hold} [t_{cross}]^*$	W_{kp} mín. ensayado	Estado y Diagnóstico Físico
45 nm HP	27°C	1.0 V	0.9370 V	$> 1.0 \mu s$ (Cens.)	No req.	CUMPLE ($V_{dyn} > 0.90 V_{DD}$). Fuga subumbral moderada.
45 nm HP	85°C	1.0 V	0.8309 V	608.17 ns [608.69 ns]	10.5 nm (malla fina)	FALLA criterio 0.90 V_{DD} ; CUMPLE nivel lógico ($V_{dyn} > V_M \approx 0.50$ V).
45 nm LP	27°C	1.1 V	1.1275 V	$> 1.0 \mu s$ (Cens.)	No req.	CUMPLE . Óxido grueso ($t_{oxe} = 1.8$ nm) y V_{th} elevado suprimen fuga.
45 nm LP	85°C	1.1 V	1.1257 V	$> 1.0 \mu s$ (Cens.)	No req.	CUMPLE . Retención robusta sin keeper ($I_{leak} \sim 7$ pA).
130 nm Bulk	27°C	1.3 V	1.0178 V	318.31 ns [318.83 ns]	15.0 nm	FALLA criterio 0.90 V_{DD} (1.17 V); CUMPLE lógico ($V_{dyn} > V_M \approx 0.60$ V).
130 nm Bulk	85°C	1.3 V	0.8770 V	167.53 ns [168.05 ns]	15.0 nm	FALLA estricto; CUMPLE lógico. Requiere keeper por fuga de canal ancho.

* $t_{hold} \equiv t_{cross} - t_{eval_start}$, con $t_{eval_start} = 0.52$ ns y t_{cross} medido desde el inicio del transitorio hasta el cruce con $0.90 V_{DD}$. La duración neta de evaluación ensayada es de $T_{ret} = 1000.0$ ns = $1.0 \mu s$ ($T_{stop} = 1000.52$ ns). Casos sin cruce se reportan formalmente censurados ($t_{hold} > 1.0 \mu s$). La ventana para el balance de corrientes y cálculo de C_{eff} emplea el intervalo cuasi-estacionario $t \in [10.0$ ns, 1000.52 ns] ($\Delta t = 990.52$ ns) para excluir el acoplamiento transitorio del reloj ($CLK : 0 \rightarrow 1$ V). W_{kp} corresponde al menor ancho evaluado en la malla de simulación que satisface retención, no a una regla DRC universal.




Figura 6: Retención en dyn y out ($1.0 \mu s$, 45 nm HP) a 27°C y 85°C sin keeper vs con keeper.




Figura 7: Tensión normalizada $V_{dyn}(1 \mu s)/V_{DD}$ vs W_{kp} para 45 nm HP, 45 nm LP y 130 nm Bulk.

- **45 nm LP ($V_{DD} = 1.1$ V):** Óxido grueso ($t_{oxe} = 1.80$ nm en NMOS, 1.82 nm en PMOS; $t_{oxp} = 1.50$ nm) y alto umbral ($V_{th0} \approx 0.62$ V) suprimen fugas ($I_{leak} \sim 7$ pA a 85°C). Retiene $V_{dyn} > 1.125$ V y **cumple holgadamente sin keeper** ($t_{hold} > 1.0 \mu s$, censurado en 1000 ns).
- **130 nm Bulk ($V_{DD} = 1.3$ V):** Con $W_n = 780$ nm y $C_L = 2$ fF, la elevada fuga subumbral cruza $0.90 V_{DD}$ en $t_{hold} = 318.31$ ns (27°C) y **167.53** ns (85°C), requiriendo keeper $W_{kp} \geq 15$ nm para sostener el nivel.
- **Efecto del Keeper en 45 nm HP:** La adición del keeper sostiene $V_{dyn}(1 \mu s) > 0.9999$ V en toda la malla ensayada (10.5–180 nm). El valor $W_{kp} = 10.5$ nm es la cota inferior evaluada que converge; en el modelo PTM BSIM4, $W_{int} = 5$ nm impone $W_{eff} = W - 10$ nm > 0 , provocando aborto numérico si $W \leq 10$ nm.

4.4 Evaluación de Contención y Penalización de Velocidad

Durante evaluación activa ($CLK = 1, A = B = C = 1$), el keeper encendido disputa corriente contra la PDN (*keeper contention*), demorando la conmutación hacia masa. Se define la razón geométrica de dimensionamiento relativo:

$$r \equiv \frac{(W/L)_{kp}}{(W/L)_{PDN,eq}} = \frac{W_{kp}/45 \text{ nm}}{67.5 \text{ nm}/45 \text{ nm}} = \frac{W_{kp}}{67.5 \text{ nm}} \quad (5)$$

donde $W_{PDN,eq} = 270 \text{ nm}/4 = 67.5 \text{ nm}$ modela la pila en serie de 4 NMOS. El criterio de diseño fija como límite admisible que la degradación en retardo de evaluación no exceda el 10 %:

$$\Delta t_{pHL} \equiv \frac{t_{pHL,dyn}(W_{kp}) - t_{pHL,base}}{t_{pHL,base}} \times 100 \% < 10.0 \% \quad (6)$$

donde $t_{pHL,base} = 31.80 \text{ ps}$ en 45 nm HP y 105.74 ps en 45 nm LP a 85°C (Tabla 6 y Figura 8).

Tabla 6: Penalización de velocidad en evaluación activa ($A = B = C = 1$) bajo peor caso térmico (85°C, $C_L = 2.0 \text{ fF}$, $C_{out} = 1.0 \text{ fF}$).

Arquitectura / Configuración	W_{kp}	$r = \frac{W_{kp}}{67.5 \text{ nm}}$	$t_{pHL,dyn}$	Penaliz.	Δt_{pHL}	Estado frente a Cota Estricta < 10.0 %
Tecnología 45 nm HP ($V_{DD} = 1.0 \text{ V}$, $t_{pHL,base} = 31.80 \text{ ps}$)						
Sin Keeper (Referencia)	—	—	31.80 ps	0.00 %		Referencia base inalterada.
Keeper Convencional (Mín. Malla)	10.5 nm	0.156	32.96 ps	+3.64 %		CUMPLE. Mínimo ensayado en la malla de simulación.
Keeper Convencional (Referencia 22 nm)	22.0 nm	0.326	33.47 ps	+5.25 %		CUMPLE. Cumple holgadamente velocidad y retención.
Keeper Convencional (Frontera Máx.)	38.0 nm	0.563	34.96 ps	+9.94 %		CUMPLE. Máximo ancho ensayado que cumple velocidad (+9.96 % Config B).
Keeper Convencional (Primer Fallo)	39.0 nm	0.578	35.09 ps	+10.35 %		FALLA. Excede la cota estricta del 10.0 %.
Keeper Convencional Unitario	45.0 nm	0.667	35.90 ps	+12.90 %		FALLA. Inadmisible ($I_{kp,max} = 17.65 \mu\text{A}$).
Keeper Convencional Límite	180.0 nm	2.667	∞	∞		FALLA SEVERA. Pérdida de conmutación ($V_{dyn,min} = 0.633 \text{ V} > V_M$).
Tecnología 45 nm LP ($V_{DD} = 1.1 \text{ V}$, $t_{pHL,base} = 105.74 \text{ ps}$)						
Keeper LP (Frontera Máxima)	36.0 nm	0.533	116.30 ps	+9.99 %		CUMPLE. Máximo ensayado admisible en LP.
Keeper LP (Primer Fallo)	37.0 nm	0.548	116.78 ps	+10.45 %		FALLA. Excede la cota estricta del 10.0 %.
Alternativa Complementaria: Keeper Condicional (45 nm HP @ 85°C)						
Control 2 PMOS Serie ($\tau = 0 \text{ ps}$)	45.0 nm	0.667	33.61 ps	+5.69 %		CUMPLE. $I_{kp,max} = 9.38 \mu\text{A}$, solapamiento de 52 ps.
Keeper Condicional con 3 Inv.	45.0 nm	0.667	33.43 ps	+5.11 %		CUMPLE. $I_{kp,max} = 9.40 \mu\text{A}$, solapamiento acortado a 44 ps.




Figura 8: Compromiso en 45 nm HP a 85°C: (a) Penalización de t_{pHL} vs W_{kp} y razón $r = W_{kp}/67.5 \text{ nm}$ (cota del 10 %); (b) Ventana de viabilidad conjunta $W_{kp} \in [10.5, 38.0] \text{ nm}$.

- **Frontera en 45 nm HP @ 85°C:** $W_{kp} = 38.0 \text{ nm}$ ($r = 0.563$) es el **máximo ancho ensayado que cumple la cota** ($t_{pHL} = 34.96 \text{ ps}$, $\Delta t_{pHL} = +9.94 \%$). $W_{kp} = 39.0 \text{ nm}$ ($r = 0.578$) incumple con +10.35 %. Un keeper convencional unitario ($W = 45 \text{ nm}$, $r = 0.667$) induce una penalización inadmisible de +12.90 % ($I_{kp,max} = 17.65 \mu\text{A}$), y anchos excesivos (180 nm) causan falla lógica catastrófica por pérdida de conmutación.


- **Frontera en 45 nm LP @ 85°C:** El límite admisible es $W_{kp} = 36.0 \text{ nm}$ ($r = 0.533$, $\Delta t_{pHL} = +9.99 \%$), mientras 37 nm supera la cota con **+10.45 %**.

4.5 Compromiso Retención/Velocidad y Ventana de Viabilidad Conjunta

La intersección de ambos requerimientos define la ventana de viabilidad conjunta $\mathcal{W}_{\text{viable}}$ (Figura 8(b)): $V_{\text{dyn}}(1 \mu\text{s}) \geq 0.90 V_{DD} \wedge \Delta t_{pHL} < 10.0 \% \iff W_{kp} \in [10.5, 38.0] \text{ nm}$ ($r \in [0.156, 0.563]$). Los extremos 10.5 nm y 38.0 nm cuentan con respaldo de simulación directa ($1 \mu\text{s}$ y velocidad activa), verificando la especificación con penalización máxima de +9.94 %.

4.6 Alternativas de Diseño: Keeper Condicional con Línea de Retardo

Restringir el keeper al transistor unitario ($W = L = 45 \text{ nm}$) degrada la velocidad en $\Delta t_{pHL} = +12.90 \%$, superando la cota del 10 %. Para cumplirla, se implementó el **Keeper Condicional**, con dos PMOS serie ($W = 45 \text{ nm}$): $M_{k,fb}$ gobernado por *out* (realimentación), y $M_{k,en}$ gobernado por CLK_{del} retrasada por 3 inversores estáticos ($W_n = 90 \text{ nm}$, $W_p = 135 \text{ nm}$, $\tau_{\text{del}} \approx 16.15 \text{ ps}$).



Comparación de cuatro arquitecturas activas (Figura 9):

1. **A (Sin Keeper):** Referencia base ideal sin contención ($t_{pHL} = 31.80 \text{ ps}$).
2. **B (Keeper Convencional de 45 nm):** Fuerte contención con pico $I_{kp,\text{máx}} = 17.65 \mu\text{A}$, solapamiento de 50.0 ps ($t \in [22, 72] \text{ ps}$) y penalización de **+12.90 %** (35.90 ps).
3. **C (Control 2 PMOS Serie Síncronos, $\tau = 0 \text{ ps}$):** Resistencia duplicada abate pico a $9.38 \mu\text{A}$ (−46.9 %), penalizando solo **+5.69 %** (33.61 ps, solapamiento de 52 ps).
4. **D (Keeper Condicional con 3 Inversores):** Desfasa contención ($t_{\text{start}} = 22 \rightarrow 30 \text{ ps}$) y acorta solapamiento a 44.0 ps, penalizando **+5.11 %** (33.43 ps).

Figura 9: Evaluación activa ($A = B = C = 1$) en 45 nm HP a 85°C (V_{dyn}), $I_{kp}(t)$ y t_{pHL}).

En retención ($1 \mu\text{s}$), sostiene $V_{\text{dyn}} = 1.0000 \text{ V}$, y ante charge sharing restaura a 0.9980 V ($V_{\text{out}} < 0.18 \text{ mV}$). El inversor añade $C_g \approx 0.279 \text{ fF}$ al reloj ($\Delta C_{\text{clk}}/C_{\text{clk,base}} \approx +55.5 \%$), permitiendo usar transistores de 45 nm cumpliendo retención de $1 \mu\text{s}$ y velocidad ($< 10 \%$) en 45 nm HP.

4.7 Conclusiones de la Actividad 3

1. **Dominancia Térmica:** A 85°C las fugas subumbral de la PDN se multiplican por 3.90×, reduciendo t_{hold} a 608.17 ns en 45 nm HP e incumpliendo el criterio estricto de $1 \mu\text{s}$ sin keeper.
2. **Inmunidad Tecnológica de LP:** 45 nm LP no requiere keeper en $1 \mu\text{s}$ por su óxido grueso y alto umbral, mientras 130 nm Bulk drena rápido por su ancho de canal ($t_{\text{hold}} = 167.53 \text{ ns}$ a 85°C).
3. **Ventana Viable en 45 nm HP:** La cota del 10 % restringe el keeper a $W_{kp} \in [10.5, 38.0] \text{ nm}$ ($r \in [0.156, 0.563]$), quedando el ancho unitario de 45 nm fuera de norma (+12.90 %).
4. **Viabilidad con Keeper Condicional:** Permite emplear transistores de 45 nm, mitigando la contención a +5.11 % con retención plena durante $1.0 \mu\text{s}$.

5. Actividad 4: Regla de Monotonidad, Cascada Dominó y Skew de Reloj

En la lógica CMOS dinámica, la salida solo puede realizar una transición descendente ($1 \rightarrow 0$) durante la fase de evaluación. Cuando múltiples compuertas dinámicas se interconectan directamente en cascada, el estado inicial pre-cargado (1 lógico) de la primera etapa puede activar transitoriamente la red de conmutación (PDN) de la etapa posterior antes de que la evaluación se complete, induciendo pérdidas de carga irreversibles. Esta sección analiza experimentalmente la violación de la regla de monotonidad, valida su mitigación mediante la estructura dominó clásica (con inversor estático intermedio), examina

la vulnerabilidad ante entradas no monótonas y contrasta el compromiso temporal y energético entre cascadas *Footed* y *Unfooted* frente al *skew* de reloj.

5.1 Violación de Monotonicidad y Prevención de Activación Prematura

Se simuló una cascada de dos etapas dinámicas NAND2 idénticas ($W_n = 90$ nm, $W_p = 135$ nm, $W_{PDN} = 180$ nm, $C_L = 2.0$ fF) a 500 MHz ($T_{clk} = 2.0$ ns) bajo PTM 45 nm HP. Se contrastaron tres regímenes operativos, documentados en la Figura 10:

1. **Régimen A (Cascada Directa Sin Inversor, $A = B = X = 1$):** El nodo $dyn1$ conecta directo a la compuerta receptora. Al pasar a evaluación ($CLK : 0 \rightarrow 1$), $dyn1$ drena con retardo finito t_{pHL1} . Como $X = 1$, la segunda etapa conduce a masa y vacía espuriamente a $dyn2$ hasta $V_{dyn2,min} = 0.64624$ V $\Rightarrow \Delta V_{dyn2} = 353.76$ mV, erosionando el margen de ruido ($NM_H = 67.7$ mV, pérdida del 84 %), aunque sin bascular de inmediato ($V_{dyn2} > V_M \approx 0.48$ V).
2. **Régimen B (Cascada Dominó con Inversor, $A = B = X = 1$):** Con inversor intermedio ($W_n = 90$ nm, $W_p = 135$ nm), $out1 = 0$ V en precarga. En evaluación, $out1$ ejecuta una transición **monótona creciente** ($0 \rightarrow 1$) solo tras evaluar la primera etapa, descargando legítimamente $dyn2$ a -0.00584 V ≈ 0 V y evaluando la función lógica global ($out2 \approx 1.0$ V).
3. **Régimen C (Control de Bloqueo con Inversor, $A = B = 1, X = 0$):** Con $X = 0$, la PDN2 permanece bloqueada pese a que $out1 = 1$ V, reteniendo íntegramente $V_{dyn2,min} = 0.999999$ V ($\Delta V \approx 0.000$ mV, $out2 = 26.8$ nV), confirmando el bloqueo funcional.




Figura 10: Regímenes en cascada de 2 etapas NAND2 (45 nm HP): (a) Directa sin inversor ($\Delta V = 353.8$ mV); (b) Dominó ($dyn2 \approx 0$ V); (c) Dominó con bloqueo ($X = 0$, retención plena).




Figura 11: Entrada externa no monótona (45 nm HP): (a) Control $X = 0$ estático ($out2 \approx 0$ V); (b) Pulso descendente $X : 1 \rightarrow 0$ a $t = 2.50$ ns, evidenciando error lógico en ciclo activo.

5.2 Sensibilidad a Entradas Externas No Monótonas y Conexión con Flip-Flops

Para evaluar la vulnerabilidad del nodo dinámico ante violaciones de la regla de monotonicidad en entradas externas, se modeló una compuerta dominó gobernada por $out1 \rightarrow 1$ donde la entrada externa X experimenta una transición descendente ($1 \rightarrow 0$) a mitad de la fase de evaluación ($t = 2.50$ ns). Los resultados se comparan con la referencia estática $X = 0$:

- **Descarga Previa a la Transición:** Entre $t = 2.00$ ns y $t = 2.50$ ns, $X = 1$ y $out1 = 1$. La PDN2 conduce y descarga $dyn2$ a tierra en 60 ps ($V_{dyn2} = 3.66$ μ V en $t = 2.49$ ns).
- **Interrupción sin Restauración:** A $t = 2.50$ ns, X cae a 0 V y apaga el NMOS inferior. Al estar el reloj en evaluación ($CLK = 1$), el PMOS de precarga sigue cortado; al carecer de camino a V_{DD} , la carga **no se recupera en ese ciclo**.
- **Error Lógico en el Ciclo de Evaluación:** Al final de la fase ($t = 2.99$ ns), la lógica ideal exige $out2 = out1 \cdot X = 0$. Mientras el control estático entrega $out2 = 26.8$ nV ≈ 0 V, con pulso se sostiene $dyn2 = -0.0265$ V y $out2 = 0.999999$ V ≈ 1.0 V, constituyendo un **error lógico funcional por vaciado irreversible**.
- **Implicancia para Biestables (TGFF):** Las señales excitadoras desde biestables deben asegurar transiciones monótonas crecientes o niveles estables sin *glitches* durante la evaluación para evitar la corrupción de datos.

5.3 Cascada Dominó de Tres Etapas: Footed vs Unfooted y Skew de Reloj

Para cuantificar el impacto del desalineamiento de reloj en cascadas de mayor profundidad lógica, se evaluó una estructura dominó NAND2 de 3 etapas en versiones *Footed* (con M_f) y *Unfooted* (sin M_f) bajo un barrido de skew temporal ($T_{\text{skew}} \in [-50, 200]$ ps). La Tabla 7 y la Figura 12 consolidan las mediciones.

Tabla 7: Respuesta temporal y picos de corriente de alimentación en cascada dominó de 3 etapas (NAND2) bajo barrido de skew de reloj ($T_{\text{skew}} \in [-50, 200]$ ps): contraste entre arquitecturas Footed y Unfooted.

T_{skew} (ps)	t_{del} (Foot) (ps)	t_{del} (Unfoot) (ps)	Δt_{del} (%)	I_{pk} (Foot) (μA)	I_{pk} (Unfoot) (μA)	ΔI_{pk} (μA)	Diagnóstico Físico / Condición de Operación (Ventana de medición: $t \in [0.5, 4.5]$ ns)
-50	77.20	66.46	-13.9 %	113.80	326.30	+212.50	Precarga adelantada en etapas 2 y 3 drena a través de la PDN en conducción.
0	77.21	66.47	-13.9 %	318.85	332.91	+14.06	Sincronismo pleno: las 3 etapas precargan simultáneamente en paralelo.
+50	125.47	95.12	-24.2 %	110.56	110.57	+0.01	Desacoplo de precargas; corriente limitada al pico capacitivo de una etapa.
+100	226.68	130.81	-42.3 %	110.56	160.57	+50.01	Incremento de corriente en unfooted por conducción simultánea PMOS/PDN.
+200	426.91	171.48	-59.8 %	110.56	214.63	+104.07	Elevación de pico de alimentación (+94.1 %); Footed inmune a corto.

- **Ahorro a Skew Nulo ($T_{\text{skew}} = 0$ ps):** *Unfooted* reduce el retardo de 77.21 ps a 66.47 ps ($\Delta t = -10.74$ ps, ahorro del -13.9%) al suprimir transistores M_f .
- **Sensibilidad a Skew Positivo ($T_{\text{skew}} > 0$):** A +200 ps, *Footed* retrasa a 426.91 ps sin sobre corriente. *Unfooted* propaga en 171.48 ps pero dispara la corriente a 214.63 μA ($\Delta I_{\text{pk}} = +104.07 \mu\text{A}$, +94.1 %) por conducción solapada PMOS/PDN.
- **Skew Negativo ($T_{\text{skew}} = -50$ ps):** El adelanto de reloj dispara la corriente en *Unfooted* a $I_{\text{pk}} = 326.30 \mu\text{A}$ vs 113.80 μA en *Footed*, confirmando que el desfase negativo es crítico.
- **Criterio de Rabaey:** Suprimir el footer exige que el corte de la etapa previa preceda a la conducción receptora; la lógica unfooted exige un estricto control temporal bidireccional para no disparar corriente.
- **Difusión Parásita:** Incluir *AS/AD/PS/PD* incrementa el retardo global de 77.21 ps a 89.90 ps (+16.43 %) con corriente casi invariable (-1.9%).




Figura 12: Sensibilidad al skew de reloj en cascada dominó de 3 etapas (PTM 45 nm HP): (a) Retardo total de propagación t_{del} vs T_{skew} ; (b) Pico de corriente de alimentación I_{pk} vs T_{skew} .

5.4 Conclusiones de la Actividad 4

1. **Eficacia del Inversor Dominó:** La cascada directa sin inversor sufre una descarga espuria de 353.76 mV ($\Delta NM_H = -84\%$) por activación prematura de la PDN. El inversor estático asegura transiciones monótonas crecientes ($0 \rightarrow 1$), garantizando retención íntegra de V_{DD} ante $X = 0$ y conmutación activa funcional cuando $X = 1$.
2. **Monotonicidad en Entradas Externas:** La caída de una entrada externa ($X : 1 \rightarrow 0$) produce un error lógico en dicho ciclo ($out2 \approx 1.0$ V en vez de 0 V) porque la descarga precede a la transición y la carga no se repone con $CLK = 1$. Esto exige que los biestables excitadores (ej. TGFF) sean rigurosamente monótonos y sin glitches.

3. **Compromiso Footed vs Unfooted:** Prescindir del footer ahorra 13.9% de retardo a skew nulo, pero a $T_{\text{skew}} = +200$ ps eleva el pico de alimentación en $+104.07 \mu\text{A}$ (+94.1%) y a -50 ps genera $326.30 \mu\text{A}$. La celda Footed brinda inmunidad robusta frente a desalineamientos temporales.

6. Actividad 5: Efectos Parásitos, Ventana de Frecuencia y Operación en Tensión Reducida (NTV)

En tecnologías submicrométricas profundas (45 nm), el escalado de tensión hacia el régimen *Near-Threshold Voltage* (NTV) y subumbral reduce drásticamente el consumo dinámico, pero exacerba los efectos parásitos de acoplamiento capacitivo y degrada los márgenes de retención frente a corrientes de fuga. Esta sección analiza el fenómeno de *clock feedthrough* en el PMOS de precarga, determina experimentalmente los límites de frecuencia $[f_{\text{mín}}, f_{\text{máx}}]$ que confinan la ventana operable de la lógica dominó, contrasta los nodos PTM 45 nm HP y LP en subumbral ($V_{DD} = 0.50$ V) y cuantifica el escalado de energía por ciclo.

6.1 Sobreimpulso por Clock Feedthrough, Recorte por Diodo y Amortiguamiento

Se evaluó la respuesta transitoria del nodo dinámico durante la transición de precarga ($CLK : 1 \rightarrow 0$ con $t_r = t_f = 5$ ps) en la compuerta NAND3 dinámica (PTM 45 nm HP, $V_{DD} = 1.0$ V, $C_L = 0.5$ fF).

1. **Mecanismo Físico y Modelo Analítico:** La capacitancia parásita compuerta-drenaje del PMOS ($W_p = 135$ nm), $C_{gd} = (cgdo + cgdl)W_p \approx 0.0507$ fF, forma un divisor capacitivo con el nodo ($C_{\text{total}} \approx 0.85\text{--}1.05$ fF), prediciendo un sobreimpulso analítico de $\Delta V \approx V_{DD} \frac{C_{gd}}{C_{\text{total}}} \approx 50\text{--}60$ mV.
2. **Validación Experimental y Recorte Transitorio por Diodo D_{DB} :** Sin keeper, la simulación registra un sobreimpulso de **+64.31 mV** ($V_{\text{dyn,máx}} = 1.0643$ V, Figura 13(a)), reproduciendo la cota experimental de referencia (+61.30 mV, con desviación relativa inferior al 4.9%). La unión *p-n* drenaje-sustrato entra en conducción directa transitoria con pico $I_{D_{DB},pk} = 2.841 \mu\text{A}$, recortando físicamente el sobreimpulso.
3. **Amortiguamiento Pasivo con Keeper PMOS ($W_{kp} = 45$ nm):** La capacitancia adicional añadida por el keeper reduce pasivamente el sobreimpulso a **+49.31 mV** ($V_{\text{dyn,máx}} = 1.0493$ V, reducción del **−23.3%**), sin alterar la funcionalidad.




Figura 13: Caracterización en PTM 45 nm HP: (a) Feedthrough en *dyn* con y sin keeper; (b) Escalado de I_{pk} y energía dinámica E_{sw} vs V_{DD} .




Figura 14: Frecuencia en PTM 45 nm HP: (a) t_{eval} vs t_{hold} a 27°C y 85°C; (b) Ventana operable $[f_{\text{mín}}, f_{\text{máx}}]$ en MHz reales.

6.2 Ventana de Frecuencia Operable $[f_{\text{mín}}, f_{\text{máx}}]$ y Operación en Régimen NTV

La viabilidad operativa está acotada por dos cotas físicas: una frecuencia máxima $f_{\text{máx}} \approx 1/(2 \cdot t_{\text{pd}})$, derivada del retardo de la etapa completa ($t_{\text{pd}} = t_{\text{eval}} + t_{pLH,inv}$), y una frecuencia mínima $f_{\text{mín}} \approx 1/(2 \cdot t_{\text{hold}})$, impuesta por la fuga estática. Se precisa que $f_{\text{máx}}$ es una **cota analítica superior estimada desde el retardo transitorio**, no una oscilación periódica sostenida.

- **Cota Superior ($f_{\text{máx}}$) y Penalización por Contención en NTV:** A $V_{DD} = 1.0$ V, la etapa dominó conmuta en $t_{\text{pd}} = 27.72$ ps $\Rightarrow f_{\text{máx}} = 18.035$ GHz ($t_{\text{eval}} = 33.56$ ps en celda aislada sin carga de inversor). A 0.35 V, la pérdida de sobremarcha eleva el retardo a $t_{\text{pd}} = 3087.20$ ps $\Rightarrow f_{\text{máx}} = 161.96$ MHz. La contención de un keeper de 45 nm incrementa t_{pd} a 32.20 ps (15.53 GHz) en 1.0 V y a 3468.80 ps (144.14 MHz) en 0.35 V (+12.4%).

- **Cota Inferior ($f_{\min}$) e Impacto Térmico:** En 1.0 V, la fuga subumbral (27°C) fija $t_{\text{hold}} = 1.096 \mu\text{s} \Rightarrow f_{\min} = \mathbf{456.21 \text{ kHz}}$ (447.23 kHz en ensayo de referencia previo). A 85°C, las fugas térmicas contraen la retención a $t_{\text{hold}} = 0.305 \mu\text{s}$ (1.0 V) y $0.440 \mu\text{s}$ (0.35 V), elevando $f_{\min}$ a **1.639 MHz** y **1.136 MHz** (aceleración de $\sim 3.6\times$).
- **Criterio de Seguridad $t_{\text{hold}} \geq 10 \cdot t_{\text{eval}}$:** En todo el rango caracterizado ($V_{DD} \in [0.35, 1.00] \text{ V}$), la ventana operable $[f_{\min}, f_{\max}]$ **permanece abierta** (Figura 14(b)), con $f_{\max}/f_{\min} = 142\times$ y $t_{\text{hold}}/t_{\text{eval}} = 1109 \gg 10$ en el peor caso (0.35 V, 85°C).
- **Precisión Metodológica sobre 0.25 V y 0.30 V:** Las pruebas de retención confirmaron retenciones válidas a 0.30 V (1.89 μs) y 0.25 V (1.80 μs), pero al no evaluarse retardo activo ni energía por debajo de 0.35 V, la ventana formal completa se delimita rigurosamente en $[0.35, 1.00] \text{ V}$.
- **Retención con Keeper:** Con keeper ($W_{kp} \in \{45, 90\} \text{ nm}$), el equilibrio $I_{kp} \approx I_{\text{sub}}$ mantiene caída $< 0.6 \text{ mV}$ en 15 μs , fijando una cota inferior observada $t_{\text{hold}} > 15 \mu\text{s} \Rightarrow f_{\min} < \mathbf{33.3 \text{ kHz}}$.

Tabla 8: Consolidación experimental en régimen NTV (PTM 45 nm HP, $C_L = 0.5 \text{ fF}$): retardo de evaluación, frecuencias operables estimadas ($f_{\max}$ calculada desde t_{pd}) y escalado de energía.

V_{DD} (V)	t_{eval} (ps)	t_{pd} (ps)	$f_{\max}$ Act5 (GHz)	t_{hold} 27°C (μs)	$f_{\min}$ 27°C (kHz)	$f_{\min}$ 85°C (MHz)	Energía (E_{sw} , fJ)	Diagnóstico y Margen de Seguridad ($t_{\text{hold}}/t_{\text{eval}}$)
1.00	23.21	27.72	18.035	1.096	456.2	1.64	0.7259	Nominal HP (47 200 $\gg$ 10).
0.80	33.31	43.11	11.599	1.429	349.9	1.33	0.4533	Retardo +55 %, energía -38 %.
0.60	70.48	105.40	4.744	1.754	285.0	1.16	0.2876	Balance óptimo energía-retardo.
0.50	162.34	264.52	1.890	1.874	266.7	1.12	0.2018	Régimen NTV (11 543 $\gg$ 10).
0.45	308.17	520.47	0.961	1.914	261.2	1.11	0.1533	Transición a subumbral.
0.40	686.10	1191.33	0.420	1.935	258.4	1.12	0.1076	$f_{\max} = 420 \text{ MHz} \gg f_{\min}$.
0.35	1739.95	3087.20	0.162	1.930	259.1	1.14	0.0719	Subumbral: E_{sw} -90.1 % (1109 $\gg$ 10).

6.3 Comparativa Subumbral a $V_{DD} = 0.50 \text{ V}$: 45nm HP vs 45nm LP y Energía

Bajo polarización idéntica a $V_{DD} = 0.50 \text{ V}$ ($T = 27^\circ\text{C}$, $C_L = 0.5 \text{ fF}$), se contrastó el desempeño subumbral entre las variantes de alto rendimiento (HP) y bajo consumo (LP):

- **Corrientes y Selectividad:** En 45nm LP, el mayor espesor de óxido (en NMOS: $t_{\text{oxe}} = 1.80 \text{ nm}$, $t_{\text{oxp}} = 1.50 \text{ nm}$, $d_{\text{tox}} = 0.30 \text{ nm}$ vs 1.25 nm, 1.00 nm, 0.25 nm en HP; en PMOS $t_{\text{oxe}} = 1.82 \text{ nm}$ vs 1.30 nm) y $V_{\text{thn}} = 0.623 \text{ V} > V_{DD}$ reducen la fuga I_{off} a **0.671 pA** vs **125.05 pA** en HP (**186.4** $\times$ menor fuga). La selectividad $I_{\text{on}}/I_{\text{off}}$ asciende a 146 950 (3.75 $\times$ superior a HP).
- **Compromiso de Retardo:** La menor corriente activa en LP (98.6 nA vs 4.898 μA) incrementa el retardo a $t_{\text{eval,LP}} = \mathbf{8488.41 \text{ ps}}$ frente a **161.57 ps** en HP (**52.54** $\times$ más lento; 8647.61 ps en ensayo de celda aislada, apenas 1.8 % de discrepancia).
- **Escalado de Energía por Ciclo (E_{sw}):** La integración de corriente en 10 ns demuestra una reducción de $E_{\text{sw}} = \mathbf{0.7259 \text{ fJ}}$ a 1.0 V ($I_{\text{pk}} = 37.29 \mu\text{A}$) hasta **0.0719 fJ** a 0.35 V ($I_{\text{pk}} = 0.62 \mu\text{A}$), logrando un ahorro energético del **90.1 %** (**10.1** $\times$ de reducción, Tabla 8).

6.4 Conclusiones de la Actividad 5

1. **Amortiguamiento del Feedthrough:** El sobreimpulso por acoplamiento capacitivo (+64.31 mV) queda acotado pasivamente por el diodo D_{DB} y se atenúa un 23.3 % (+49.31 mV) por la capacitancia intrínseca añadida por el keeper PMOS.
2. **Viabilidad de Lógica Dominó en NTV:** La lógica dominó es viable en tensiones reducidas ($V_{DD} \geq 0.35 \text{ V}$) preservando una ventana operable de [1.14 MHz, 161.96 MHz] a 85°C con holgura $t_{\text{hold}} \gg 10 \cdot t_{\text{eval}}$. Su coste respecto a la lógica estática radica en una mayor sensibilidad al ruido y la necesidad imperiosa de un keeper dimensionado para evitar el vaciado subumbral ante detenciones de reloj.
3. **Compromiso Tecnológico HP vs LP:** El nodo LP proporciona una selectividad $I_{\text{on}}/I_{\text{off}}$ 3.75 $\times$ superior con fugas 186 $\times$ menores, garantizando retención estática sin keeper, pero sufre una severa penalización de velocidad (52.5 $\times$ más lenta) que restringe su uso a sistemas de baja frecuencia.

7. Cuestionario

- Imposibilidad de transición $0 \rightarrow 1$ en evaluación:** En evaluación ($CLK = 1$), el PMOS de precarga está apagado ($V_{GS,p} = 0V$). El nodo dinámico *dyn* es puramente capacitivo y carece de trayectoria hacia V_{DD} ; por ende, no puede recargarse. Solo puede conservar V_{DD} (PDN en corte) o descargarse a tierra ($1 \rightarrow 0$, PDN activa). El *clock feedthrough* acopla sobreimpulsos transitorios, pero la celda es incapaz de generar una transición lógica ascendente $0 \rightarrow 1$.
- Capacitancia de entrada (dinámica vs estática):** En CMOS estático, la entrada conmuta compuertas NMOS y PMOS en paralelo ($C_{in} = C_{gn} + C_{gp}$); en dominó, la señal excita únicamente transistores NMOS ($C_{in} = C_{gn}$), asumiendo el reloj la precarga PMOS. En la NAND3 caracterizada ($W_n = 270\text{ nm}$, $W_p = 135\text{ nm}$), suprimir la rama PMOS reduce la capacitancia de entrada en SPICE un 42.4 % (0.3417 fF vs 0.5936 fF), aliviando significativamente el esfuerzo y retardo del excitador.
- Factor de actividad $\alpha \approx 1$ e implicancias en potencia:** El nodo *dyn* se precarga a V_{DD} cada ciclo ($CLK = 0$). Si las entradas activan la PDN, *dyn* se descarga en cada evaluación ($CLK = 1$), imponiendo $\alpha = 1$ aun con datos constantes. Con baja actividad de datos (donde estático ahorra con $\alpha < 0.1$), la lógica dinámica disipa continuamente potencia de reloj y conmutación ($P = \alpha C_L (V_{DD})^2 f$), perdiendo competitividad energética.
- Deducción de ΔV y condición de corte por V_{th} :** Por balance de carga con nodo interno en cero: $Q_0 = C_L V_{DD} = (C_L + C_a) V_f \Rightarrow \Delta V = [C_a / (C_a + C_L)] V_{DD}$. Esta relación deja de ser válida si el NMOS se estrangula antes de igualar potenciales ($V_{GS} < V_{th}$), condición que ocurre cuando $V_{th,eff} > [C_a / (C_a + C_L)] V_{DD}$. Al cortarse en $V_a = V_{DD} - V_{th,eff}$, cesa la redistribución y la caída efectiva queda acotada por $\Delta V = (C_a / C_L) (V_{DD} - V_{th,eff})$.
- Orden de apilamiento en PDN dinámica vs estática:** En lógica estática, el nivel final V_{OL} solo exige conducción DC a tierra, siendo indiferente el orden de apilamiento. En lógica dinámica, *dyn* flota en alta impedancia; situar las entradas activas en transistores superiores contiguos a *dyn* conecta de inmediato capacitancias de difusión parásitas no precargadas, maximizando el *charge sharing*. Situar el transistor en corte arriba aísla la carga interna y preserva V_{dyn} .
- Regla de monotonicidad dominó y rol del inversor:** En evaluación ($CLK = 1$), las entradas a la PDN solo deben realizar transiciones $0 \rightarrow 1$ (o reposar en 0). Como *dyn* parte de V_{DD} y solo puede caer ($1 \rightarrow 0$), conectarlo directo causaría la descarga espuria inmediata de la etapa siguiente antes de que evalúe. El inversor estático complementa la señal (*out* : $0 \rightarrow 1$), manteniendo la PDN receptora apagada durante precarga y activándola monótonamente solo tras evaluar.
- Funciones no realizables en dominó y soluciones:** La lógica dominó estándar es no inversora (*dyn* $\downarrow \Rightarrow$ *out* $\uparrow$), impidiendo realizar funciones complementarias directas (NAND, NOR, XOR) en una sola etapa. Se soluciona mediante: (1) *Dual-Rail Domino* (DCVSL), que genera a la vez F y $\bar{F}$ con PDNs diferenciales complementarias; y (2) *NP-Domino* (Zipper), alternando etapas n-dominó y p-dominó con relojes en oposición.
- Corriente subumbral y mayor n factor en 45nm HP vs LP:** La corriente subumbral escala como $I_{sub} \propto (n - 1) \exp[(V_{GS} - V_{th}) / (nkT/q)] [1 - \exp(-V_{DS} / (kT/q))]$. El factor $n = 1 + C_{dep} / C_{ox}$ refleja el acoplamiento capacitivo compuerta-canal. En 45nm HP, el dopaje *halo* severo para mitigar DIBL eleva C_{dep} frente a C_{ox} , incrementando n (1.53 vs 1.15 en LP). Un mayor n degrada la pendiente subumbral ($S = n(kT/q) \ln 10$), disparando la fuga I_{off} .
- Comparativa 45nm HP vs LP en lógica dinámica:** LP presenta óxido más grueso ($t_{oxp} = 1.50\text{ nm}$; $t_{oxe} = 1.80\text{ nm}/1.82\text{ nm}$, $d_{tox} = 0.30/0.32\text{ nm}$ en NMOS/PMOS vs $t_{oxp} = 1.00\text{ nm}$, $t_{oxe} = 1.25/1.30\text{ nm}$, $d_{tox} = 0.25/0.30\text{ nm}$ en HP), mayor umbral (0.623 V vs 0.469 V) y fuga 186× menor (0.67 pA vs 125.1 pA), reteniendo carga a 85°C (1 μ s, $\Delta V < 2\text{ mV}$) sin keeper. Empero, conmuta 52.5× más lento: LP prima en retención y HP en velocidad.
- Keeper condicional y contención:** El keeper PMOS mitiga fugas y *charge sharing*, pero disputa corriente con la PDN en evaluación, demorando la conmutación (+12.90 % en 45nm HP con $W_{kp} = 45\text{ nm}$). El keeper condicional reduce esta penalización: retiene con un transistor mínimo en reposo y desconecta la rama mayor mediante reloj retardado durante la evaluación activa, reduciendo la demora a solo +5.11 % y asegurando retención a 85°C.

11. **Realimentación de keeper desde la salida del inversor:** El keeper PMOS restaura V_{DD} en dyn ; para encenderlo, su compuerta requiere 0 V. Conectar la compuerta directamente a dyn lo mantendría apagado ($V_G = V_S = V_{DD}$). La salida invertida $out = \overline{dyn}$ provee la polaridad complementaria requerida. Asimismo, la alta ganancia regenerativa del inversor proporciona conmutación abrupta y desacopla la compuerta del keeper de perturbaciones transitorias en el nodo flotante.
12. **Clock feedthrough, origen en PMOS y dependencia con dV/dt :** El *clock feedthrough* es el acoplamiento capacitivo del flanco de reloj al nodo flotante dyn vía la capacitancia de solapamiento $C_{gd} = (c_{gdo} + c_{gdl})W_p$ del PMOS de precarga. La corriente inyectada es $i = C_{gd}(dV_{clk}/dt)$; flancos más abruptos (menor t_r, t_f) elevan dV/dt , inyectando un sobreimpulso (+64.3 mV en 45nm HP) que es recortado por conducción del diodo drenaje-sustrato D_{DB} del PMOS.
13. **Skew positivo tolerable en footed vs cortocircuito en unfooted:** En dominó *Footed*, el transistor de pie M_f aísla la PDN hasta la llegada de su reloj local $CLK2$; si $T_{skew} > 0$, la conmutación se retrasa pero sin degradar la lógica. En *Unfooted*, la PDN conecta directo a masa; si la etapa previa inicia precarga ($CLK1 : 1 \rightarrow 0$) mientras la receptora continúa en evaluación ($CLK2 = 1$), PMOS y PDN conducen simultáneamente, creando un cortocircuito $V_{DD} \rightarrow GND$ (+94.1 % en corriente).
14. **Restricción de $f_{\min}$ en lógica dinámica vs estática:** El nodo dinámico almacena el estado como carga en un condensador flotante; las fugas subumbral y GIDL drenan esta carga en un tiempo finito t_{hold} , fijando una cota inferior de reloj $f \geq f_{\min} \approx 1/(2t_{hold})$ para evitar cruzar el umbral V_M . La lógica CMOS estática carece de límite inferior ($f_{\min} = 0$ Hz) porque sus salidas están conectadas permanentemente a los rieles de alimentación mediante trayectorias óhmicas.
15. **Degradación exponencial de I_{on}/I_{off} en NTV:** Al reducir V_{DD} hacia V_{th} , la corriente activa decae exponencialmente con la sobremarcha ($I_{on} \propto \exp[(V_{DD} - V_{th})/(nkT/q)]$), mientras la fuga I_{off} se reduce marginalmente, colapsando el cociente I_{on}/I_{off} . La lógica dinámica es hipersensible a esto porque requiere I_{on} alto para evaluar y I_{off} ínfimo para retener, contrayendo el margen entre t_{eval} y t_{hold} .
16. **Inviabilidad sin keeper a 0.4 V y 85°C:** Aunque la ventana periódica abre ($t_{hold} = 448$ ns $\gg t_{eval}$), falla por dos causas: (1) Fugas térmicas degradan dyn impidiendo pausas $\Delta t > 448$ ns ($V_{dyn} < V_{DD}/2$); y (2) Sin restauración activa colapsa NM_H , dejando al nodo vulnerable a ruido capacitivo.
17. **Imprescindibilidad de $AS/AD/PS/PD$ en BSIM4:** Los parámetros AS, AD, PS, PD especifican áreas y perímetros de difusión para calcular las capacitancias de juntura parásitas (C_j, C_{jsw}, C_{jswg}). Al omitirse en SPICE, el simulador asigna cero ($C_{diff} = 0$), modelando únicamente solapamientos de compuerta (C_{gd}, C_{gs}). Esto subestima la capacitancia parásita interna en 80 %–95 %, enmascarando casi por completo el *charge sharing* ($\Delta V \approx 0$ en vez de 164 mV).
18. **Necesidad de $gmin$ y $abstol$ en nodos flotantes:** En estática, las bajas impedancias ($k\Omega$) toleran valores estándar. En dominó, dyn flota con impedancias de teraohmios ($T\Omega$). El parámetro por defecto $gmin = 1e-12$ inserta una conductancia espuria que drena picoamperios artificiales, falseando la retención; calibrar a $gmin = 1e-15$ y $abstol = 1e-14$ asegura que las fugas medidas reflejen la física BSIM4 y no tolerancias del solver.
19. **Relación dominó con TGFF imperfecto (Bappy et al., SOCC 2026):** Las compuertas dominó exigen a las etapas secuenciales excitadoras niveles estables o transiciones monótonas ($0 \rightarrow 1$) en evaluación. El TGFF propuesto por Bappy, Zhao y Han (SOCC 2026 [5]) sustituye compuertas de transmisión balanceadas por transistores de paso para NTV; esto introduce caídas V_{th} y rebotes capacitivos que pueden encender falsamente la PDN receptora o degradar la evaluación dominó.
20. **Efecto cuerpo en PDN apilada y viabilidad en bulk:** En transistores apilados, los nodos internos suben ($V_S > 0$ V), polarizando el sustrato en reversa ($V_{SB} > 0$ V) y elevando el umbral: $\Delta V_{th} = \gamma(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F})$, lo que merma la sobremarcha y retarda la evaluación. Conectar sustrato a fuente anularía el efecto, pero es inviable en procesos *bulk* con pozo/sustrato común; mitigarlo exige triple-well o SOI.

8. Conclusiones Generales

El desarrollo experimental del Laboratorio Dirigido N.º 2 permite formular las siguientes conclusiones fundamentales de diseño en lógica CMOS dinámica submicrométrica (PTM 45 nm):

1. **Asimetría Temporal y Capacitancia de Entrada:** La lógica dinámica suprime la red PMOS en datos, reduciendo la capacitancia de entrada medida en un 42.4 % (0.3417 fF vs 0.5936 fF en SPICE). La celda dominó completa conmuta en $t_{pd,eval} = 35.89$ ps (disparada por reloj $CLK \uparrow$), frente a 9.61 ps de la compuerta estática (disparada por dato $A \uparrow$), imponiendo la latencia fija del semiciclo de precarga.
2. **Factor de Actividad y Coste Energético de Reloj:** La precarga cíclica incondicional impone un factor de conmutación $\alpha = 1$ en el nodo dinámico ante datos evaluados, disipando potencia ($P = \alpha C_L (V_{DD})^2 f$) y consumiendo reloj continuamente aun cuando las entradas lógicas permanezcan estáticas (2.73 μ W vs 1.70 nW estático a $V_{DD} = 1.0$ V). La ventaja energética de la lógica dinámica se restringe a rutas críticas donde la tasa de transición efectiva compense la disipación del árbol de reloj y la recarga periódica.
3. **Mitigación No Lineal de Charge Sharing:** El modelo lineal clásico sobreestima la caída (288.1 mV vs 164.3 mV) por efecto de cuerpo y corte del NMOS. La precarga interna anula el droop ahorrando 66.7 % de potencia de reloj, mientras el keeper aporta la máxima robustez estática.
4. **Dominancia Térmica y Criterio de Keeper:** A 85°C, las fugas escalan 3.9 $\times$, degradando la retención a $t_{hold} = 305$ –440 ns en HP. El keeper condicional relaja la penalización por contención a +5.11 % (frente a +12.90 % en keeper clásico), asegurando retención plena a 1.0 μ s.
5. **Monotonidad e Inmunidad al Skew:** El inversor intermedio garantiza transiciones crecientes ($0 \rightarrow 1$), evitando la descarga espuria en cascada ($\Delta V = 353.8$ mV). Ante desfases de reloj, la celda Footed aísla cortocircuitos; Unfooted ahorra 13.9 % de retardo pero sufre picos de corriente (+94.1 %).
6. **Fronteras en Régimen NTV y Consumo:** En $V_{DD} \in [0.35, 1.00]$ V, la ventana operable $[f_{min}, f_{max}]$ permanece abierta ([1.14 MHz, 162 MHz] a 0.35 V, 85°C), cumpliendo $t_{hold} \gg 10 \cdot t_{eval}$ con ahorro energético por ciclo del 90.1 % (10.1 $\times$).
7. **Compromiso Tecnológico HP vs LP:** El nodo LP presenta fugas 186 $\times$ menores y selectividad I_{on}/I_{off} 3.75 $\times$ superior, reteniendo carga sin keeper, pero su penalización de retardo (52.5 $\times$ más lento) limita su aplicación a frecuencias reducidas.
8. **Sensibilidad a Modelado Físico en BSIM4:** Omitir $AS/AD/PS/PD$ oculta > 80 % del *charge sharing* al anular capacitancias de junta ($C_{diff} = 0$), mientras tolerancias laxas ($gmin=1e-12$) inyectan corrientes espurias que falsean la retención física en alta impedancia ($T\Omega$).

9. Referencias Bibliográficas

- [1] J. M. Rabaey, A. Chandrakasan y B. Nikolić, *Digital Integrated Circuits: A Design Perspective*, 2.^a ed., Upper Saddle River, NJ: Prentice Hall, 2003.
- [2] J. P. Uyemura, *Introduction to VLSI Circuits and Systems*, New York, NY: John Wiley & Sons, 2002.
- [3] S. M. Sze y K. K. Ng, *Physics of Semiconductor Devices*, 3.^a ed., Hoboken, NJ: Wiley-Interscience, 2006.
- [4] D. A. Pucknell y K. Eshraghian, *Basic VLSI Design: Systems and Circuits*, 3.^a ed., Sydney: Prentice Hall, 1994.
- [5] S. H. Bappy, P. Zhao y J. Han, “An Ultra-Low-Power Imperfect Transmission Gate Flip-Flop for Near-Threshold Voltage Operation”, en *Proc. 39th IEEE International System-on-Chip Conference (SOCC)*, Heidelberg, Alemania, 2026, aceptado para publicación.
- [6] Microelectronics Co-design Research Group, University of Minnesota, “Predictive Technology Model (PTM)”, [En línea]. Disponible en: <https://mec.umn.edu/ptm>. [Consultado: 25-sep-2026].
- [7] UC Berkeley Device Group, *BSIM4.6.1 MOSFET Model User's Manual*, Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, 2007.