

晶上网络中心计算范式架构

与端侧原型验证

海河实验室 2026 年度重大专项（2000万元级）

汇报人：刘勤让 课题组

iNEST（网络时空复杂度涌现智能）

1. 战略背景与核心痛点

传统冯·诺依曼架构面临三大物理极限：

- **通信墙**：数据搬运占总耗时 40%-70%
- **功耗墙**：互连电容充放电消耗绝大部分能量
- **扩展墙**：刚性网络拓扑无法适应大模型与异构计算

破局思路：从“节点中心”转向“网络中心”

2. 第一性原理：网络中心计算 (NCC)

“物理拓扑即计算”

- 任意分布式计算 = 路由 (Route) + 变换 (Transform)
- **液态硬件 (Liquid Hardware)**：通过软件定义互连 (SDI)，让物理连线随算法瞬间重构。
- **5+4 原语体系**：5类通信原语 + 4类算子原语，构成计算的完备基。

3. 核心创新：FFT-AllReduce 同构映射

计算与信号处理的合二为一

- 发现：信号处理的 FFT 蝴蝶计算流图 $\equiv$ AI集群的 AllReduce 互连拓扑图。
- 意义：同一组硅片物理连线，在微秒内完成状态切换。
- 资源节省：复用物理路径，节省 $\geq 20\%$ 的布线资源。

4. 自主互连标准：SDIO-N

打破 NVLink / InfiniBand 垄断

- **L1/L2 (物理与链路)**：兼容包容国际 UCle 标准，复用成熟 PHY。
- **L3/L4 (网络与语义)**：独创“拓扑可重构指令集”。
- **分形扩展 (Fractal Scaling)**：基于 Kronecker 积，实现从 Chiplet 到机柜的无缝规模无关性扩展。

5. 端侧落地：NCC-Edge 物理原型

打造“3+1”极简 MVP 架构

- **NPC-AR**：硬件化 AllReduce 通信原语核
- **CPC-M**：高并发矩阵算子核
- **CPC-S**：频域变换算子核
- **SDI-Ctrl**：微秒级重构调度大脑

基于 FPGA 与高速 SerDes 互连，证明同等资源下的算力跃迁。

6. 双场景震撼验证与开箱即用

在一套硬件上，验证两大跨度极大的核心场景：

1. **端侧多路并发 AI 视觉推理**：消除软件通信延迟。
2. **复杂阵列雷达 DBF**：一键热切换至最优频域计算架构。

软硬协同：提供 PyiNEST-Lite SDK，零代码拦截翻译 CUDA/NCCL 指令，完美融入现有生态。

7. 预期成果与产业化前景

- 交付物：NCC-Edge 原型板卡及可视化热切换演示系统。
- 标准：发布 SDIO-N (v1.0) 互连规范白皮书。
- 顶天立地：作为软件定义晶上系统 (SDSoW) 的奠基项目。
- 产业化：为后续 ASIC 晶圆级流片与成立孵化公司提供完整技术底座。

感谢聆听

抢占下一代计算范式定义权