

# CIÊNCIA DA COMPUTAÇÃO

### **CIRCUITOS DIGITAIS II**


# RELATÓRIO DA UNIDADE LÓGICA E ARITMÉTICA

Data: 29/05/2018

# **Professor: Paulo Roberto de Oliveira**

### **Discentes**

R.A	Nome	
103277	Gabriel Arruda Andrella	
103235	Caio Eduardo Kikuti Machado	
103491	Luiz Fellipe Machi Pereira	





# Sumário

1.	Des	crição d	do Projeto	3		
2.	Mon	ntagem (	do Pacote do decodificador	3		
	2.1.	Códi	go do Circuito Decodificador (VHDL)	4		
3.	Mon	Montagem do Pacote da Unidade Lógica				
	3.1.	AND	)	5 5		
		3.1.1.	Codigo VHDL AND_1	5		
	3.2.	OR	<del>-</del>	5 <b>6</b>		
		3.2.1.	Codigo VHDL OR_1	6		
		3.2.2.	Codigo VHDL OR_2	6		
	3.3.	NAN	D	7		
		3.3.1.	Codigo VHDL NAND_1	7		
	3.4.	NOR		8		
		3.4.1.	Codigo VHDL NOR_1	8 <b>9</b>		
	3.5.	XOR		9		
		3.5.1.	Codigo VHDL XOR_1	9		
	3.6.	XNO	PR	9		
		3.6.1.	Codigo VHDL XNOR_1	10		
	3.7.	Repr	11			
	3.8.	Pacc	ote da Unidade Lógica	11		
4.	Mon	ntagem (	do Pacote da Unidade Aritmética	13		
	4.1.	Circu	uito Somador	13		
		4.1.1.	Código VHDL	13		
		4.1.2.	Simulação	14		
	4.2.	Circu	15			
		4.2.1.	Codigo VHDL	15		
		4.2.2.	Simulação	16		
	4.3.	Pacc	ote Unidade Aritmética	17		
	4.4.	Repr	resentação da Unidade Aritmética	17		
<b>5</b> .	Fun	cionam	ento Geral da ULA de 1 bit	18		
	5.1. Codigo VHDL			18		
6.	Res	ultados		20		




# Descrição do Projeto

# Montagem do Pacote do decodificador

Como a ULA de 1 bit possui 8 operações se faz necessária a montagem de um circuito decodificador para que seja possível selecionar a operação de escolha. O decodificador implementado deve conter 3 entradas de controle para poder alternar entre os 8 procedimentos.

Para a montagem do circuito foi utilizada o software *Quartus II*, através da utilização de pacotes (*packages*) e modelagem estrutural. O circuito decodificador está contido no pacote "Decodificador". Esse circuito foi implementado utilizando a função "*CASE WHEN*" da linguagem VHDL. Dessa maneira foram utilizados dois vetores, um vetor de três posições para as entradas de controle e um vetor de oito posições para ativação da saída.

O Circuito Decodificador trabalha alternando entre as oito combinações geradas pelas entradas de controle. Cada uma dessas combinações ativa uma operação correspondente na ULA quer sejam operações lógicas: AND, NAND, OR , NOR, XOR, XNOR, ou aritméticas: soma e subtração realizadas pelos circuitos somador e subtrator respectivamente.





## Código do Circuito Decodificador (VHDL)

```
ENTITY decod IS
     PORT(
           sel: IN BIT_VECTOR(2 DOWNTO 0);
           S: OUT BIT_VECTOR(7 DOWNTO 0));
END decod;
ARCHITECTURE logic OF decod IS
BEGIN
     PROCESS(sel)
     BEGIN
           CASE(sel) IS
                WHEN "000" => S <= "00000001";
                WHEN "001" => S <= "00000010";
                WHEN "010" => S <= "00000100";
                WHEN "011" => S <= "00001000";
                WHEN "100" => S <= "00010000";
                WHEN "101" => S <= "00100000";
                WHEN "110" => S <= "010000000";
                WHEN "111" => S <= "10000000";
                WHEN OTHERS => S <= "000000000";
           END CASE;
     END PROCESS;
END logic;
PACKAGE seletor IS
     COMPONENT decod IS
           PORT(
                sel: IN BIT_VECTOR(2 DOWNTO 0);
                S: OUT BIT_VECTOR(7 DOWNTO 0)
           );
     END COMPONENT;
END seletor;
```



# Montagem do Pacote da Unidade Lógica

Portas logicas utilizadas:

Todas essas operações estão no pacote lógico e foram implementadas em VHDL utilizando modelagem comportamental através do comando "IF THEN ELSE".

#### AND

Operação lógica que resulta em valor lógico verdadeiro se e somente se todas as entradas forem '1' e falso para os demais. Expressão booleana A . B

Α	В	A.B
0	0	0
0	1	0
1	0	0
1	1	1

# Codigo VHDL AND\_1



### OR

Operação lógica que resulta em valor lógico verdadeiro se alguma das entradas tiverem o valor '1' e falso para os demais. Expressão booleana A+B. De forma mais específica, podemos notar através do código do pacote dos componentes que existe um porta lógica nominada " $or_2$ ", essa porta, na ULA de 1 bit, tem a função de afunilar a saída tornando-a única.

Α	В	A+B
0	0	0
0	1	1
1	0	1
1	1	1

## Codigo VHDL OR 1

# Codigo VHDL OR\_2

```
ENTITY or_2 IS
          PORT(
                A,B,C,D,E,F,G,H: IN BIT;
                S: OUT BIT);
END or_2;
```

```
ARCHITECTURE logic OF or_2 IS

BEGIN

PROCESS(A,B,C,D,E,F,G)

BEGIN

IF(A = '1' OR B = '1' OR C = '1' OR D = '1' OR E = '1' OR

F = '1' OR G = '1' OR H = '1') THEN

S <= '1';

ELSE

S <= '0';

END IF;
```

#### **NAND**

END logic;

Operação lógica que terá nível lógico falso se as entradas forem '1' e nível lógico verdadeiro para os demais. Expressão booleana  $\overline{A.B}$ 

Α	В	A.B
0	0	1
0	1	1
1	0	1
1	1	0

END PROCESS;

# Codigo VHDL NAND 1

### Universidade Estadual de Maringá Centro de Tecnologia Departamento de Informática



```
END IF;
END PROCESS;
END logic;
```

# NOR

Operação lógica que terá nível lógico verdadeiro se as entradas forem '0' e falso para os demais.

Expressão booleana  $\overline{A+B}$ 

Α	В	A+B
0	0	1
0	1	0
1	0	0
1	1	0

# Codigo VHDL NOR\_1



### XOR

Operação lógica que terá nível lógico falso se as entradas forem iguais, e nível lógico verdadeiro para as demais entradas.Expressão booleana A  $\oplus$  B

Α	В	A⊕B
0	0	0
0	1	1
1	0	1
1	1	0

# Codigo VHDL XOR\_1

```
ENTITY xor_1 IS
     PORT(
           E0,E1: IN BIT;
           S: OUT BIT);
END xor_1;
ARCHITECTURE logic OF xor_1 IS
     BEGIN
           PROCESS(E0,E1)
           BEGIN
                 IF(E0 = E1) THEN
                       S <= '0';
                 ELSE
                       S <= '1';
                 END IF;
           END PROCESS;
END logic;
```

# **XNOR**

Operação Lógica que terá nível lógico verdadeiro se as entradas forem iguais, e nível lógico falso para as demais entradas. Expressão booleana  $A \circ B$  ou  $\overline{A \oplus B}$ 


Α	В	A⊕B
0	0	1
0	1	0
1	0	0
1	1	1




# Codigo VHDL XNOR\_1



# Representação e simulação da Unidade Lógica





# Pacote da Unidade Lógica

```
PACKAGE portas IS

COMPONENT and_1 IS

PORT(

E0,E1: IN BIT;
S: OUT BIT);

END COMPONENT;

COMPONENT nand_1 IS

PORT(

E0,E1: IN BIT;
S: OUT BIT);

END COMPONENT;
```



```
COMPONENT or 1 IS
           PORT(
                E0,E1: IN BIT;
                S: OUT BIT);
     END COMPONENT;
     COMPONENT or_2 IS
           PORT(
                A,B,C,D,E,F,G,H: IN BIT;
                S: OUT BIT);
     END COMPONENT;
     COMPONENT nor_1 IS
           PORT(
                E0,E1: IN BIT;
                S: OUT BIT);
     END COMPONENT;
     COMPONENT xor_1 IS
           PORT(
                E0,E1: IN BIT;
                S: OUT BIT);
     END COMPONENT;
     COMPONENT xnor_1 IS
           PORT(
                E0,E1: IN BIT;
                S: OUT BIT);
     END COMPONENT;
END portas;
```



# Montagem do Pacote da Unidade Aritmética

#### Circuito Somador

O Circuito Somador completo pode ser representado por 3 diferentes entradas que resultam em uma soma aritmética. Dessa maneira temos duas entradas E1 e E2 e uma entrada *Carry in* e temos uma saída de sinal S e um *Carry out*. O funcionamento deste circuito pode ser descrito pela expressão booleana:  $E1 \oplus E2 \oplus Cin$  ou então através da tabela verdade abaixo.

E1	E2	Cin	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

A implementação deste circuito feita através da linguagem de programação VHDL utilizando o comando "WHEN ELSE". Este comando é concorrente e é utilizado para transferir o valor de uma expressão para um sinal destino satisfeita uma condição. Para tanto foram utilizados dois vetores um de três posições para guardar as entradas e um de duas posições para receber o resultado da soma aritmética.


### Código VHDL

# UNIVERSIDADE ESTADUAL DE MARINGÁ CENTRO DE TECNOLOGIA DEPARTAMENTO DE INFORMÁTICA



```
SIGNAL OUTPUTS: BIT_VECTOR(1 DOWNTO 0);
BEGIN
      INPUTS(2) <= E0;</pre>
      INPUTS(1) <= E1;</pre>
      INPUTS(0) <= CIN;</pre>
      OUTPUTS <= "00" WHEN INPUTS = "000" ELSE
            "10" WHEN INPUTS = "010" ELSE
            "10" WHEN INPUTS = "100" ELSE
            "01" WHEN INPUTS = "110" ELSE
            "10" WHEN INPUTS = "001" ELSE
            "01" WHEN INPUTS = "011" ELSE
            "01" WHEN INPUTS = "101" ELSE
            "11":
      S <= OUTPUTS(0);</pre>
      COUT <= OUTPUTS(1);</pre>
END logic;
```

# Simulação



#### UNIVERSIDADE ESTADUAL DE MARINGÁ CENTRO DE TECNOLOGIA DEPARTAMENTO DE INFORMÁTICA



#### Circuito Subtrator

O circuito subtrator possui três entradas E1, E2 e o *Carry in*, com saidas S e *Carry out*. Ele é utilizado para subtrair números de pelo menos duas casas. O funcionamento deste circuito pode ser descrito pela expressão booleana:  $E1 \oplus E2 \oplus Cin$  ou então através da tabela verdade abaixo.


E1	E2	Cin	S	Cout
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

A implementação deste circuito feita através da linguagem de programação VHDL utilizando o comando "*CASE WHEN*". Este comando é concorrente e é utilizado para transferir o valor de uma expressão para um sinal destino satisfeita uma condição. Para tanto foram utilizados dois vetores um de três posições para guardar as entradas e um de duas posições para receber o resultado da soma aritmética.

#### Codigo VHDL

```
BEGIN
            INPUTS(2) <= E0;</pre>
            INPUTS(1) <= E1;</pre>
            INPUTS(0) <= CIN;</pre>
            CASE INPUTS IS
                 WHEN "000" => OUTPUTS <= "00";
                 WHEN "010" => OUTPUTS <= "11";
                 WHEN "100" => OUTPUTS <= "10";
                 WHEN "110" => OUTPUTS <= "00";
                 WHEN "001" => OUTPUTS <= "11";
                 WHEN "011" => OUTPUTS <= "01";
                 WHEN "101" => OUTPUTS <= "00";
                 WHEN "111" => OUTPUTS <= "11";
            END CASE;
            S <= OUTPUTS(0);</pre>
            COUT <= OUTPUTS(1);</pre>
     END PROCESS;
END logic;
```

## Simulação





### Pacote Unidade Aritmética

```
PACKAGE UA IS

COMPONENT somador IS

PORT(

E0,E1,CIN: IN BIT;

S, COUT: OUT BIT);

END COMPONENT;

COMPONENT subtrator IS

PORT(


E0,E1,CIN: IN BIT;

S, COUT: OUT BIT););

END COMPONENT;

END UA;
```

# Representação da Unidade Aritmética





## Funcionamento Geral da ULA de 1 bit

A ULA de 1 bit realiza no total oito operações selecionadas através de um decodificador que possui 3 entradas de controle. Selecionada uma das oito combinações geradas pelo decodificador a ULA executa uma operação específica. Os procedimentos encontram-se divididos em operações lógicas e aritméticas e ocorrem conforme descrito na tabela abaixo.

ATIVAÇÃO	OPERAÇÃO	ALGEBRA DE BOOLE
000	SOMADOR	<i>E</i> 1 ⊕ <i>E</i> 2 ⊕ <i>Cin</i>
001	SUBTRATOR	$E1 \oplus E2 \oplus Cin$
010	AND	E1 . E2
011	OR	E1 + E2
100	NAND	<u>E1.E2</u>
101	NOR	$\overline{E1 + E2}$
110	XOR	<i>E</i> 1 ⊕ <i>E</i> 2
111	XNOR	<i>E</i> 1⊙ <i>E</i> 2

## Codigo VHDL

#### Universidade Estadual de Maringá Centro de Tecnologia Departamento de Informática




```
ARCHITECTURE des OF ULA1BIT IS
SIGNAL P0, P1, P2, P3, P4, P5, RSO, RSU, OSO, OSU, R1, R2, R3, R4,
R5, R6, R7, R8: BIT;
SIGNAL PORT DECOD : BIT_VECTOR(7 DOWNTO 0);
           -----ATRIBUI A SELEÇÃO-----
     selecao: decod PORT MAP(sel, PORT DECOD);
     -----REALIZA AS OPERAÇÕES---
     S0: and 1 PORT MAP(E0,E1,P0);
     S1: nand 1 PORT MAP(E0,E1,P1);
     S2: or 1 PORT MAP(E0,E1,P2);
     S3: nor 1 PORT MAP(E0,E1,P3);
     S4: xor 1 PORT MAP(E0,E1,P4);
     S5: xnor 1 PORT MAP(E0,E1,P5);
     S6: somador PORT MAP(E0,E1,CIN,RSO,OSO);
     S7: subtrator PORT MAP(E0,E1,CIN,RSU,OSU);
     ----JUNÇÃO DO DECODIFICADOR COM AS OPERAÇÕES----
     oAND: and 1 PORT MAP(P0, PORT DECOD(0), R1);
     oNAND: and 1 PORT MAP(P1, PORT DECOD(1), R2);
     oOR: and 1 PORT MAP(P2, PORT DECOD(2), R3);
     oNOR: and 1 PORT MAP(P3, PORT DECOD(3), R4);
     oXOR: and 1 PORT MAP(P4, PORT DECOD(4), R5);
     oXNOR: and 1 PORT MAP(P5, PORT DECOD(5), R6);
     oSOM: and 1 PORT MAP(RSO, PORT DECOD(6), R7);
     oSUB: and 1 PORT MAP(RSU, PORT DECOD(7), R8);
            ----SAIDA COUT-
     sCOUT: or_1 PORT MAP(OSO, OSU, COUT);
     -----SAIDA 1 BIT----
     sULA: or 2 PORT MAP(R1, R2, R3, R4, R5, R6, R7, R8, S);
END des;
```



# Resultados

Os resultados deste projeto são descritos através das telas de simulação do software Quartus II que processa a linguagem VHDL. Para os pacotes que possuem todos os componentes da utilizados na ULA de 1 Bit teremos uma tela de simulação e para as ligações dos componentes da ULA teremos outra.



#### UNIVERSIDADE ESTADUAL DE MARINGÁ CENTRO DE TECNOLOGIA DEPARTAMENTO DE INFORMÁTICA



Juntamente às telas de simulação o resultado do projeto pode ser descrito por meio de formas de onda, que representam o funcionamento do circuito em questão.

