



Circuitos Digitais II - 6882

Paulo Roberto de Oliveira

Universidade Estadual de Maringá Departamento de Informática

Bacharelado em Ciência da Computação

Aula de Hoje

- Revisão da aula anterior
 - Comandos de Repetição
 - Comando FOR LOOP
 - Comando WHILE LOOP
 - Comando NEXT e EXIT
- Processos
- Pacotes
- Atrasos



Revisão

- Comandos de Repetição
 - Comando FOR LOOP
 - Comando WHILE LOOP
 - Comando NEXT e EXIT



Comandos de Repetição

- · Comandos de Repetição permitem executar repetidamente uma sequência de instruções
- · Em VHDL há 2 esquemas de repetição:
 - FOR LOOP
 - · WHILE LOOP



FOR LOOP

- · Permite a repetição de instruções uma quantidade de vezes preestabelecida
- · Restrição de uso dentro de procedimentos, funções e processos
- · Um contador vai sendo incrementado ou decrementado a cada iteração até atingir um valor limite.
- · Contador não pode ser alterado com operações de atribuição

<u>Sintaxe</u>


FOR contador IN valor_inicial TO|DOWNTO valor_final LOOP comandos

• • •

END LOOP:



Somador de 2 bits





FOR LOOP

- · Exercício:
- Implemente um código para o circuito somador de 2 bits usando FOR LOOP.
- · Use os seguintes nomes para as entradas e saídas:
 - x,y: para os dados;
 - ze para a entrada do vem-1;
 - · v vai-1 interno;
 - zs para a saída do vai-1 final;
 - · s para a saída da soma.



<u>Solução</u>

· Exercício:

END logica;

ENTITY som_2bits IS

```
GENERIC (n : INTEGER := 2);
                                                           -- numero de bits
 PORT (x, y : IN BIT_VECTOR (n-1 DOWNTO 0);
                                                            -- entradas do somador
         ze : IN BIT:
                                                            -- vem um
         s : OUT BIT VECTOR (n-1 DOWNTO 0);
                                                           -- saida
                  : OUT BIT);
                                                            -- vai um
         ZS
END som 2bits;
ARCHITECTURE logica OF som_2bits IS
BEGIN
         PROCESS (x, y, ze)
         VARIABLE v : BIT_VECTOR (n DOWNTO 0); -- vai um interno
         BEGIN
                   v(0) := ze;
                   FOR i IN 0 TO n-1 LOOP
                   s(i) \leftarrow x(i) XOR y(i) XOR v(i);
                   v(i+1) := (x(i) AND y(i)) OR (x(i) AND v(i)) OR (y(i) AND v(i));
                   END LOOP:
                   zs <= v(n);
         END PROCESS:
```

WHILE LOOP

- · Permite a repetição de instruções se uma condição for verdadeira
- · A iteração termina se a condição for falsa
- · Restrição de uso dentro de procedimentos, funções e processos

Sintaxe

WHILE condição LOOP comandos

. . .

END LOOP;



WHILE LOOP

- · Exercício:
- Implemente um código para o circuito somador de 2 bits usando WHILE
 LOOP.
- · Use os seguintes nomes para as entradas e saídas:
 - x,y: para os dados;
 - ze para a entrada do vem-1;
 - · v vai-1 interno;
 - zs para a saída do vai-1 final;
 - · s para a saída da soma.



<u>Solução</u>

```
· Exercício:
ENTITY som 2bits IS
 GENERIC (n : INTEGER := 2);
                                                                  -- numero de bits
 PORT (x, y : IN BIT_VECTOR (n-1 DOWNTO 0);
                                                                  -- entradas do somador
        ze: IN BIT:
                                                        -- vem um
                     : OUT BIT_VECTOR (n-1 DOWNTO 0); -- saida
        zs: OUT BIT);
                                            -- vai um
END som 2bits:
ARCHITECTURE teste OF som 2bits IS
BEGIN
 PROCESS (x, y, ze)
  VARIABLE i : INTEGER ;
  VARIABLE v : BIT VECTOR (n DOWNTO 0); -- vai um interno
 BEGIN
                                                       -- deve ser atualizado a cada iteracao
  i := 0:
  v(0) := ze;
  WHILE i <= n-1 LOOP
                                                       -- executado enquanto verdadeiro
    s(i) \leftarrow x(i) \times x(i) \times x(i) \times x(i)
    v(i+1) := (x(i) AND y(i)) OR (x(i) AND v(i)) OR (y(i) AND v(i));
    i := i+1:
  END LOOP;
  zs <= v(n);
 END PROCESS:
END teste:
```



NEXT e EXIT

- Permitem alterar a sequência das operações executadas em um comando LOOP.
- · EXIT interrompe a execução do laço de repetição e força o código a prosseguir para o comando posterior ao LOOP.
- NEXT causa um salto para o final do laço de repetição e segue para a próxima iteração do comando LOOP.



NEXT e EXIT

Sintaxe NEXT

```
NEXT; --pula para a proxima iteracao

NEXT WHEN condicao_1; --pula para a proxima iteracao caso

--condicao_1 seja verdadeira

NEXT loop_1 WHEN condicao_3; --pula para a loop_1

abc: NEXT WHEN condicao_2; --idem, rotulo abc opcional
```



NEXT e EXIT

Sintaxe EXIT

```
EXIT; --termina a iteracao

EXIT WHEN condicao_1; --termina a iteracao caso

--condicao_1 seja verdadeira

EXIT loop_1 WHEN condicao_3; --termina a iteracao e salta para

--loop_1

abc: EXIT WHEN condicao_2; --idem, rotulo abc opcional
```



NEXT

Exemplo:

```
process (flag)
variable a, b : integer := 0 ;
begin
        a := 0 ; b := 3 ;
        for i in 0 to 7 loop
        b := b + 1 :
        if i = 5 then next;
        end if:
        a := a + b;
        end loop;
end process;
```

EXIT

· Exemplo:

```
process (flag)
variable sum, cnt : integer := 0 ;
begin
        sum := 0: cnt := 0:
        loop
        cnt := cnt +1 ;
        sum := sum + cnt :
        exit when sum > 100;
        end loop;
end process;
```

Aula de Hoje

- o Processos
- Pacotes
- o Atrasos



Processos

ARQUITETURA

Declarações

Corpo da Arquitetura

Atribuição de Valores a Sinais

Instruções Concorrentes

Processos

Instanciação de Componentes

Chamada de Subprogramas

Estrutura Geral da Arquitetura



Processos

· Um processo (process) define uma estrutura independente de processamento sequencial representativa do comportamento de uma parte do projeto.

```
PROCESS (lista de sensibilidades)
```

-- Parte declaratória

BEGIN

-- Corpo do processo

END PROCESS:

- · A parte declaratória do processo pode conter:
 - Declaração de objetos (variáveis e constantes);
 - Declaração de tipos e subtipos de dados;
 - Declaração de subprogramas.



<u>Processos</u>

 O corpo do processo é uma estrutura de processamento sequencial que pode conter:

PROCESSO

- Atribuição de valores a sinais;
- Atribuição de valores a variáveis;
- Instruções sequenciais;
- Chamada de subprogramas (funções e procedimentos).


PROCESSO Declarações Corpo do Processo Atribuição de Valores a Sinais Atribuição de Valores a Variáveis Instruções Sequenciais Chamada de Subprogramas

Estrutura Geral de um Processo

Execução de Processos

· Os processos são descritos dentro do corpo da arquitetura, podendo uma arquitetura conter diversos processos.

- · Todos os processos descritos numa arquitetura são concorrentes entre si, sendo executados paralelamente com as restantes sentenças da arquitetura.
- · Cada processo é executado repetidamente num ciclo infinito.
- É no entanto possível controlar a execução de cada processo, através de uma lista de sensibilidades ou através de instruções que permitem suspender a sua execução.
- · As sentenças incluídas dentro de um processo são executadas de forma sequencial, pela ordem em que aparecem no programa.
- Todos os sinais tratados dentro de um processo são globais, sendo visíveis em toda a arquitetura, no entanto as variáveis tratadas (e declaradas) dentro de cada processo são apenas visíveis dentro dos respectivos processos.



Atualização de sinais e variáveis

- · Embora dentro de um processo se possam efetuar atribuições de valores a variáveis e sinais, a atualização destes dois tipos de objetos é processada de forma diferente:
 - As variáveis são atualizadas no mesmo instante Ex.: da sua atribuição, podendo os seus valores serem modificados diversas vezes durante a execução do processo.
 - Os sinais são atualizados apenas no final do processo, sendo os seus valores modificados uma única vez (por cada ciclo de execução).
 - Se num processo existirem várias atribuições de valores a um mesmo sinal, apenas a última atribuição terá efeito, sendo ignoradas todas as atribuições precedentes.

```
enas no final do

ores modificados

de execução).

Ex.: PROCESS

BEGIN

X <= A OR B; -- atribuicao ignorada

Y <= X;

X <= A AND C; -- atribuicao que anula a precedente

Z <= X; -- resultado: Z = X = A AND C

END PROCESS:
```

PROCESS

→ VAR := '0':


SINAL X <= VAR;

BEGIN

Lista de sensibilidade

- Um processo pode opcionalmente conter uma lista de sensibilidades, que consiste numa lista de sinais ao qual o processo é sensível.
- · Esta lista de sensibilidades estabelece quando é que o processo deve ser reavaliado (executado).

Ex: Processo síncrono



PROCESS(CLK)

BEGIN


IF (CLK'EVENT) AND (CLK='1')

THEN 5 <= E;

END IF:

END PROCESS:

Ex: Processo síncrono com clear assíncrono



END IF;

END PROCESS;



<u>Wait</u>

- · Alternativa para a lista de sensibilidade.
- · Não é possível utizar WAIT e lista de sensibilidade.

```
WAIT FOR 50 ns;WAIT UNTIL clk = '1';WAIT ON clk;
```

```
PROCESS

BEGIN

WAIT ON CLK;

IF (CLK'EVENT) AND (CLK='1')

THEN S <= E;

END IF;

END PROCESS;
```

```
PROCESS

BEGIN

WAIT ON CLK, CLR;

IF CLR = '1'

THEN S <= '0';

ELSIF (CLK'EVENT) AND (CLK = '1')

THEN S <= E;

END IF;

END PROCESS:
```

Processamento sequencial versus processamento concorrente

Arquitetura

Estrutura de processamento concorrente.

A ordem das instruções <u>não</u> <u>afeta</u> os resultados de simulação e de síntese.



Dentro da <u>arquitetura</u> todas as instruções são executadas concorrentemente entre si.



No <u>corpo da arquitetura</u> os sinais <u>são atualizados</u> no mesmo instante da sua atribuição.

ARQUITETURA

Declarações

Corpo da Arquitetura

Instruções Concorrentes

Processo A

Instruções Sequenciais

Processo B

Instruções Sequenciais

Processo C

Instruções Sequenciais

Processo

Estrutura de processamento sequencial.

A ordem das instruções <u>afeta</u> os resultados de simulação e de síntese.



Dentro dos <u>processos</u> as instruções são executadas sequencialmente.




Dentro dos <u>processos</u> os sinais <u>não são atualizados</u> no mesmo instante da sua atribuição, mas apenas no final dos <u>processos</u>.



Pacotes ou packages

Package: Unidade opcional que consiste numa biblioteca utilizada para criar definições partilhadas, utilizáveis em outros códigos ou projetos.





Pacotes ou packages

- · Esta unidade permite a declaração de um conjunto de definições que podem ser partilhadas por vários projetos VHDL.
- · A unidade package é composta por uma parte declaratória mandatária (package declaration) e por um corpo opcional (package body).

PACKAGE nome_package IS

-- Parte declaratória

END nome_package;

PACKAGE BODY OF nome_package IS

-- Corpo do package

END nome_package;

PACKAGE

Declarações

Corpo do Package

Estrutura de um *Package*



Pacotes ou packages

- · A parte declaratória do package pode conter:
 - Declaração de objetos (sinais e constantes);
 - Declaração de componentes;
 - Declaração de tipos e subtipos de dados;
 - Declaração de subprogramas (funções e procedimentos).
- No corpo do package são definidos os subprogramas declarados na parte declaratória do package.



Pacotes ou *packages*

- · Nota 01: As unidades package são geralmente armazenadas em bibliotecas.
- Nota 02: Na norma VHDL estão pré-definidos um conjunto de packages agrupados na biblioteca IEEE:
 - Package Standard;
 - Package Textio;
 - Package Std_Logic_1164.
- Nota 03: Para que um projeto possa utilizar as definições declaradas num package é necessária a sua inclusão no projeto através das diretivas LIBRARY e USE.

```
LIBRARY nome_biblioteca;
USE nome_biblioteca . nome_package . item;
```

· Ex:

LIBRARY ieee;
USE ieee.std_logic_1164.all;




Exemplo:

<u>Multiplexador</u>

<u>Multiplexador ou Seletor de Dados:</u> É um circuito lógico que tem diversas entradas e apenas uma saída. MUX seleciona uma única entrada para transmitir para a saída.


Entradas de Controle: permitem selecionar a entrada a ser transmitida.







Exemplo:

Multiplexador 2 X 1



$$f = \overline{s}.a + s.b$$







Exemplo:

Passo 01: Criação do componente not_1

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY not 1 IS
    PORT (x : IN BIT;
           z : OUT BIT);
END not_1;
ARCHITECTURE logical OF not_1 IS
BEGIN
        z \leftarrow NOT x;
END logica1;
```



Exemplo:

Passo 02: Criação do componente and_2

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY and 2 IS
     PORT (x, y : IN BIT;
               z : OUT BIT);
END and 2;
ARCHITECTURE logica2 OF and 2 IS
BEGIN
         z \leftarrow x \land AND y;
END logica2;
```



Exemplo:

Passo 03: Criação do componente or_2

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY or 2 IS
      PORT (x, y : IN BIT;
                z : OUT BIT);
END or 2;
ARCHITECTURE logica3 OF or_2 IS
BEGIN
        z \leftarrow x \circ R y;
END logica3;
```



<u>Exemplo:</u>

Passo 04: Criação do pacote

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
PACKAGE mux2to1_package IS
COMPONENT and 2
        PORT(x : IN BIT;
             y: IN BIT;
             z : OUT BIT);
END COMPONENT:
              -- continuação
```

```
COMPONENT or_2
       PORT(x : IN BIT;
            y: IN BIT;
            z : OUT BIT);
END COMPONENT:
COMPONENT not_1
       PORT(x : IN BIT;
            z : OUT BIT);
END COMPONENT:
END mux2to1_package;
```

<u>Exemplo:</u>

○ Passo 05: Código em VHDL → Arquitetura Estrutural

```
LIBRARY ieee:
                                     ARCHITECTURE estrutural OF mux2to1 IS
USE ieee.std_logic_1164.all;
                                     SIGNAL +0, +1, +2 : BIT;
-- LIBRARY work:
-- USE work all:
USE work.mux2to1_package.all;
                                     BFGIN
                                         P1: not_1 PORT MAP (s, t0);
ENTITY mux2to1 IS
                                         P2: and_2 PORT MAP (t0, a, t1);
    PORT (a, b : IN BIT;
                                         P3: and_2 PORT MAP (s, b, t2);
              s: IN BIT:
                                         P4: or_2 PORT MAP (t1, t2, f);
              f : OUT BIT);
                                     END estrutural:
END mux2to1;
                    -- continuação
```

<u>ATRASOS</u>

Hardwares reais apresentam atrasos:

- Atrasos de Propagação:
 - São os atrasos das portas lógicas. Correspondem ao tempo que as portas lógicas necessitam para responder às mudanças das entradas.
- Atrasos de Transporte:
 - o São associados com o atraso de tempo ao longo de fios de conexões.



<u>ATRASOS</u>

- VHDL permite espeficicar esses atrasos com os comandos:
 - o AFTER
 - **O TRANSPORT AFTER**



ATRASOS

Exemplo:

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY not 1 IS
     PORT (x : IN BIT;
            z : OUT BIT);
END not_1;
ARCHITECTURE logica OF not_1 IS
BEGIN
         z \leftarrow NOT \times AFTER 5 ns:
END logica;
```

Porta NOT com atraso de propagação de 5 ns



ATRASOS

• Exemplo MUX 2x1

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY mux2to1 IS

PORT (a, b : IN BIT;


s : IN BIT;

saida : OUT BIT);

END mux2to1;

-- continuacao
```

Multiplexador 2x1 com atraso de transporte de 10 ps





ATRASOS

Exemplo MUX 2x1

```
ARCHITECTURE estrutural OF mux2to1 IS SIGNAL to, t1, t2, f : BIT;
COMPONENT and 2
PORT (x,y: IN BIT;
       z: OUT BIT);
END COMPONENT:
COMPONENT or 2
PORT (x,y: IN BIT;
       z: OUT BIT);
END COMPONENT;
COMPONENT not 1
PORT (x: IN BIT; z: OUT BIT);
END COMPONENT;
```

```
BEGIN
    P1: not_1 PORT MAP (s, t0);
    P2: and 2 PORT MAP (t0, a, t1);
    P3: and_2 PORT MAP (s, b, t2);
    P4: or_2 PORT MAP (t1, t2, f);
saida <= TRANSPORT (f) AFTER 10 ps;</pre>
END estrutural:
```



Resumo da Aula de Hoje

Tópicos mais importantes:

- o Processos
- Pacotes
- Atrasos



Próxima da Aula

- Subprogramação
 - o Funções
 - o Procedimentos

