

# Universidade Estadual de Maringá Centro de Tecnologia



# DEPARTAMENTO DE INFORMÁTICA

# <u>Lista de Exercícios - 03</u>

1.	Associe os tipos de dados do lado esquerdo com os r	pos de dados do lado esquerdo com os respectivos exemplos do lado direito:	
	(1) BIT (2) BOOLEAN (3) CHARACTER (4) INTEGER (5) NATURAL (6) POSITIVE (7) REAL (8) TIME (9) TIPO NÃO EXISTENTE	( ) 123 ( ) 4.3 ( ) 1ns ( ) 'a' ( ) false ( ) '1' ( ) '?' ( ) true ( ) 1fs ( ) 16#B# ( ) 8#1 ( ) '9' ( ) ab	
2.	A sintaxe a seguir representa a implementação do tipo CHARACTER em VHDL? TYPE character IS ('A',, 'Z'); ( ) Verdadeiro ( ) Falso		
3.	A sintaxe a seguir representa a implementação de um tipo que pode ser definido pelo usuário em VHDL? TYPE pares IS (2, 4, 6, 8); ( ) Verdadeiro ( ) Falso		
4.	BYTE é um tipo de dado predefinido em VHDL?  ( ) Verdadeiro  ( ) Falso		
5.	Marque quais as associações a seguir são válidas em VHDL: a) ( ) Int0 <= 205;		
	b) ( ) Int1 <= 2#1100_1101#;		
	c) ( ) Int2 <= 8#315#;		
	d) ( ) Int3 <= 16#CD#;		
	e) ( ) Todas as alternativas são válidas;		
	f) ( ) Todas as alternativas são inválidas.		
6.	Marque quais as associações a seguir são válidas (V) e inválidas (F) em VHDL para o tipo REAL: a) ( ) $Re0 <=1$ ;		
	b) ( ) Re1 <=1,0;		
	c) ( ) Re2 <=1.0;		
	d) ( ) Re3 <=1,0E+6;		
	e) ( ) Re4 <=1.0E-6;		
	f) ( ) Re3 <= -1,0E+6;		
	g) () Re3 <= -1.0E-6;		
7.	TIME é um tipo físico definido na biblioteca padrão da VHDL? ( ) Verdadeiro ( ) Falso		



### Universidade Estadual de Maringá

#### CENTRO DE TECNOLOGIA



### DEPARTAMENTO DE INFORMÁTICA

- Determine um tipo físico para a grandeza massa (miligrama até quilograma) em VHDL.
- De acordo com a linha de código em VHDL abaixo, responda:

saida: OUT BIT\_VECTOR (7 DOWNTO 0):= "11000110";

- a) saída(2) <= '
- b) saída(5) <= ' '
- c) saída(7) <= '
- d) saída(1) <= '
- e) saída(6) <= '
- f) saída(3) <= '
- 10. Com base no exercício 9 e de acordo com as linhas de código em VHDL abaixo, responda:

11. De acordo com a linha de código em VHDL abaixo, responda:

CONSTANT c: STRING (1 TO 9) := "Alo turma";

VARIABLE d: STRING (9 DOWNTO 1) := "Alo turma";

- a) c(2) <= '\_\_\_\_
- b) d(5) <= '\_\_\_\_
- c) d(7) <= '\_\_\_\_\_'
- d)  $c(0) \le$
- e) c(6) <= '\_\_\_\_\_'
- f) d(3) <= '\_\_\_\_
- 12. Verifique se o código em VHDL está ou não está correto. Justifique a sua resposta.

ARCHITECTURE Logica OF Example IS

SIGNAL s1: STD\_ULOGIC;

BEGIN

END Logica;