



Circuitos Digitais II - 6882

Paulo Roberto de Oliveira

Universidade Estadual de Maringá Departamento de Informática

Bacharelado em Ciência da Computação


Aula de Hoje

- Registrador de Deslocamento
- Contador Assíncrono
- o Contador Síncrono



Registrador de Deslocamento

Registrador de 4 Bits - Arquitetura Comportamental





Solução: Arquitetura Comportamental

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY reg desl IS
        PORT(clr, clk, shiftin : IN STD_LOGIC;
                    shiftout : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
                   --shiftin corresponde a ES e shiftout a Qi na figura
END reg desl;
ARCHITECTURE comportamental OF reg_desl IS
SIGNAL shift bit : STD LOGIC VECTOR(3 DOWNTO 0);
BEGIN
        PROCESS(clr, clk)
        BEGIN
                IF (clr = '0') THEN
                        shift bit <= "0000";
```


Solução: Arquitetura Comportamental (continuação)

```
ELSIF (clk'EVENT AND clk = '1') THEN
                               shift_bit(3) <= shiftin;</pre>
                               shift bit(2) <= shift bit(3);</pre>
                               shift_bit(1) <= shift_bit(2);</pre>
                               shift bit(0) <= shift bit(1);</pre>
                     END IF:
          END PROCESS:
          shiftout(3) <= shift bit(3);</pre>
          shiftout(2) <= shift_bit(2);</pre>
          shiftout(1) <= shift_bit(1);</pre>
          shiftout(0) <= shift_bit(0);</pre>
END comportamental;
```



Registrador de Deslocamento

Registrador de 2 Bits - Arquitetura Estrutural





Solução: Arquitetura Estrutural

Criação do Componente ffd_c (Flip-Flop D com Entrada Clear)

Declaração da Entidade

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

ENTITY ffd_c is

PORT(clr, clk, d : IN STD_LOGIC;

q, qbar : BUFFER STD_LOGIC);

END ffd_c;
```



- Solução: Arquitetura Estrutural (continuação)
 Criação do Componente ffd_c (Flip-Flop D com Entrada Clear)
 - > Arquitetura da Entidade

```
ARCHITECTURE comportamental OF ffd_c IS
BEGIN
        PROCESS(clr. clk. d)
        VARIABLE qv,qbarv : STD_LOGIC;
        BEGIN
                IF (clr = '0') THEN
                         qv := '0';
                         qbarv := NOT qv;
                ELSIF (falling_edge(clk)) THEN
                         qv := d;
                         gbarv := NOT qv;
                END IF:
                q <= qv;
                qbar <= NOT q;
        END PROCESS:
END comportamental;
```


Solução: Arquitetura Estrutural (continuação)

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY reg_desl_est IS
         PORT(clr, clk, es : IN STD LOGIC;
           q_out, qb_out : BUFFER STD_LOGIC_VECTOR(1 DOWNTO 0));
END reg desl est;
ARCHITECTURE estrutural OF reg_desl_est IS
COMPONENT ffd_c IS
        PORT(clr, clk, d : IN STD LOGIC;
                 q, qbar : BUFFER STD_LOGIC);
END COMPONENT:
BEGIN
        ffd_c1 : ffd_c PORT MAP(clr, clk, es, q_out(1), qb_out(1));
         ffd_c0: ffd_c PORT MAP(clr, clk, q_out(1), q_out(0), qb_out(0));
END estrutural:
```



Contador Assíncrono

<u>Contador Assíncrono de Módulo 4 - Arquitetura</u> <u>Estrutural</u>





Solução: Arquitetura Estrutural

Criação do Componente fft_c (Flip-Flop T com Entrada Clear)

Declaração da Entidade

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

ENTITY fft_c IS

PORT(clr, clk, t : IN STD_LOGIC;

q, qbar : BUFFER STD_LOGIC);

END fft_c;
```



Solução: Arquitetura Estrutural (continuação)

Criação do Componente fft_c (Flip-Flop T com Entrada Clear)

> Arquitetura da Entidade

```
ARCHITECTURE comportamental OF fft_c IS
BEGIN
         PROCESS(clr, clk, t)
         VARIABLE gv.gbarv : STD LOGIC;
         BEGIN
                   IF (clr = '0') THEN
                             qv := '0';
                             qbarv := NOT qv;
                   ELSIF (falling_edge(clk)) THEN
                             IF (+ = '1') THEN
                                       qv := NOT qv;
                                       abarv := NOT qv;
                             FLSF
                                       av := qv;
                                       qbarv := NOT qv;
                             END IF:
                   END IF:
         q <= qv;
         gbar <= gbarv;</pre>
         END PROCESS:
END comportamental;
```


Solução: Arquitetura Estrutural (continuação)

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY cont assinc mod4 IS
         PORT(clr, clk, es : IN STD_LOGIC;
            q out, qb out : BUFFER STD LOGIC VECTOR(1 DOWNTO 0));
END cont_assinc_mod4;
ARCHITECTURE estrutural OF cont assinc mod4 IS
COMPONENT fft c IS
         PORT(clr, clk, t : IN STD LOGIC;
                 q, qbar : BUFFER STD_LOGIC);
END COMPONENT:
BEGIN
         fft_c1 : fft_c PORT MAP(clr, clk, es, q_out(1), qb_out(1));
         fft_c0 : fft_c PORT MAP(clr, q_out(1), es, q_out(0), qb_out(0));
END estrutural:
```



Contador Síncrono

<u>Contador Síncrono de Módulo 4 - Arquitetura</u> <u>Estrutural</u>





Solução 01: Arquitetura Estrutural

Criação do Componente ffjk_c (Flip-Flop JK com Entrada Clear)

Declaração da Entidade

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

ENTITY ffjk_c IS

PORT(clr, clk, j, k : IN STD_LOGIC;

q, qbar : BUFFER STD_LOGIC);

END ffjk_c;
```



Solução 01: Arquitetura Estrutural (continuação)

Criação do Componente ffjk_c (Flip-Flop JK com Entrada Clear)

> Arquitetura da Entidade

```
ARCHITECTURE comportamental OF ffjk_c IS
BEGIN
         PROCESS(clr, clk, j, k)
         VARIABLE qv,qbarv : STD_LOGIC;
         BEGIN
                  IF (clr = '0') THEN
                           qv := '0';
                           qbarv := NOT qv;
                  ELSIF (falling_edge(clk)) THEN
                           IF (j = '1' \text{ AND } k = '0') \text{ THEN}
                                    qv := '1';
                                    gbarv := NOT qv;
                           ELSIF (j = '0') and k = '1' THEN
                                    qv := '0';
                                    gbarv := NOT qv;
```



Solução 01: Arquitetura Estrutural (continuação)

Criação do Componente ffjk_c (Flip-Flop JK com Entrada Clear)

> Arquitetura da Entidade

```
ELSIF (j = '1' and k = '1') THEN

qv := NOT qv;
qbarv := NOT qv;

ELSE

qv := qv;
qbarv := NOT qv;

END IF;

q <= qv;
qbar <= qbarv;
END PROCESS;

END comportamental;
```



Solução 01: Arquitetura Estrutural (continuação)

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY cont sinc mod4 IS
        PORT(clr, clk, es : IN STD_LOGIC;
           q_out, qb_out : BUFFER STD_LOGIC_VECTOR(1 DOWNTO 0));
END cont sinc mod4:
ARCHITECTURE estrutural OF cont sinc mod4 IS
COMPONENT ffjk_c IS
        PORT(clr, clk, j, k : IN STD_LOGIC;
                   q, qbar : BUFFER STD LOGIC);
END COMPONENT:
BEGIN
        ffjk_c1 : ffjk_c PORT MAP(clr, clk, es, es, q_out(1), qb_out(1));
        ffjk_c0 : ffjk_c PORT MAP(clr, clk, q_out(1), q_out(1), q_out(0), qb_out(0));
END estrutural:
```



Solução 02: Arquitetura Comportamental

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
USE ieee.std_logic_unsigned.all;
ENTITY cont mod4 ex IS
         PORT(clr. clk : IN STD LOGIC:
               q. gbar : OUT STD LOGIC VECTOR(1 DOWNTO 0));
END cont mod4 ex:
ARCHITECTURE comportamental OF cont mod4 ex IS
BEGIN
         PROCESS(clr, clk)
         VARIABLE cont : STD LOGIC VECTOR(1 DOWNTO 0);
         BEGIN
                   IF (clr = '0') THEN
                            cont := "00";
                   ELSIF (clk'EVENT AND clk = '0') THEN
                            cont := cont + 1:
                   END IF:
                   q <= cont;</pre>
                   abar <= NOT cont;</pre>
         END PROCESS:
END comportamental;
```

Solução 03: Arquitetura Comportamental

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY cont mod4 ex1 IS
         PORT(clr, clk : IN BIT;
                    q: OUT INTEGER RANGE 0 TO 3);
END cont mod4 ex1;
ARCHITECTURE comportamental OF cont mod4 ex1 IS
BEGIN
         PROCESS(clr, clk)
         VARIABLE cont: INTEGER RANGE 0 TO 3:
         BEGIN
                   IF (clr = '0') THEN
                            cont := 0:
                   ELSIF (clk'EVENT AND clk = '0') THEN
                            IF (cont < 3) THEN
                                      cont := cont + 1:
                            ELSE
                                      cont := 0;
                            END IF:
                   END IF:
                   a \leftarrow cont:
         END PROCESS:
END comportamental;
```



Resumo da Aula de Hoje

Tópicos mais importantes:

- Registrador de Deslocamento
- Contador Assíncrono
- Contador Síncrono



Próxima da Aula

- o Trabalho
 - o Relógio Digital

