

多功能自行车助手项目

《数字系统》课程作业结题报告




日期: 2023.4.25-2023.6.19

视频演示



设计过程遇到的最大问题的解决:使用全局时钟网络驱动所有模块即所有的always模块都直接由100MHz的sys_clk驱动,而不是使用分频后的时钟这种方法解决了之前仿真与实际不一致以及各种时序上的问题分频使用tick来实现,不仅时钟信号更为稳定,而且可以实现奇数分频









图 17-4 六分频降频方法波形图

```
case(state reg)
    st idle:begin
        scl next=1'b1;
        sda_next=1'b1;
        if (iic start) begin
            data next=din;
            sladdr next=SLAVE ADDR;
            if (dc) begin
                 ctrlbyte next=8'h40;
             end
             else begin
                 ctrlbyte next=8'h00;
             end
            d \text{ next=0};
            state next=st start1;
        end
    end
    st start1:begin
        if(s tick)begin
            state next=st start2;
            sda next=1'b0;
        end
    end
    st start2:begin
        if (s tick) begin
            state next=st start3;
        end
    end
    st start3:begin
        if (s tick) begin
            state next=st start4;
            scl next=1'b0;
        end
    end
```

设计方法的改进——使用ASM&ASMD(算法状态机图)进行开发



优点:

- 1.虽然要多画ASM图(甚至有些图还很大),但是总体的代码编写效率大幅提升,因为ASM图可以直接翻译成Verilog。
- 2.不易出错,使用ASM图后,对于一个全新的模块, 从头编写平均一次综合即可完成验证,更不会出现 verilog 时序上错误,无需将时间过多地花费到仿真和综合 实现上。
 - 3.方法通用性强,使用ASM帮助我们独立完成了后续所有模块的开发,而不用受开源驱动的种种限制,也得以通过重写改进了LCD驱动和IIC驱动,能够更适配到我们的项目之中。

状态机写法的改进

采用寄存器与组合电路完全分离的写法 以我们的个人观点来看是要比三段式状态机更为合理和稳定(综合稳定性)的

特点: 1.每一个寄存器(变量)都有一个_reg和_next

```
reg [1:0] state_reg, state_next;
reg [3:0] s_reg, s_next; //对采样点进行计数
reg [2:0] n_reg, n_next; //对数据位进行计数
reg [7:0] b_reg, b_next; //接收数据缓冲器
```

2.整个模块由两个always块组成,其中一个由clk驱动,另一个为纯组合电路

```
//FSMD
always@(posedge clk or posedge reset)begin
    if(reset)begin
        state_reg<=idle;
        s_reg<=0;
        n_reg<=0;
        b_reg<=0;
end
else begin
        state_reg<=state_next;
        s_reg<=s_next;
        n_reg<=n_next;
        b_reg<=b_next;
end
end</pre>
```

- 3.组合电路中变量赋初值,之后按需改变默认值,避免了latch的生成
- 4. <=只出现在clk块中,减少了很多不该出现的错误

```
//FSMD组合逻辑
always@(*)begin
    state next=state reg;
   s next=s reg;
   n next=n reg;
   b next=b req;
   rx done tick=1'b0;
    case (state reg)
        idle:begin
            if(~rx)begin
                state next=start;
                s next=0;
            end
        end
        start:begin
            if(s tick)begin
                if(s reg==7)begin
                    state next=data;
                    s next=0;
                    n next=0;
                end
                else begin
                    s next=s reg+1;
                end
            end
        end
```

Sources 移动端 → Design Sources (4) ✓ Was Mobile (Mobile.v) (7) • u_charmap_disp_top: charmap_disp_top (charmap_disp_top.v) (4) ✓ www.pixel_map: pixel_map (pixel_map.v) (2) u_char_ram : char_ram (char_ram.v) u_font_rom : font_rom (font_rom.v) u_map_top : map_top (map_top.v) (2) u_pixel2map : pixel2map (pixel2map.v) √ w u_map2bit: map2bit (map2bit.v) (1) u_map_rom: map_rom (map_rom.v) ∨ W u_lcd_driver: lcd_driver (lcd_driver.v) (1) u_initial_rom: initial_rom (initial_rom.v) u_background : background (background.v) v v u_rx_top:rx_top(rx_top.v)(6) w u_gps_get:gps_get(gps_getv)(2) u_uart_rx:uart_rx (uart_testv) u_mod_m_counter: mod_m_counter (mod_m_counter.v) u_gps_ram_inrxtop:gps_ram (gps_ram.v) • @ u_jingwei_process: jingwei_process (jingwei_process.v) (4) u_jingwei_ctrl : jingwei_ctrl (jingwei_ctrl.v) w1_char2num : char2num (char2num.v) u2_char2num : char2num (char2num.v) u_ser2par:ser2par(ser2par.v) > we u_lora_get: gps_get (gps_get.v) (2) u_lora_gps_ram : lora_gps_ram (lora_gps_ram.v) > @ u_jingwei_process_for_lora: jingwei_process (jingwei_process.v) (4) u_char_display : char_display (char_display.v) > w u_btn_ctrl : btn_ctrl (btn_ctrl.v) (7) u_safety_detect : safety_detect (safety_detect.v) ∨ w u_lora_tx_ctrl: lora_tx_ctrl (lora_tx_ctrl.v) (2) u_lora_module_m_counter: mod_m_counter (mod_m_counter.v)

w_lora_tx:uart_tx(uart_tcv)

u_lora_tx_led: led_tick_blink (led_tick_blink.v)

```
Sources
                                                                                          + 2 00
                                                                                                                               自行车端

→ □ Design Sources (6)

→ 
→ Bicycle (Bicycle.v) (5)

                                                                                 u_oled_top: oled_top (oled_top.v) (3)
                                                                                    u_full_disp:full_disp(full_disp.v)(3)

✓ W u_sh_big_digit_disp: sh_big_digit_disp (sh_big_digit_disp.v) (4)

                                                                                              @ u_sh_ram:sh_ram(sh_ram.v)
                                                                                              u_function1: function1 (function1.v)
                                                                                            • u_function2 : function2 (function2.v) (1)
                                                                                                 u_div24 : div24 (div24.v)
                                                                                              u_big_digit_rom : big_digit_rom (big_digit_rom.v)
                                                                                          u_pic_rom : pic_rom (pic_rom.v)

√ @ u_jw_little_digit_disp: jw_little_digit_disp (jw_little_digit_disp.v) (4)

                                                                                              u_jw_ram:jw_ram(jw_ram.v)
                                                                                              u_function3 : function3 (function3.v)
                                                                                              u_function4 : function4 (function4.v)
                                                                                              u_little_digit_rom : little_digit_rom (little_digit_rom.v)

∨ w u_pixel_ctrl: pixel_ctrl (pixel_ctrl.v) (3)

                                                                                          u_data_ctrl : data_ctrl (data_ctrl.v)
                                                                                          u_oled_initial_rom: oled_initial_rom (oled_initial_rom.v)

∨ W u iic driver: iic driver (iic driver.v) (1)
                                                                                              u_mod_m_counter: mod_m_counter (mod_m_counter.v)

∨ w u_offset_ctrl: offset_ctrl (offset_ctrl.v) (1)
                                                                                          u2_mod_m_counter: mod_m_counter (mod_m_counter.v)

∨ № u EC11: EC11 (EC11.v) (1)

                                                                                       u_s2:db_posedge_detect(db_posedge_detect.v)
                                                                                 ✓ We u_gps_get: gps_get (gps_getv) (2)
                                                                                       u_uart_rx : uart_rx (uart_test.v)
                                                                                       u_mod_m_counter_for_uart: mod_m_counter (mod_m_counter.v)

✓ W u_lora_rx: lora_rx (lora_rx.v) (2)
                                                                                       u_lora_rx: uart_rx (uart_test.v)
                                                                                       u_lora_mod_m_counter: mod_m_counter (mod_m_counter.v)
引用声明: 除uart_rx,module_m_counter,其他模块均为原创_tick_blink:led_tick_blink(led_tick_blinkv)
```



BDS/GNSS 全星座定位导航模块

ATGM336H-5N

用户手册



杭州中科撒車子有限公司

杭州市滨江区江南大道 3850 号创新大厦 10 楼

电话: 0571-28918107

传真: 0571-28918122

网络: http://www.icofchina.com



WS2812B-V5/W 智能外控集成 LED 光源

主要特点

- 主要应用领域

前寄性生子产品領域。 LED切物液化築域。 电解及用设定を認成ながら符度器设备領域。

- プーの構造:

 なごは25-52 一名日本日本月と支払用于一場内管理中以上は近点: エデジー 一次の以上以口用目列、
 が十元的が、一世化点: 在のかれた日子で自然する口能を行るであれる。そのから、そのを自然の対して が十元的が、一世化点: 在のかれた日子で自然する口能を行るできないような場合。その方を自然の対し を認知しませるに対しては、対してすることを行いました。このなどを対しまいます。このは を記述られるを任うでは、日本のは、日本のようなのでは、日本のは のはこのは「日本のまた」とは、日本のようなのは、日本のまた。このは は、日本のまた。日本のまた。日本のまた。日本のまた。このは、日本のまた。日本のまた。 は、日本のまた。日本のまた。日本のまた。日本のまた。日本のまた。日本のまた。 は、日本のまた。日本のまた。日本のまた。日本のまた。日本のまた。日本のまた。 は、日本のまた。日本のまた。日本のまた。日本のまた。日本のまた。日本のまた。日本のまた。 は、日本のまた。日本のま



参考资料

SOLOMON SYSTECH SEMICONDUCTOR TECHNICAL DATA

SSD1306

Advance Information

128 x 64 Dot Matrix OLED/PLED Segment/Common Driver with Controller

| Mile Prince | Justice | Justice | Justice | Mile | Mile

▲ 译耀科技

A39C-T400A22D1a 产品手册

410-525MHz, 158mW, LORA扩频无线串口模块, AES 加密, 定点传输





A39C 系列



部箱: support@ashining.com

篇网: www.ashining.com

地址 四川省 成都市 高新西区百草路 898 号 智能信息产业园 2 层、5 层



ILI9486

a-Si TFT LCD Single Chip Driver 320RGBx480 Resolution and 262K-color

> Specification Preliminary


> > Version: V0.01 Document No: ILI9485_SPEC_V001.pdf

ILI TECHNOLOGY CORP. 8F. 763. 38. Talyuan St. Jhubel City, Taiwan 300, R.O.C. Taiwan 308, R.O.C. Taiwan 308-3-5600099. Fax. 886-3-5600585 http://www.illek.com.


字体取模


24*48数字取模(for OLED)

生成字模 僅存字模 青除数据











OLED显示图像过程展示








f:data=8'h00,





借助PCD2LCD2002和C 极大地提高了取模效率

```
row=0;col=1024;
25
26
        while(!feof(fp1))
27
                                    格式转换部分程序
            ch=fgetc(fp1);
28
29
            if(ch!=EOF){
30
31
                if(ch=='x'){
                    a=fgetc(fp1);
32
33
                    b=fgetc(fp1);
                    addr=row*2048+col;
34
35
                    fprintf(fp2,"14'h%04x:data=8'h%c%c;\n",addr,a,b);
                    if(col==1151){
36
37
                        col=1024;
                        if(row==7){
38
39
                            row=0;
40
                            fprintf(fp2,"\n");
41
                        }else{
42
                            row++;
43
                    }else{
44
45
                        col++;
46
47
48
```


取模部分配置


字模选项			×
点阵格式 「中 「中 「中 「中 「中 「中 「中 「中 「中 「中	取模走向(低位在前区)顺向(高位在前区)顺向(高位在前路出数十进制数区)中,进制数区,并进制数区,并进制数区,输出出出,以下,将和"大",将和"大",将和"大",将和"大",将和"大",将和"大",将和"大",将和"大",将和"大",将和"大",将和"大",将和"大",从"不",从"不",从"不",从"不",从"不",从"不",从"不",从"不	自定义格式 C51格式 ▼ 回定义格5 段前綴:	取模说明 例



东教区域地图获取过程







GPS定位信息采集及位置校准过程

实地坐标采集 每个点采样三次并求均值

■ 20230605GPS定位收集.txt - 记事本

文件(F) 编辑(E) 格式(O) 查看(V) 帮助(H)

\$GNGGA,111418.000,3018.18672,N,12005.12940,E,1,18,0.7,15.8,M,0.0,M,,*44 \$GNGGA,111450.000,3018.18754,N,12005.12930,E,1,20,0.7,17.5,M,0.0,M,,*4E \$GNGGA,111521.000,3018.18861,N,12005.12981,E,1,21,0.7,14.9,M,0.0,M,,*44

18762 12950

2 \$GNGGA,111712.000,3018.19458,N,12005.10601,E,1,17,0.8,11.7,M,0.0,M,,*45 \$GNGGA,111729.000,3018.19409,N,12005.10333,E,1,16,0.8,15.1,M,0.0,M,,*4E \$GNGGA,111751.000,3018.19473,N,12005.10230,E,1,17,0.8,14.7,M,0.0,M,,*48

19447 10388

19447 1030

\$GNGGA,111856.000,3018.20102,N,12005.08745,E,1,15,0.8,17.0,M,0.0,M,,*41 \$GNGGA,111914.000,3018.20013,N,12005.08589,E,1,16,0.8,21.9,M,0.0,M,,*4A \$GNGGA,111939.000,3018.19917,N,12005.08382,E,1,13,1.1,21.5,M,0.0,M,,*4E

20010 08572

\$GNGGA,112139.000,3018.20344,N,12005.12612,E,1,23,0.6,26.3,M,0.0,M,,*40 \$GNGGA,112157.000,3018.20196,N,12005.12619,E,1,23,0.8,27.9,M,0.0,M,,*4B \$GNGGA,112215.000,3018.20045,N,12005.12692,E,1,23,0.8,29.2,M,0.0,M,,*47

20195 12641

5

\$GNGGA,112404.000,3018.23565,N,12005.11862,E,1,22,0.7,9.2,M,0.0,M,,*7B \$GNGGA,112426.000,3018.23601,N,12005.11682,E,1,21,0.7,8.0,M,0.0,M,,*7A \$GNGGA,112441.000,3018.23615,N,12005.11668,E,1,23,0.7,8.2,M,0.0,M,,*7A

23594 11737


2355


\$GNGGA,112619.000,3018.25578,N,12005.09867,E,1,19,0.7,8.7,M,0.0,M,,*7F \$GNGGA,112640.000,3018.25485,N,12005.09961,E,1,17,0.8,11.9,M,0.0,M,,*40 \$GNGGA,112655.000,3018.25474,N,12005.09928,E,1,19,0.7,11.7,M,0.0,M,,*48

25512 09919

\$GNGGA,112838.000,3018.25525,N,12005.08761,E,1,19,0.8,3.1,M,0.0,M,,*70 \$GNGGA,112855.000,3018.25604,N,12005.08122,E,1,18,0.9,-2.4,M,0.0,M,,*53 \$GNGGA,112912.000,3018.25633,N,12005.07636,E,1,18,0.8,-4.4,M,0.0,M,,*5F

标注各采样点位置及数据





图层叠加并获得映射比例及整体偏移量



重要模块介绍: 纯组合电路专用乘法器

实际问题:对于串口传过来的数据,要想换算成可以用于计算的坐标,需要格式转换

串口数据示例: 12345 (char)



0x31 0x32 0x33 0x34 0x35 (ASCII)

0x01 0x02 0x03 0x04 0x05

这是5字节的十进制数据,而且是串行接收的、需要转换成一个并行十进制数据才能用于加减和计算

最直接的方法:

0x01*10000+0x02*1000+0x03*100+0x04*10+0x05

但是乘法运算符是不可综合的,综合的话也可能会综合出一个乘法器,整个系统的时序也变得不受我们控制

所以我们需要一个纯组合电路, 能够立即完成上面的计算

对于FPGA来说,最稳妥的办法是基于移位运算,也就是只能乘2或除2,但是乘10乘100并不能直接移位 最终我们采用移位和加减达到了这个目的:

```
*1000
           *10000
                                                            *100
                                                                   +4 *10 +5
1*(8192+2048-256+16)+2*(1024-16-8)+3*(64+36+4)+4*(8+2)+5
(1 << 13) + (1 << 11) - (1 << 8) + (1 << 4) + (2 << 10) - (2 << 4) - (2 << 3) + (3 << 6) + (3 << 5) + (3 << 2) + (4 << 3) + (4 << 1) + 5
always@(*)
begin
data17=a[34:28]-7'h30;
data1=a[27:21]-7'h30;
                                                             再加之一个循环移位寄存器就可以满足系统的要求了
data2=a[20:14]-7'h30;
data3=a[13:7]-7'h30;
                                                                                                                st 0:begin
data4=a[6:0]-7'h30;
                                                                                                                   if (qps we) begin
data18={data17,13'b00000000000000};
                                                                                                                      state next=st 1;
                                                                                                                   end
data19={data17,11'b00000000000};
                                                           always@(posedge clk)begin
                                                                                                                end
                                                              if(rst)begin
data20={data17,8'b00000000};
                                                                                                                st 1:begin
                                                                  data en reg<=1'b0;
data21={data17,4'b00000};
                                                                                                                   if(qps we)begin
                                                                  state reg<=st 0;
data5={data1,10'b0000000000};
                                                                  jing1<=0; jing2<=0; jing3<=0; jing4<=0; jing5<=0;
                                                                                                                      state next=st 2;
                                                                  wei1<=0; wei2<=0; wei3<=0; wei4<=0; wei5<=0;
data6={data1,4'b00000};
                                                                                                                   end
                                                              end
data7={data1,3'b000};
                                                                                                                end
                                                              else begin
                                                                                                                st 2:begin
data8={data2,6'b0000000};
                                                                  jing1<=jing1 next;
                                                                                                                   if(qps we)begin
                                                                  jing2<=jing2 next;
data9={data2,5'b000000};
                                                                  jing3<=jing3 next;
                                                                                                                      state next=st 3;
data10={data2,2'b00};
                                                                  jing4<=jing4 next;
                                                                                                                   end
                                                                  jing5<=jing5 next;
data11={data3,3'b000};
                                                                                                                end
data12={data3,1'b0};
                                                                                                                st 3:begin
                                                                  wei1<=wei1 next;
data13=data5-data6-data7;
                                                                                                                   if(qps we)begin
                                                                  wei2<=wei2 next;
                                                                  wei3<=wei3 next;
data14=data8+data9+data10;
                                                                                                                      state next=st 4;
                                                                  wei4<=wei4 next;
data15=data11+data12;
                                                                                                                   end
                                                                  wei5<=wei5 next;
data16=data18+data19-data20+data21;
                                                                                                                end
                                                                                                                st 4:begin
                                                                  state reg<=state next;
data22=data13+data14+data15+data16+data4;
                                                                                                                   if(gps we)begin
                                                                  data en reg<=data en next;
end
                                                              end
                                                                                                                      state next=st 6;
                                                           end
                                                                                                                   end
assign out=data22[16:0];
                                                                                                               end
```

```
weil next=qps data;
wei2 next=qps data;
wei3 next=qps data;
wei4 next=gps data;
wei5 next=qps data;
```

重要模块介绍: GPS信息提取解读模块(通用) GPS模块原始数据(NEMA-0183协议) 定位成功:

\$GNGGA,133202.000,3018.59179,N,12004.58755,E,6,04,2.6,-12.0,M,0.0,M,,*6E</br>\$GNGLL.3018.59179,N.12004.58755,E,133202.000,A,E*46

\$GPGSA,A,3,13,15,18,24,,,,,,6.3,2.6,5.8*37

\$BDGSA,A,3,.....6.3,2.6,5.8*2F←

\$GPGSV,2,1,05,13,29,043,22,15,56,023,24,18,59,293,28,20,13,113,*75

\$GPGSV,2,2,05,24,63,167,21*4C

\$BDGSV,1,1,00*68←

\$GNRMC,133202.000,A,3018.59179,N,12004.58755,E,2.41,108.45,120523,,,E*79

\$GNVTG,108.45,T,,M,2.41,N,4.47,K,E*2F

\$GNZDA,133202.000,12,05,2023,00,00*4C

\$GPTXT,01,01,01,ANTENNA OK*35←

定位失败:

\$GNGGA,133200.000,,,,,0,00,25.5,,,,,,*79

\$GNGLL,,,,,133200.000,V,M*64←

\$GPGSA,A,1,,,,,,25.5,25.5,25.5*02

\$BDGSA,A,1,,,,,,25.5,25.5,25.5*13←

\$GPGSV,2,1,05,13,29,043,22,15,56,023,24,18,59,293,20,20,13,113,*7D

\$GPGSV,2,2,05,24,63,167,21*4C

\$BDGSV,1,1,00*68←

\$GNRMC,133200.000,V,,,,,120523,,,M*54~

\$GNVTG,,,,,,,M*2D←

\$GNZDA,133200.000,12,05,2023,00,00*4E

\$GPTXT,01,01,01,ANTENNA OK*35←

我们需要提取和利用的信息:

定位成功: ↩

\$GNRMC,133245.000,A,3018.58806,N,12004.59639,E,1.42,60.85,120523,,,A*47

\$GNVTG,60.85,T,,M,1.42,N,2.62,K,A*19


定位失败: ↩

\$GNRMC,133200.000, V, , ,,,,,120523,,,M*54←

\$GNVTG, , ,, , , , , , ,M*2D←

难点:

- 1.需要在这一坨的数据里面准确找到想要的信息并锁存下来
- 2.每次发送数据的位数和格式都是不一样的
- 3. 航向和航速的位数不确定(前面不会补0)无法直接利用
- 4.由于实际无线传输的时候串口信息可能会不稳定,需要错误发现并丢弃数据的机制,尽量减少输入到系统中错误数据的个数



关于RAM与ROM


本项目由于各模块在时间上不同步,且需要信息传递,所以需要各种数据的缓存,用到大量的RAM

通过采用较为标准的写法,可以被稳定地综合出块RAM和基于块RAM的ROM


项目初期担心板子资源不足,通过这种方式可以减少逻辑资源的开销,后来发现担心是多余的,但是这种写法确实方便

通用双端口(端口A读写,端口B只读)RAM


```
module gps ram
∃#(
    parameter ADDR WIDTH=6,//39MAX [5:0] addr
    DATA WIDTH=8
    input wire clk,
    input wire we,
    input wire [ADDR WIDTH-1:0] addr a,addr b,//a,b地址端口
    input wire [DATA WIDTH-1:0] din a,//a端口写入数据
    output wire [DATA WIDTH-1:0] dout a, dout b
    );
    reg [DATA WIDTH-1:0] ram [2**ADDR WIDTH-1:0];
    reg [ADDR WIDTH-1:0] addr a reg,addr b reg;//端口地址缓存
    //写功能
    always@(posedge clk)begin
        if(we)begin
            ram[addr a]<=din a;</pre>
        addr a reg<=addr a;
        addr b reg<=addr b;
    end
    //读功能
    assign dout a=ram[addr a reg];
    assign dout b=ram[addr b req];
endmodule
```




重要模块介绍: RAM数据快速整合转移模块 及固定字符位置映射模块



```
//数据流准备阶段
st 130:begin state next=st 131;gps ram addr next=0;end
st 131:begin state next=st 132;gps ram addr next=1;end
st 132:begin state next=st 133;qps ram addr next=2;ram we next=1'b1;
row next=1;col next=11;//0
   data next=gps ram data;end
//数据流循环开始
st 133:begin state next=st 134;qps ram addr next=3;ram we next=1'b1;
   row next=1;col next=12;//1
   data next=qps ram data;end
st 134:begin state next=st 135;qps ram addr next=4;ram we next=1'b1;
   row next=1;col next=14;//2
   data next=qps ram data;end
st 135:begin state next=st 136;gps ram addr next=5;ram we next=1'b1;
   row next=1;col next=15;//3
   data next=gps ram data;end
st 136:begin state next=st 137;qps ram addr next=6;ram we next=1'b1;
   row_next=1;col next=17;//4
   data next=qps ram data;end
st 137:begin state next=st 138; gps ram addr next=7; ram we next=1'b1;
   row next=1;col next=18;//5
   data next=qps ram data;end
   st 138:begin state next=st 139;gps ram addr next=8;ram we next=1'b1;
   row next=2;col next=11;//6
   data next=gps ram data;end
st 139:begin state next=st 140;qps ram addr next=9;ram we next=1'b1;
   row next=2;col next=12;//7
   data next=qps ram data;end
st 140:begin state next=st 141;gps ram addr next=10;ram we next=1'b1;
   row next=2;col next=13;//8
   data next=qps ram data;end
```



WS2812通用驱动开发(最终未应用到项目中)




module led_driver(
 input wire clk,rst,
 input wire [23:0] led_data,
 input wire led_start,
 input wire tick,
 output wire din,
 output reg led_ok,
 output wire [7:0] cnt,
 output wire load
);

相较于开源的驱动, 状态数更少, 模块通用性更强

时序波形图


输入码型:




24bit 数据结构

G7	G6	G5	G4	G3	G2	G1	G0	R7	R6	R5	R4	R3	R2	R1	R0	В7	В6	В5	В4	В3	B2	В1	В0	
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	--

注: 高位先发,按照 GRB 的顺序发送数据。





SSD1306专用显示IIC驱动开发

由于开源的IIC驱动是为了众多器件设计的,所以对于OLED的驱动存在功能冗余,我们也没有找到很好的适用于SSD1306的驱动,由于IIC本身的SCL频率存在限制(标准400KHz),测试之后发现滚动动画十分卡顿,于是我们开发了专用于OLED显示的IIC驱动,去掉了没有必要的传输环节,并且通过超频(800KHz),最终实现了较为流畅的滚动显示。

