

计算机组成原理Lab2

一、实验流程

1. 首先在lab_top.sv中加入如下代码，其分别绑定了计数器、按键检测和译码器模块的相应接口。

```
1 // 内部信号声明
2 logic trigger;
3 logic [3:0] count;
4
5 // 计数器模块
6 // TODO: 在 lab2 目录中新建 counter.sv, 实现该模块
7 counter u_counter (
8     .clk      (clk_10M),
9     .reset    (reset_of_clk10M),
10    .trigger(trigger),
11    .count    (count)
12 );
13
14 // 按键检测模块, 在按键上升沿 (按下) 后输出高电平脉冲
15 // TODO: 同上, 实现 trigger 模块, 并例化
16 debouncer u_debouncer (
17     .clk      (clk_10M),
18     .reset    (reset_of_clk10M),
19     .push     (push_btn),
20     .debounced(trigger)
21 );
22
23 // 低位数码管译码器
24 // TODO: 例化模板中的 SEG7_LUT 模块
25 SEG7_LUT u_seg (
26     .oSEG1(dpy0),
27     .iDIG (count)
28 );
29
30 endmodule
```

2. 计数器模块当 `reset` 时输出置零，否则按照约定把输出值累加1，直到计数器达到0xF为止。

```
1 module counter(
```

```

2    // 时钟与复位信号，每个时序模块都必须包含
3    input wire clk,
4    input wire reset,
5    // 计数触发信号
6    input wire trigger,
7    // 当前计数值
8    output wire [3:0] count
9    );
10
11    reg [3:0] count_reg;
12    always_ff @ (posedge clk or posedge reset) begin
13        if (reset) begin
14            count_reg <= 4'd0;
15        end else begin
16            if (trigger && count_reg != 4'hf) // 增加此处
17                count_reg <= count_reg + 4'd1; // 暂时忽略计数溢出
18        end
19    end
20    assign count = count_reg;
21
22 endmodule

```

3. 按键检测模块则需要记忆按键的在上一时刻时候的值，以此来确保每次按键时数值仅增加1。

```


1 module debouncer(
2     input wire clk,
3     input wire reset,
4     input wire push,
5     output wire debounced
6 );
7
8 reg last_push_1;
9 reg last_push_2;
10
11 always_ff @ (posedge clk or posedge reset) begin
12     if (reset) begin
13         last_push_1 <= 1'b0;
14         last_push_2 <= 1'b0;
15     end else begin
16         last_push_1 <= push;
17         last_push_2 <= last_push_1;
18     end
19 end
20
21 assign debounced = last_push_1 && (!last_push_2);

```

22

23 `endmodule`

4. 之后在Vivado平台进行测试，将 `lab2_top` 置为最顶层，并且将 `counter.sv` 和 `debouncer.sv` 作为source文件也加入 `lab2_top` 模块中，通过综合、生成.bit文件。



5. 进行在线测试后，按下CLK，开始累加



6. 按下RST，值归零

ThinPAD-Cloud

在线实验

自动评测

lin-yc21

登出

工作区域

轻轻几点，就能完成原来实体硬件实验板上的复杂操作



串口输入/输出

清空

发送

请输入数据，回车发送

换行符

NONE

回车发送数据时添加的换行符

接口

txd/rxd (直连串口信号)

波特率

9600

校验位

NONE

数据位

8

停止位

1

7. 最大累加到0xF为止。

ThinPAD-Cloud

在线实验

自动评测

lin-yc21

登出

工作区域

轻轻几点，就能完成原来实体硬件实验板上的复杂操作



串口输入/输出

清空

发送

请输入数据，回车发送

换行符

NONE

回车发送数据时添加的换行符

接口

txd/rxd (直连串口信号)

波特率

9600

校验位

NONE

数据位

8

停止位

1

二、思考题



计数器模块中提到的异步逻辑与同步逻辑有何不同？可以通过观察 Vivado 综合后的电路原理图，并且查阅相关资料回答本题。

异步逻辑与同步逻辑在硬件设计中有明显的区别，主要体现在时序性和时钟控制上：

1. 时序性：

- 异步逻辑：异步逻辑是指在信号改变时立即响应的逻辑，不受全局时钟的控制。异步逻辑的执行时间取决于输入信号的变化，因此不具备明确的时序关系。在异步逻辑中，信号的改变可以立即影响输出，而且不受时钟的限制。
- 同步逻辑：同步逻辑是受全局时钟信号控制的逻辑。它在时钟信号的上升沿或下降沿触发时才执行操作，具有明确的时序关系。同步逻辑通常用于确保在时序系统中准确地控制信号的变化和传输。

2. 时钟控制：

- 异步逻辑：异步逻辑没有全局时钟，因此不受时钟同步限制。它可以随时响应输入信号的变化，但容易引入时序问题，如冲突、竞争条件等。
- 同步逻辑：同步逻辑受全局时钟信号的驱动，只在时钟的上升沿或下降沿执行操作。这种时钟控制有助于避免时序问题，确保系统稳定性。

总体而言，同步逻辑的时钟之间有固定的因果关系，这是由于同步逻辑电路利用一个全局时钟脉冲信号，当此信号同时到达元件时才会引起状态改变。而异步逻辑没有全局统一的时钟驱动（即时钟之间无固定的因果关系），任意输入信号都可以引起电路状态改变，因此电路中状态变化的时刻是不稳定的。

观察综合后的电路原理图可以明显看出异步逻辑和同步逻辑的不同。异步逻辑通常在原理图中没有与时钟相关的元件，而同步逻辑会显示与时钟信号相关的触发器（如D触发器或JK触发器）等元件，以确保时序正确性。同时，综合工具通常会进行时序分析，以检查同步逻辑中的时序约束是否满足，而不会对异步逻辑执行类似的分析。这是因为同步逻辑的时序行为是可预测和可控的，而异步逻辑则更容易引入时序问题。