# 矽光子技術平台之發展現況與未來

The Current Development and Future of Silicon Photonics Technology Platforms

Lin Hung Chia
dept.of Engineering Science and ocean
Engineering
National Taiwan University
Taichung, Taiwan
b11505030@ntu.edu.tw

### I. INTRODUCTION 前言

隨著雲端運算、AI人工智慧與 5G 通訊技術的快速發展,我們對於高頻寬、低延遲傳輸的需求也日益增加。在這樣的背景下,傳統人本的電傳輸信號的方式面臨到速度、耗能與成本的瓶頸,而光子技術則提供了一個新的解決方變(Silicon Photonics)同時結合了內成熟的矽半導體製程與光子器件技術解之是光訊號能夠在單一晶片內部進行有效傳輸定理。近年來,矽光子技術也逐漸從實驗宣費與完於一系列完整的代工製造與設計流程產業鏈,也為大規模光子積體電路(PIC)技術鋪路。

#### II. MOTIVATION 動機

## III. RESEARCH METHOD 研究方法

利用 IEEE Xplore 查詢論文文獻,以及網路上的資料與上課教材做資料整理與統整。分成三大方去研究:矽光子產業鏈、平台效能以及電子與光子混合封裝技術未來趨勢。

## IV. RESULT & DISCUSSION 結果討論

## A. 砂光子簡介

矽光子學是近年來逐漸成熟的矽半導體製程技術,應用在光子學與光電子學。最主要是利用既有的半導體產業基礎來降低成本、提高產可能加速上市時間。這項技術從1987年 Soref和Bennett提出的自由載子色散效應開始,提出了可以藉由在矽中注入或耗盡載開始,提出了可以藉由在矽中注入或耗盡載體對路內代光子積體路內提一個調製器」。為了實現高品質的技術,Bruel採用了絕緣體上矽晶圓(SOI)技術並縮小波導尺寸,最終形成220nm厚度的標準,支援各種被動元件如分東器與交叉器,甚至部分主動元件如可調微環諧振器和MZI調製器。




Fig.1 PIC 平台組件 (來源:[註 1])

儘管如此,矽仍難以自然發出雷射光(上課中說到導帶與價帶的極點不對齊),這也成為商業化的重大瓶頸,因此研究方向開始往外部雷射封裝與矽基雷射(Silicon-based laser)開發。與光纖整合時,矽的高折射率帶來耦合效率挑戰,但透過光栅或邊緣耦合器可有效改善。隨

著技術成熟,越來越多的商業應用出現,例如 Luxtera於 2007 年推出的 40G AOC 與 Acacia 的 100G 相干收發器。產業預估 2020 年矽光子 市場規模超過 10 億美元,並預期未來將透過 2.5D 與 3D 封裝整合進一步推動技術落地。下 面也將分析矽光子技術商業化的發展歷程,代 工平台與元件庫的建立,包括矽與氮化矽的被 動元件、調製器與光電探測器等,為光子積體 電路大規模生產與應用鋪路。

### B. 砂光子產業鏈

從整體產業鏈來看,矽光子技術已逐漸發展 出一套完整的產業生態系,從設計、製造、封 裝測試到應用端的每個環節。其中包括 EDA TOOL 公司、系統整合廠等角色,共同形成一種 以 PDK 為核心再到製造代工平台的協同模式。

設	設計公司或學術單位可以使用 PDK 製程
計	設計套件進行 PIC 設計,工具包含
	Lumerical、Cadence、Synopsys 等。
製	開放式矽光子平台 AIM Photonics、
造	IME/AMF、IMEC 等公司進行晶圓代工
	製造,主要使用 SOI 或 SiN 平台。
封	利用光柵/邊緣耦合器與電子光整合封
測	裝技術,並進行高速光電元件的性能測
	試。
應	資料中心高速模組、LIDAR 自駕車、量
用	子通訊、生醫感測等新興應用領域,結
	合 PIC 晶片進入產品。



Fig2. 矽光子供應鏈 (來源:Yole Intelligence 2022)

#### C.砂光子PDK 發展

許多代工廠開發並提供矽光子元件的基礎 建構模組,以製程設計套件(PDK)的形式發 布。PDK 是光子電路設計的起點,可以設計所要應用的電路不需從頭進行個別元件的研究與開發。這些 PDK 裡的元件也經過多次製程優化,效能通常更出色。不過 PDK 所提供的元件效能並非所有平台的絕對極限,因此有些客戶仍會自研元件,去實現在特定應用需求下的最佳化效能。以下我將分別探討三個主要 PDK設計方向 SOI 被動元件、SiN 被動元件以及SiN-on-SOI 整合式平台,分析架構的優劣。

#### 1. SOI 被動元件

SOI(Silicon-On-Insulator)平台為目前最主流的矽光子製程,其波導元件具備高折射率差異、彎曲半徑小等優勢,適合高密度集成。PDK中的元件多使用多階蝕刻技術製作,常見的包含通道波導、光柵耦合器、分波器等。根據 AMF平台資料,SOI 波導在晶圓間具有良好製程一致性,傳輸損耗約為1-2(dB/cm),由下面 Fig2 可見,這也足以支援高速傳輸應用。

Device	Wavelength	Performance
Edge Coupler	C band	Loss TE: <1.30dB/facet Loss TM: <1.25dB/facet
Grating coupler	C band	Loss<4dB/facet 1dB bandwidth~40 nm
1-by-2 MMI	C band	Loss <0.1 dB Imbalance<0.1 dB
2-by-2 MMI	C band	Loss <0.3 dB Imbalance<0.15 dB
Crossing	C band	Loss<0.15 dB Crosstalk < -40 dB
PBS	C band	Loss TE: 0.3dB Loss TM: 0.3 dB PER: ~17dB
PBRS/PBRC	C band	Loss TE: 0.1dB Loss TM: 0.3 dB PER: ~20dB
Edge Coupler	O band	Loss TE: <1.64dB/facet Loss TM: <1.25dB/facet
Grating coupler	O band	Loss<4dB/facet 1dB bandwidth~40 nm
1-by-2 MMI	O band	Loss <0.2 dB Imbalance<0.1 dB
2-by-2 MMI	O band	Loss <0.4 dB Imbalance<0.1 dB
Crossing	O band	Loss <0.15 dB Crosstalk < -40dB

Fig3. AMF SI PDK 庫元件的典型性能(來源:[註 1])

### 2. SiN 被動元件

SiN (氮化矽) 材料具有極低損耗與低熱敏感性,適合用於被動元件與感測應用。其透明波段涵蓋從可見光至中紅外,LPCVD製程下的傳播損耗甚至可低於 0.1(dB/cm),由下面Fig3可見。在PDK元件庫包括低損波導、分波器、環形共振器等,常見於

LIGENTEC 與 LioniX 平台。缺點是不適用 於主動調變,因此經常與矽平台搭配使用。

Device	Wavelength	Performance
Grating coupler	C band	Loss<5dB/facet 1dB bandwidth 50 nm
1-by-2 MMI	C band	Loss <0.3 dB Imbalance<0.2 dB
2-by-2 MMI	C band	Loss < 0.7 Imbalance < 0.3 dB
Crossing	C band	Loss<0.35 dB Crosstalk < -30 dB
Grating coupler	O band	Loss<5dB/facet 1dB bandwidth 40 nm
1-by-2 MMI	O band	Loss <0.2 dB Imbalance<0.1 dB
2-by-2 MMI	O band	Loss <0.7 dB Imbalance<0.3 dB
Crossing	O band	Loss <0.2 dB Crosstalk < -30dB

Fig4. AMF SIN PDK 庫元件的典型性能(來源:[註 1])

#### 3. SiN-on-SOI 整合平台




Fig5. modulator structure with SiN-on-SOI (來源:[註 4])

項目	SOI	SiN	SiN-on-SOI
組成	矽波導、矽	氮化矽波導	上層 SiN 波導
	絕緣層		底層 SOI 結構
折射率	高	中等	混和
損耗	高	低	SiN 區能低損
	(1-2dB/cm)	(0.1dB/cm)	耗,Si 區適合 主動元件
熱敏感	高	低	混和
應用	高密度 PIC	感測器	穩定性高
	調變器	低損耗波導	高速系統
	分波器	微環共振器	整合性應用
綜合	製程成熟	極低損耗	結合兩種優勢
優點	CMOS相容	波段寬	
		熱穩定性	
綜合	熱漂移	不支援主動	製程相對複雜
缺點	損耗偏高	元件	設計要求更高

Fig6. 整理三種平台之差異與優缺點

## V. FUTURE TRENDS 未來趨勢

我認為未來在 3D/2.5D 封裝技術有很大的潛力,光子積體電路(PIC)採用越來越多先進封裝技術來提升效能,像是共封裝光學(Co-Packaged Optics,CPO),將光子晶片與電子晶片放置於同一個封裝中,縮短連接距離提高頻寬密度。文獻指出[註5],與傳統可插拔收發器相比,CPO方案可節省約30-50%的功耗。

然帶來更多對於散熱管理和高精度挑戰,但對 於推動未來 AI 運算與高速網路有重要的影響。




Fig6. 傳統封裝、2.5D 封裝、3D 封裝(來源:elnfochips)

#### VI. YOUR OPINION 個人心得

這次對於矽光子技術的未來發展上,我首先了解了該技術的跨領域特性以及其驅動現代查詢、運算升級的潛力。在研讀文獻與上個查數學的潛力。如理解到異質整合,我另外理解到異質整合,我另外理解到異質整合的實際,我們與協同設計在這門領域的未來有解決高密度的散熱問題,這些事情都讓我體會到矽光子不僅是單學人。的新興科技,未來還需要再整合進電腦科學、材料與微加工技術的共同突破。

在未來研究方向方面,我對於矽光子與電子 電路的異質共封裝技術有很大的興趣。我相信 未來的研究需要在材料科學、電路設計與系統 工程之間取得平衡,以應對矽光子技術在速度、 效能與多功能方面的需求。

從台灣的產業優勢來看,這也是極具發展潛力的研究方向。台灣擁有世界領先的晶圓代五技術與封裝能力,像是台積電、日月光等廠與是已投入先進封裝(Advanced Packaging)與光電異質整合相關技術的發展,並發展出如InFO、SoIC、CoWoS等封裝技術平台。為如InFO、SoIC、CoWoS等封裝技術平台。為如代傳統光收發模組,這塊也是台灣在發展上比較慢的地方。未來如果能將原本就有的光通訊產業優勢發揮出來,結合Foundry的技術,就有機會發展出台灣的矽光子生態圈。




Fig7.Transceiver 與 CPO 架構差異(來源:工研院)

#### VII. CONCLUSION 結論

#### VIII. REFERENCE LIST

[1] S. Y. Siew, B. Li, F. Gao, H. Y. Zheng, W. Zhang, P. Guo, et al., "Review of Silicon Photonics Technology and Platform Development," \*Journal of Lightwave Technology\*, vol. 39, no. 14, pp. 4374–4389, Jul. 2021, doi: 10.1109/JLT.2021.3066203. [#] 1]

[2]SEMI"生成式 AI 考驗 HPC 互聯 矽光子技術將成大勢 所趨 矽光子革命:生成式 AI 與高效能運算的未來"

[3]M. Bruel, "Process for the production of thin semiconductor material films", Dec. 20, 1994.

[4]Silicon Nitride on Silicon-on-Insulator: a Platform for Integration Active Control over Passive Components (Qiancheng Zhao, Mohsen Rajaei and Ozdal Boyraz) [## 4]

[5]Ansys What is Co-packaged Optics?(CPO)[註 5]

[6]SIEMENS Understanding 3D IC Technology: Unveiling the Future of Integrated Circuits

[7]eInfochips 2.5D and 3D ICs: New Paradigms in ASIC

[8]財團法人中技社 我國半導體異質整合發展之挑戰 我國半導體異質整合發展之挑戰, 專題報告 2024-17