

西北工业大学四队决赛设计报告

NSCSCC 2025 - 第九届“龙芯杯”西北工业大学四队决赛提交作品

指导老师：王党徽、王继禾

1 概述

本设计是一个基于 LoongArch32 位精简版指令集^[1]，采用顺序单发射六级流水线架构，频率可达 95Mhz 的六级单发射处理器，实现了除浮点外全部整数、特权指令以及 `cpucfg` 指令，支持例外与中断机制，实现了除浮点相关外全部例外，实现了 CRMD 等 36 项控制状态寄存器。

本设计集成了 `axi` 总线、`cache` 和 `tlb`，并实现了分支预测。`icache` 与 `dcache` 均为两路组相联，每路 256 项，一项 128 位，共 8kb。`tlb` 为二级 `tlb` 设计，`l1tlb` 四项，`l2tlb` 十六项。


本设计能够通过比赛要求功能测试的 58 个测试点，性能测试分数为 1.421，能正常启动 Linux 操作系统^[2]。

2 CPU 结构

2.1 总结构

本设计采用单发射六级流水线架构，六个流水级分别称为预取指（PIF）、取指（IF）、译码（ID）、执行 1（EX1）、执行 2（EX2）、访存（MEM）。处理器采用全同步设计以消除流水级之间的握手反压信号，能够有效提升频率。

设计图如下：



2.2 pif 级

PIF 级作为流水线的预取指阶段，主要负责程序计数器（PC）的更新与生成、指令地址的 TLB 转换控制、跳转与异常处理，以及与 IF 级的数据交互，为后续取指过程提供有效的地址和控制信号。

2.3 if 级

IF 级作为流水线的取指阶段，主要负责从指令缓存（icache）获取指令，接收并暂存来自 PIF 级的信息，同时进行指令相关异常检测，为 ID 级提供有效的指令和控制信号。

2.4 id 级

ID 级是处理器的核心译码阶段，负责指令解析，寄存器读取，数据前递处理，INE、IPE 异常检测，为执行级（EX1）准备操作数及控制信号，支持精确异常处理与数据前递机制。另外，ID 级可以提前实现虚拟地址、虚拟页号等信号的运算，以减少之后的组合逻辑延迟。

2.5 ex1 级

EX1 级是处理器执行的第一阶段，负责主要数据的计算和 cache 的第一级访问（index 和 offset）。计算部分主要包括分支指令的计算，算数运算，虚实地址转换。虚实地址转换中，由 ID 计算出虚地址流到 EX1 级，然后访问 tlb 得到物理地址。正常的访存，cacop，preld 指令对 cache 的第一级访问从这里开始。

2.6 ex2 级


EX2 级是处理器执行的第二阶段，主要负责与 dcache 的交互。EX2 通过 tag 与 dcache 交互完成 dcache 的第二级访问，通过两个 cancel 信号分别中断 icache（cacop 指令）和 dcache 访问。

2.7 mem 级

mem 级是在最基础的五级流水线上 mem 级与 wb 级的糅合，负责接收处理访存结果与控制信号，对寄存器堆进行写回，并且对 csr 相关寄存器进行管理。实现的功能较为简单。

3 Cache 设计

3.1 icache




icache 设计的是四个状态转换

两路组相联

每路 256 行，每行 128 位，总共 8kb

替换策略选择伪随机替换策略，测试过伪 LRU 替换策略、以及一位 LRU 替换，但是效果优化不明显，故选择伪随机替换

3.2dcache



dcache 设计的是五个状态转换

写缓存状态 FSM 为两个状态转换

两路组相联


每路 256 行，每行 128 位，总共 8kb

替换策略选择伪随机替换策略，尝试过伪 LRU 替换，但是在 dcache 中效果较差，甚至不如伪随机替换。


dcache 实现了 preld 功能

4 TLB 设计

我们的 tlb 设计采取两级 tlb 设计，l1tlb 共四项，l2tlb 共 16 项



状态转化如下图所示



这样的状态机设计可以更好地降低 **tlb** 的访问延迟，优化处理器性能

5 分支预测设计

本设计的分支预测单元采用经典的两级自适应预测器结构^[3]，包含模式历史表（PHT）和分支目标缓冲区（BTB）两个核心组件。

基于初赛要求的 20 个性能测试程序测量，分支预测器预测准确率为 88.948%。我们曾尝试 GShare 算法的全局预测器、添加 RAS 后的分支预测器、tournament 分支预测器、TAGE 分支预测器等预测策略，但在测量比对后发现整体的平均预测率并未明显提高甚至略有下降，通过性能测试分数的比对最终决定采用最基础的分支预测器。

6 问题及分析

在设计验证阶段，团队发现处理器存在与运行频率相关的稳定性差异（操作中 WNS、WHS 与 TPWS 均为正）：当频率低于 105MHz 时，处理器可正常通过功能测试、性能测试并启动 Linux 操作系统；而当频率高于 105MHz 时，虽能正常启动 Linux 及完成性能测试，但在功能测试中会出现卡死现象（表现为程序执行停滞在十六进制地址 0x30 处而非报错）。目前，该现象的具体成因仍待进一步分析，初步推测可能与实验环境中硬件资源相关，亦或是处理器本身稳定性欠佳。在此影响下，团队决定提交结果为能够稳定上板的频率 95MHz。

7 参考设计说明

(1) 乘法器使用了华莱士树算法，其实现参考了 2023 年西北工业大学团队赛参赛作品(https://gitee.com/orangebird/serval_cat)。

- (2) AXI 转接桥和除法器模块采用龙芯开源项目 openLA500 的设计;
- (3) 流水级切分与优化参考西北工业大学计算机学院教授王党辉的公开培训课程
(https://www.bilibili.com/video/BV1ai421D7Yi/?spm_id_from=333.337.search-card.all.click&vd_source=8a7edc5b1af7578f5fdc0dede939f0bc);
- (4) TLB 与 cache 相关接口参考《CPU 设计实战》^[4]中接口定义, cache 内部状态定义参考了龙芯开源项目 openLA500 的设计, 但是状态转换与其他信号为自主设计。

8 参考文献

- [1] 龙芯中科. 龙芯架构 32 位精简版参考手册 V1.03[EB/OL]. [2023-08-04]
- [2] 龙芯教育. chiplab[EB/OL]. [2023-08-04]. <https://gitee.com/loongson-edu/chiplab>.
- [3] 姚永斌. 超标量处理器设计[M]. 北京:清华大学出版社,2014.
- [4] 汪文祥,邢金章.CPU 设计实战[M]. 北京:机械工业出版社,2021.