



西北工业大学

第十届“龙芯杯”全国大学生
计算机系统能力大赛

作品报告

西北工业大学一队

团队成员： 杜仕铭、祝建祥、赵森、刘奕凡

指导教师： 王党辉、王继禾

2026年8月

目录

1 概述	1
2 总体架构	1
2.1 指令处理流程	1
2.2 推测执行与精确状态	1
2.3 存储与地址转换通路	1
3 取指前端与分支预测	3
3.1 下一PC选择与取指缓冲	3
3.2 PHT方向预测	3
3.3 BTB目标预测与训练	3
4 译码、重命名与分派	4
4.1 译码与执行类别	4
4.2 物理寄存器重命名	4
4.3 分支快照与资源分配	4
5 动态调度与执行	5
5.1 分布式发射队列	5
5.2 执行通路	5
5.3 写回与唤醒	5
6 ROB、提交与状态恢复	6
6.1 ROB组织	6
6.2 分支预测恢复	6
6.3 全局精确恢复	7
7 访存执行与Store Buffer	7
7.1 LSU流水	7
7.2 Store Buffer	7
7.3 Load转发与顺序检查	8
8 Cache层次与外部存储访问	8
8.1 一级Cache	8
8.2 Victim Buffer与相邻行方向预取	8
8.3 L2 Cache	9
8.4 外部读写接口	9
9 MMU、TLB、CSR与异常中断	10
9.1 地址转换路径	10
9.2 TLB结构与管理	10
9.3 地址转换异常	10
9.4 CSR、异常与中断	10
参考文献	11

1 概述

本设计实现了一款兼容LoongArch32指令系统的乱序执行处理器软核。处理器采用单路取指、译码、重命名与分派结构，后端通过分布式发射队列进行动态调度，支持多个执行单元并行工作，并利用重排序缓冲区实现按序提交。寄存器重命名消除了写后写和读后写相关，分支映射快照与选择性清空机制用于恢复预测失败后的精确状态。

处理器配置64槽重排序缓冲区、64项物理寄存器状态和16槽Store Buffer。后端包含双ALU、双快速执行通路、访存单元、乘除单元、分支单元和特权执行通路。存储系统由8 KiB指令Cache、8 KiB数据Cache和64 KiB二级Cache构成，数据侧设置4项Victim Buffer和基于访问PC的相邻Cache行方向预取器；二级Cache采用RRIP与组竞赛机制进行替换策略选择。地址转换单元支持直接地址、直接映射窗口和16项TLB转换，并与CSR、异常和中断控制共同完成特权状态管理。

当前设计通过全部58个功能测试点，功能分为100，在94 MHz工作频率下完成性能测试；系统计数器比值为3.0989，IPC比值为1.0764。处理器能够启动Linux操作系统并成功运行ls命令。

2 总体架构

2.1 指令处理流程

处理器由取指前端、译码与重命名、动态调度、执行与写回、ROB提交、访存系统和特权控制七个部分组成。指令地址由PC生成，经过MMU地址转换后访问指令Cache；取回的指令与分支预测信息一同进入8槽指令FIFO。译码阶段生成操作类型、源操作数、目的寄存器和异常属性，重命名阶段把逻辑寄存器转换为物理寄存器标识，随后根据指令类型分派到对应发射队列。

各发射队列持续监听写回通路，根据源操作数就绪状态选择指令。ALU、快速执行、乘法、除法、分支和访存单元可以独立工作，执行结果写回物理寄存器文件并更新ROB完成状态。执行顺序可以发生变化，但ROB始终按照程序顺序处理队首指令，使寄存器更新、Store生效、异常和特权状态变化保持精确。

2.2 推测执行与精确状态

分支指令在进入后端时分配branch ID，重命名映射和队列项同时记录对应的分支状态。分支单元得到实际方向和目标后检查预测结果；预测错误时，只清除该分支之后的年轻指令，并恢复分支位置保存的寄存器映射。该过程不影响分支之前已经建立的有效状态。

异常、ERTN和refetch由提交端处理。执行阶段可以提前发现异常并写入ROB，但只有异常指令到达队首时才更新CSR和取指地址，同时清除所有年轻指令。分支恢复与提交端恢复使用不同的清空路径：前者面向局部错误推测，后者建立新的全局精确状态。

2.3 存储与地址转换通路

取指和数据访问分别进入ICache与DCache。一级Cache缺失请求汇聚到共享L2 Cache，再由外部读写接口访问存储器。Store在执行后先进入Store Buffer，到达ROB队首后才获得写出许可；Load可以查询更老Store并接收逐字节转发数据。

MMU位于取指和数据访问通路中，根据CSR配置在直接地址、直接映射窗口和TLB转换之间选择。地址转换异常随指令进入ROB，最终在提交边界触发异常处理，从而与普通执行、访存和分支恢复保持统一的精确状态规则。

F01 mycpu_top 总体结构




图2-1 处理器总体微架构与主要数据流

3 取指前端与分支预测

3.1 下一PC选择与取指缓冲

前端每次产生一条取指请求。正常情况下，PC按顺序增加4；预测器给出有效跳转目标时，下一PC选择预测目标；分支恢复、异常、ERTN或refetch到来时，恢复目标具有更高控制优先级。PC送入MMU和ICache后，返回的指令、PC、预测方向和预测目标被同步保存，避免指令内容与预测信息错位。

取指结果进入8槽指令FIFO。FIFO将ICache返回节拍与后端接收节拍解耦：后端暂时阻塞时，尚未译码的指令保持在FIFO中；发生预测恢复或全局清空时，错误路径指令被丢弃，前端从新的PC重新建立指令流。

3.2 PHT方向预测

方向预测器使用1024项二位饱和计数器组成的PHT，以PC的[11:2]位作为索引。每个计数器的最高位给出跳转或不跳转预测，实际分支结果用于对计数器执行饱和和加减。二位状态可以保留分支近期行为，降低单次偶然结果对稳定方向的影响。

PHT只负责方向判断，不能单独提供跳转目标。即使方向预测为跳转，前端仍需等待BTB命中后才能采用目标地址；BTB未命中时继续按顺序地址取指。

3.3 BTB目标预测与训练

BTB采用64组、2路结构，以PC的[7:2]位选择组。两路标签并行比较，命中路提供分支目标，每组替换状态用于选择写入位置。只有BTB命中且PHT最高位为1时，最终预测结果才被判定为跳转。

分支指令在后端执行后产生实际方向和目标地址，并将结果反馈给预测器。训练信息更新PHT状态、BTB目标和替换状态；若实际目标与前端采用的下一PC不一致，分支单元同时发出恢复请求。预测训练用于改善后续访问，恢复请求则立即纠正当前指令流，两条路径彼此配合但职责不同。




图3-1 取指前端、分支预测查询、训练与恢复

4 译码、重命名与分派

4.1 译码与执行类别

译码阶段解析操作码、寄存器字段和立即数，产生运算类型、访存宽度、符号扩展、分支属性、CSR/TLB控制和异常信息。整数运算、访存、乘除、分支、快速操作和特权操作分别进入不同后端通路，使发射队列只处理与本类执行单元相关的控制字段。

表4-1 指令类别与执行通路

指令类别	主要操作	后端通路
ALU	加减、逻辑、移位和普通比较	ALU Issue Queue → ALU0/ALU1
Fast	扩展、条件比较、位计数等快速操作	Fast Issue Queue → Fast0/Fast1
Load/Store	字节、半字和字访存，LL/SC	LSU Issue Queue → LSU
MUL/DIV	有符号与无符号乘除运算	MD/BRU Issue Queue → MUL/DIV
Branch	条件转移和无条件转移	MD/BRU Issue Queue → BRU
Privilege	CSR、TLB、CACOP、ERTN、IDLE等	Privilege Issue Queue → 特权执行通路

4.2 物理寄存器重命名

重命名表维护64个物理寄存器的占用和就绪状态。指令读取源逻辑寄存器时取得当前物理映射；存在目的寄存器时分配新的物理寄存器，并把旧映射保存在Rename Buffer中。后续指令依赖新的物理标识，从而消除多条在途指令之间的写后写和读后写相关。

物理寄存器状态分为EMPTY、MAPPED、WRITEBACK和COMMIT。新目的寄存器分配后进入MAPPED，执行结果通过写回通路到达后转为WRITEBACK，相关指令按序提交后进入COMMIT。旧物理寄存器只有在新映射提交后才可释放，保证任何尚未完成的更老指令仍能读取正确数据。

4.3 分支快照与资源分配

branch ID分配器提供32个分支标识。分支进入重命名阶段时，映射表保存对应快照，其他在途指令记录其所处的分支环境。预测失败后，映射表恢复到分支快照，各发射队列、ROB尾部、Store Buffer和流水寄存器按照branch ID清除年轻状态。

指令分派要求ROB、目标发射队列、物理寄存器以及必要的branch ID或Store Buffer槽位同时可用。任一资源不足都会阻塞当前分派，使上游保持原指令。分派成功时，队列项、ROB项、目的物理寄存器和恢复信息在同一时钟边界建立，避免单项分配造成状态不一致。




图4-1 寄存器重命名、资源分配与选择性恢复

5 动态调度与执行

5.1 分布式发射队列

后端设置五类发射队列。ALU、LSU、MD/BRU和Fast队列各包含32个槽位，Privilege队列包含16个槽位。ALU和Fast队列分别具有两路发射输出，LSU和Privilege队列各提供一路输出，MD/BRU队列按照操作类型分别连接乘法、除法和分支单元。

每个队列项保存操作控制、源物理寄存器、源就绪状态、目的物理寄存器、ROB ID和branch ID。队列持续比较写回广播中的物理寄存器标识，对命中源进行唤醒；当全部源就绪且执行单元可以接收时，选择逻辑从候选项中发射指令。

5.2 执行通路

两条ALU通路处理普通整数运算，两条Fast通路承担扩展、比较和位操作等短延迟任务。乘法通路采用3拍配置，除法通路采用32拍配置。长延迟乘除指令由独立执行通路推进，不会阻止其他队列选择无关指令。

分支单元计算实际方向和目标地址，向前端提供纠正PC，并向预测器提供训练信息。LSU独立完成地址生成、地址转换、Store Buffer查询和Cache访问。特权执行通路处理CSR、TLB管理、缓存维护和异常返回等操作，并与提交控制共同决定其生效时机。

5.3 写回与唤醒

普通结果写回来自两路ALU、LSU、MUL、DIV和两路Fast，共形成7路物理寄存器更新与完成通知。写回数据进入物理寄存器文件，对应标识同时广播到各发射队列和ROB。等待该结果的队列项更新源就绪状态，ROB中相应项记录执行完成。

BRU主要回报控制流结果，不作为普通物理寄存器写回来源；CSR与特权状态变化也需要在精确提交边界处理。将普通数据完成、分支恢复和特权状态更新区分开，可以避免错误路径或未提交特权操作提前改变体系结构状态。




图5-1 后端发射、执行、完成与唤醒关系

6 ROB、提交与状态恢复

6.1 ROB组织

ROB采用64槽环形结构，保存每条在途指令的顺序位置、完成状态、目的寄存器、Store属性、分支结果和异常信息。实现使用DEPTH-1作为满阈值，在首尾指针之间保留判满空间；“64槽”表示物理数组规模，实际可继续分配的条件由环形指针状态决定。

新指令按程序顺序进入ROB，执行单元可以乱序回报完成。提交控制只检查队首指令：普通寄存器指令在结果完成后提交，Store在地址、数据和外部约束满足后提交，特权指令和异常则依据相应精确条件更新处理器状态。一次只推进队首位置，使体系结构可见顺序与程序顺序一致。

6.2 分支预测恢复

分支单元确认预测错误后发出predict_flush，恢复目标PC，并携带发生错误的branch ID。ROB保留错误分支及其之前的指令，丢弃分支之后的年轻项；重命名表恢复对应快照，各发射队列和Store Buffer同步清除错误路径状态。

选择性恢复避免无条件清空所有在途工作。分支之前已经完成但尚未提交的指令仍保留在ROB中，继续按照原顺序提交；前端则从正确目标重新取指，建立新的年轻指令序列。

表6-1 阻塞与恢复控制

控制类型	典型来源	主要动作
局部stall	队列满、Cache/TLB等待、下游反压	保持相关流水寄存器及其上游状态
predict flush	分支方向或目标预测错误	恢复分支快照，清除分支后的年轻指令
global flush	精确异常、ERTN、refetch	清除全部年轻状态并选择新的取指地址
reset	外部低有效复位	初始化有效位、指针和控制状态

6.3 全局精确恢复

异常、ERTN和refetch在提交端触发global_flush。异常信息可以在取指、译码、地址转换或执行阶段产生，但在对应指令到达ROB队首前只作为状态随指令传递。提交异常时，CSR保存异常原因、异常PC和必要的地址信息，PC跳转到异常入口，所有年轻状态被清除。

ERTN根据CSR中保存的返回状态恢复取指；refetch用于需要重新建立后续执行环境的特权操作。三类事件均以已提交状态为边界，因此采用全局清空，而不使用分支快照。




图6-1 ROB按序提交与精确状态恢复

7 访存执行与Store Buffer

7.1 LSU流水

访存指令经过Issue、Read、Exec、MEM1、MEM2和Writeback六个阶段。Read阶段取得基址和Store数据，Exec阶段完成有效地址计算；MEM1阶段进行地址转换和访问属性检查，MEM2阶段选择Store Buffer转发或DCache返回数据；Load最终完成对齐与符号扩展并写回物理寄存器。

地址转换产生的TLB重填、页无效、特权和写权限异常随访存指令进入ROB。未缓存访问、CACOP、LL/SC和DBAR等操作还会引入额外顺序约束，相关指令只有在前序状态满足条件后才能继续。

7.2 Store Buffer

Store Buffer包含16个槽位，保存虚拟地址、物理地址、写数据、逐字节写使能、存储属性和branch ID。实现以尾指针到达15作为满条件，因此Store分派还要检查当前指针和可用状态。Store执行完成后只更新Buffer项，不立即改变Cache；对应ROB项到达队首并获得提交许可后，队首Store才能写入DCache。

分支恢复按照branch ID清除错误路径Store，全局恢复清除尚未提交状态。已经按序提交并进入写出阶段的Store继续遵循DCache握手完成，防止恢复操作丢失已经成为体系结构状态的存储更新。

7.3 Load转发与顺序检查

Load在访问DCache的同时查询Store Buffer。比较逻辑检查更老Store的地址和每个字节写使能，并从匹配项中选择顺序上最新的数据。若一个Load的全部请求字节均能由更老Store提供，则直接组合转发结果；其余字节由DCache返回数据补齐。

当更老Store的地址或数据尚未确定时，Load不能越过潜在相关关系。DBAR、LL/SC、未缓存事务、Cache busy和Store Buffer写出状态共同进入LSU的阻塞条件，使访存乱序执行不会破坏当前实现规定的程序顺序约束。




图7-1 LSU流水、Store Buffer与Load前递

8 Cache层次与外部存储访问

8.1 一级Cache

ICache与DCache均采用2路组相联结构，每路包含128组，每个Cache行为32 B，总容量各8 KiB。Cache行由8个32位Bank组成，标签、有效位和数据阵列并行完成查询。每组维护1位LRU状态；发生替换时优先选择无效路，两路均有效时选择LRU路。

ICache面向连续取指和分支重定向，DCache还要处理Store写入、字节使能、未缓存访问和CACOP维护。一级缺失请求由各自控制通路送往L2，回填完成后重新响应前端或LSU。

8.2 Victim Buffer与相邻行方向预取

DCache配置4项全相联Victim Buffer，保存被替换的完整Cache行。DCache缺失时先查询Victim Buffer；若命中，可在DCache与Victim项之间交换数据，减少近期冲突行再次访问时对L2的请求。四个Victim项使用精确LRU选择替换目标。

数据预取器包含16个训练项，以访问指令PC的[5:2]位选择项，以[31:6]位验证标签。每个训练项记录最近Cache行、加一或减一方向、方向有效性和二位置信度。当同一PC连续访问相邻Cache行并形成稳定方向后，预取器请求同方向的下一行。

预取目标必须与当前访问处于同一4 KiB页面，并避开已经pending或inflight的重复请求。该机制只识别正向或反向相邻行访问，不预测任意跨度地址。

8.3 L2 Cache

L2 Cache采用4路组相联结构，共512组，Cache行为32 B，总容量64 KiB。请求来源包括ICache、DCache、Victim Buffer、缓存维护、未缓存访问和预取。仲裁器选择请求后进行标签查询；命中事务直接返回数据或完成更新，缺失事务则选择替换路并启动脏行写回和新行回填。

L2使用RRIP记录各Cache行的预测重引用距离，并通过set dueling在SRRIP与BRRIP插入策略之间选择。专用样本组反馈更新10位PSEL，普通组依据PSEL倾向采用相应策略。该结构在保持有限替换状态的同时，对流式访问和具有重用特征的访问采取不同插入倾向。

表8-1 Cache层次参数

层级	组织	容量	Cache行	替换与辅助结构
ICache	2路 × 128组	8 KiB	32 B	每组1位LRU
DCache	2路 × 128组	8 KiB	32 B	每组1位LRU、4项Victim Buffer、方向预取
L2 Cache	4路 × 512组	64 KiB	32 B	RRIP、set dueling、10位PSEL

8.4 外部读写接口

L2与外部存储之间采用分离的读地址、读数据、写地址、写数据和写响应通道。读、写通路分别由独立状态机推进，可以同时保持各自事务。一次完整Cache行传输包含8个32位beat，未缓存访问则根据实际宽度和字节使能完成。

发生需要替换脏行的L2缺失时，回填读取和脏行写回事务可以在独立通道上重叠。L2仍跟踪当前请求的写回责任，在脏数据完成外部写入前不启动下一项会复用相关状态的请求，保证替换与回填顺序完整。




图8-1 一级Cache、L2与外部存储访问层次

9 MMU、TLB、CSR与异常中断

9.1 地址转换路径

MMU按直接地址模式、直接映射窗口和TLB翻译的优先级产生物理地址与存储访问类型。直接地址模式有效时，访问绕过分页转换；虚拟地址命中DMW0或DMW1时，根据窗口配置形成物理地址；其余地址查询TLB。

取指和数据访问分别连接独立查询端口，使ICache与LSU可以在各自流水中完成转换。查询结果同时提供物理页号、有效状态、权限、脏位和存储属性，用于形成物理地址并判断后续访问是否合法。

9.2 TLB结构与管理

TLB包含16个表项，支持取指s0、数据访问s1、TLBSRCH s2和INVTLB s3四类查询或管理用途。普通查询根据虚拟页号、地址空间标识和全局属性匹配表项，再按照奇偶页选择对应的物理页号和权限字段。

特权执行通路支持TLBWR、TLBFILL、TLBRD、TLBSRCH和INVTLB。TLBWR与TLBFILL写入表项，TLBRD把指定表项内容送回CSR，TLBSRCH根据查询结果更新索引状态，INVTLB按操作类型和匹配条件使表项失效。

9.3 地址转换异常

取指侧可产生TLB重填、取指页无效和取指特权异常；数据侧根据Load或Store类型产生TLB重填、Load页无效、Store页无效、页特权和页修改异常。异常编码、故障地址和指令PC随流水进入ROB，在异常指令到达队首时更新CSR并跳转到异常入口。

表9-1 MMU与异常处理

访问或操作	主要检查	处理结果
直接地址模式	DA配置和当前模式	直接形成物理访问
DMW访问	窗口命中和特权级	按窗口字段映射物理地址
普通取指	TLB命中、有效和取指权限	返回物理地址或产生TLBR/PIF/PPI
Load	TLB命中、有效和读权限	返回物理地址或产生TLBR/PIL/PPI
Store	TLB命中、有效、写权限和脏位	返回物理地址或产生TLBR/PIS/PPI/PME
TLB管理	指令类型、索引和匹配条件	查询、读写、填充或失效表项

9.4 CSR、异常与中断

CSR文件维护当前模式、异常配置、异常返回地址、故障地址、TLB管理、定时器、中断和直接映射窗口等状态。外部8位中断输入与CSR中的屏蔽和使能状态共同形成中断请求；提交控制在可接受的精确边界响应中断，保存返回状态并重定向PC。

ERTN恢复异常前的特权和中断状态，并使用CSR中保存的返回地址重新取指。CSR或TLB操作可能改变后续指令对地址和权限的解释，因此这些操作在精确提交后配合refetch清空年轻指令，重新建立一致的执行环境。




图9-1 MMU、TLB、CSR与异常控制关系

参考文献

- [1] 龙芯中科. 龙芯架构32位精简版参考手册V1.03[EB/OL]. [2025-08-18].
- [2] 姚永斌. 超标量处理器设计[M]. 北京:清华大学出版社, 2014.
- [3] 汪文祥, 邢金章. CPU设计实战[M]. 北京:机械工业出版社, 2021.
- [4] 胡伟武, 汪文祥, 等. 现代CPU设计[M]. 北京:机械工业出版社, 2026.