

# 基于 LoongArch 指令集的处理器设计

## 项目简介

本项目由西北工业大学参赛队伍设计，基于 LoongArch 指令集架构，实现了一款高性能的处理器。处理器采用经典的5级流水线结构，支持中断异常处理、TLB地址映射、Cache系统等高级功能，并通过了团队赛要求的功能与性能测试。

## 目录结构

- 基于 LoongArch 指令集的处理器设计
  - 项目简介
  - 目录结构
  - 一、项目概述
  - 二、整体技术方案
    - 1. 功能设计
    - 2. 性能优化
    - 3. 流水线详细设计
  - 三、中断异常处理
  - 四、存储管理单元(TLB)设计
  - 五、性能优化设计
  - 六、总结
  - 参赛信息

## 一、项目概述

处理器基于 LoongArch 指令集架构，采用经典的5级流水线设计，实现了中断异常处理、TLB地址映射单元、Cache系统等高级功能。

## 二、整体技术方案

### 1. 功能设计

- 流水线设计**：采用5级流水线（IF、ID、EXE、MEM、WB），通过AXI总线与内存交互。
- 冒险处理**：数据冒险采用前递机制，控制冒险采用阻塞与指令取消机制。
- 指令集实现**：支持46条基本用户态指令、中断异常指令、TLB与Cache维护指令。
- 高级功能**：设计CSR寄存器，支持中断异常处理与TLB地址映射。

### 2. 性能优化

- Cache设计**：指令Cache与数据Cache均为8KB，两路组相连，行大小为16字节。
- 时序优化**：采用预译码优化ID级时序，提升主频。
- 操作系统支持**：集成DiffTest接口，支持CACOP、CPUCFG等指令。

### 3. 流水线详细设计

- **控制机制**: 使用 `ready_go` 和 `allow_in` 握手信号实现级间同步与流控。
  - **冒险处理**: 数据冒险通过前递与阻塞解决, 控制冒险通过提前跳转与指令取消处理。
  - **AXI总线交互**: 使用 `arid` 区分指令与数据流, 通过握手信号确保传输正确性。
- 

### 三、中断异常处理

- **异常检测**: 分布式检测机制, 各级流水线负责特定类型异常。
  - **异常处理**: 异常信号传递至WB级统一处理, 使用 `wb_ex` 信号控制流水线状态。
- 

### 四、存储管理单元(TLB)设计

- **TLB结构**: 4KB容量, 16表项, 支持并行查找与多端口读写。
  - **地址转换模式**:
    - 直接地址翻译
    - 直接映射模式
    - 页表映射模式
  - **TLB异常**: 支持重填、页无效、权限异常和页修改异常处理。
- 

### 五、性能优化设计

- **指令Cache**: 8KB两路组相连, 伪随机替换算法, 四状态状态机控制 (IDLE、LOOKUP、MISS、REFILL)。
  - **数据通路优化**: Cache命中直接返回数据, 未命中时通过AXI总线填充。
- 

### 六、总结

本设计成功实现了基于 LoongArch 的高性能处理器, 具备完整的五级流水线、中断异常处理、TLB与Cache系统, 支持多种地址转换模式与异常处理机制, 具备良好的功能完整性与性能表现。

---

### 参赛信息

- **高校**: 西北工业大学
  - **队伍**: 西北工业大学 1 队
  - **队员**: 马子越、白梓豪、赵张阳、沈泽思
  - **指导教师**: 王党辉、王继禾
-