PRIMERA ACTIVIDAD EVALUABLE

1: Asignatura: FUNDAMENTOS de SISTEMAS DIGITALES

2: Título de la Actividad:

Diseño, Implementación, Simulación y Validación de un Circuito en Lógica Combinacional

3: Datos personales:

- Nombre y Apellidos: Luis Miguel Barquillo Romero

- DNI: 04205030D

- Centro asociado: Talavera de la Reina

4: Código de la actividad que le ha correspondido realizar: A_E_1_030

5: Enunciado.

Enunciado

Disponemos de una palabra de 4 bits, P(P3 P2 P1 P0), y de una señal adicional, X, con las que queremos controlar el funcionamiento de una Unidad Aritmético Lógica (ALU), pero la programación de la ALU no depende directamente de estas señales sino que depende de que el números de unos de la palabra P sea PAR o IMPAR junto con el valor "0" ó "1" de la variable X. Los datos de entrada sobre los que opera la ALU son dos palabras de 4 bits, A(A3 A2 A1 A0) y B(B3 B2 B1 B0), y los criterios que se usan para controlar las operaciones que realiza la ALU sobre estas 2 palabras son los siguientes:

- a) Si la palabra es par y x=1, la ALU hace la operación aritmética sin acarreo A PLUS AB.
- b) Si la palabra es par y x=0, la ALU hace la operación lógica $A \oplus B$.
- c) Si la palabra es impar y x=1, la ALU hace la operación aritmética con arrastre A PLUS 1.
- d) Si la palabra es impar y x=0 entonces la ALU debe ponerse a 1.

Diseñe el circuito completo. Es decir, diseñe el circuito del codificador y úselo para que la ALU realice las operaciones especificadas.

SOLUCIÓN:

6: Diseño de los distintos bloques funcionales (para cada uno de los bloques debe presentar: la tabla de verdad teórica, las expresiones lógicas de las variables de salidas y explicar el diseño realizado).

El primer paso para nuestro proyecto consistirá en analizar el funcionamiento de la ALU especificada en la hoja de instrucciones de nuestra práctica, en este caso es la SN74181. Para ello, haremos una búsqueda de la tabla de especificaciones de la misma, encontrando de manera inmediata documentación de modelo fabricado por la empresa Texas Instruments.

DNI: 04205030D

Siguiendo la hoja de características proporcionada, encontramos la siguiente tabla que nos dicta qué entradas tenemos que aplicar para obtener las operaciones deseadas.

S	SELECTION			ACTIVE – HIGH DATA				
				M = H	M = L; ARITHMET	TIC OPERATIONS		
S3	S2	S1	S0	LOGIC FUNCTIONS	C _n = H (no carry)	C _n = L (with carry)		
L	L	L	L	$F = \overline{A}$	F = A	F = A PLUS 1		
L	L	L	Н	$F = \overline{A+B}$	F = A+B	F = (A+B) PLUS 1		
L	L	Н	L	$F = \overline{A}B$	$F = A + \overline{B}$	$F = (A + \overline{B}) PLUS 1$		
L	L	Н	Н	F = 0	F = MINUS 1 (2's COMP)	F = ZERO		
L	Н	L	L	$F = \overline{AB}$	$F = A PLUS A\overline{B}$	$F = A PLUS A\overline{B} PLUS 1$		
L	Н	L	Н	F = <u>B</u>	$F = (A+B) PLUS A\overline{B}$	$F = (A+B) PLUS A\overline{B} PLUS 1$		
L	Н	Н	L	F = A ⊕ B	F = A MINUS B MINUS 1	F = A MINUS B		
L	Н	Н	Н	$F = A\overline{B}$	$F = A + \overline{B}$	$F = A\overline{B}$		
Н	L	L	L	$F = \overline{A+B}$	F = A PLUS AB	F = A PLUS AB PLUS 1		
Н	L	L	Н	$F = \overline{A \oplus B}$	F = A PLUS B	F = A PLUS B PLUS 1		
Н	L	Н	L	F = B	$F = (A + \overline{B}) PLUS AB$	$F = (A+\overline{B})$ PLUS AB PLUS 1		
Н	L	Н	Н	F = AB	F = AB MINUS 1	F = AB		
Н	Н	L	L	F = 1	F = A	F = A PLUS A PLUS 1		
Н	Н	L	Н	$F = A + \overline{B}$	F = (A+B) PLUS A	F = (A+B) PLUS A PLUS 1		
Н	Н	Н	L	F = A+B	$F = (A + \overline{B}) PLUS A$	$F = (A + \overline{B}) PLUS A PLUS 1$		
Н	Н	Н	Н	F = A	F = A MINUS 1	F = A		

Hemos resaltado en nuestra tabla de especificaciones aquellas operaciones que habremos de realizar para nuestra práctica, lo que nos lleva al siguiente resumen operacional:

Criterio	Operación	S3	S2	S1	S0	М	C _n
a)	A PLUS AB	Н	L	L	L	L	Н
b)	A⊕B	L	Н	Н	L	Н	Х
c)	A PLUS 1	L	L	L	L	L	L
d)	1	Н	Н	L	L	Н	Х

Hecho esto, nuestro siguiente paso será el de implementar un circuito que analice la paridad de la palabra P(P3,P2,P1,P0).

Recordemos que la paridad PAR es aquella función cuyo resultado sea 0 cuando el número de bits a 1 en la entrada sea par, y 0 cuando sea impar.

Por tanto, y para una palabra P(P3,P2,P1,P0) de 4 bits, la tabla de la verdad sería la que sigue:

DNI: 04205030D

Р3	P2	P1	P0	Paridad
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0
Α	В	С	D	F(A,B,C,D)

La función que representa esta tabla sería la siguiente:

$$F(P3,P2,P1,P0) = \overline{P3 \cdot P2 \cdot P1 \cdot P0} + \overline{P3 \cdot P2 \cdot P1 \cdot P0}$$

Si intentamos simplificar dicha función utilizando una tabla de Karnaugh, obtendremos el siguiente resultado:

	P3P2	P3P2	P3P2	P3P2
P1P0	0	1	0	1
P1P0	1	0	1	0
P1P0	0	1	0	1
P1P0	1	0	1	0

La tabla nos indica que la función es irreducible, pero sabemos que la equivalencia a esta función es la de aplicar la operación XOR sobre los 4 bits de entrada, de modo que podríamos simplificar de la siguiente manera:

$$\lambda = F(P3,P2,P1,P0) = P3 \oplus P2 \oplus P1 \oplus P0$$

DNI: 04205030D

En adelante, al resultado de la función anterior lo llamaremos λ (lambda) para simplificar.

De este modo, si volvemos a la tabla anterior de nuestro resumen operacional, y aplicando las condiciones de criterio que nos solicitan obtenemos el siguiente resultado:

λ	Х	Operación	S3	S2	S1	S0	М	C _n
0	1	A PLUS AB	1	0	0	0	0	1
0	0	A⊕B	0	1	1	0	1	-
1	1	A PLUS 1	0	0	0	0	0	0
1	0	1	1	1	0	0	1	-

Visto esto, ya podemos obtener las funciones simplificadas que aplicaremos para cada uno de los pines de nuestra ALU, que serán las siguientes:

$$S3 = \overline{\lambda}X + \lambda \overline{X} = \lambda \oplus X \qquad S2 = \overline{\lambda}\overline{X} + \lambda \overline{X} = \overline{X} \qquad S1 = \overline{\lambda}\overline{X}$$

$$S0 = 0 \qquad M = \overline{\lambda}\overline{X} + \lambda \overline{X} = \overline{X} \qquad \overline{C}_n = \overline{\lambda}X = \overline{\lambda} \ (*)$$

- (*) Teniendo en cuenta que en el segundo caso el valor de \overline{C}_n se ignorará, podemos obviar la variable X, en favor de simplificar solamente según el resultado λ de la paridad de la palabra P.
- **7:** Implementación de cada uno de los bloques funcionales en el simulador (para cada uno de los bloques debe presentar: el esquema, el cronograma resultante y la verificación de que su funcionamiento es el deseado).

El circuito lo veremos por partes. En primer lugar, nuestro circuito de análisis de paridad, que, debido a la aplicación de la propiedad conmutativa, podemos construirlo de 2 formas:

Forma 1: 3 operadores XOR en serie




Figura 1: $F(P3,P2,P1,P0) = ((P3 \oplus P2) \oplus P1) \oplus P0$

Forma 2: 2 operadores XOR en paralelo + 1 XOR en serie.




Figura 2: $F(P3,P2,P1,P0) = (P3 \oplus P2) \oplus (P1 \oplus P0)$

Aunque el resultado de ambos sea el mismo, la segunda forma opera de manera más rápida, dado que las dos primeras operaciones las realiza en paralelo, por lo que reduce el tiempo de respuesta en lo que tarda una puerta lógica en proporcionar su resultado. De modo que elegiremos para nuestra práctica la forma expresada en la Figura 2.

Este es el resultado de la simulación de nuestro controlador de paridad:




Figura 3: Resultado simulación detector de paridad.

Visto esto, vamos a realizar el montaje completo de nuestro circuito hasta llegar a la entrada de nuestra ALU.

Ahora contamos con un tercer reloj, correspondiente al valor de la señal X adicional, una entrada LO, la propia ALU y los componentes necesarios para la ejecución de las funciones que antes se detallaron.




Figura 4: Aplicación de las funciones a las entradas S3, S2, S1, S0, M y \overline{C}_n del ALU

Y el resultado de la simulación de este circuito sería el siguiente:




Figura 5: Resultado de la simulación sobre los pines S3, S2, S1, S0, My C_n

Podemos notar en esta simulación algunos retrasos causados por el tiempo de respuesta en la salida de los distintos componentes. Estos retrasos son casi inapreciables y se despreciará su influencia en el resultado.

DNI: 04205030D

8: Descripción de los parámetros usados en la implementación final de cada bloque (debe presentar los tiempos de los generadores de pulsos que ha usado para probar cada uno de los circuitos).

Para las entradas de nuestra palabra de control de 4 bits hemos utilizado cuatro elementos DigClock a los que hemos dado tiempos de 2, 4, 8 y 16uS respectivamente, mientras que la señal adicional X utilizará un tiempo de 1uS. Estas diferencias nos permitirán apreciar todas las posiblidades en cualquiera de las combinaciones dadas durante un intervalo de 32uS que hemos aplicado a toda la simulación.

Por otra parte, usaremos una entrada LO para conectarla directamente al pin SO de nuestro ALU, dado que este pin, en cualquiera de las operaciones que vayamos a realizar, debe tener un valor constante de 0.

Por último, y para realizar las pruebas del siguiente apartado, utilizaremos una colección de entradas HI y LO para simular los valores de A, B y P en base a las verificaciones que nos solicitan.

9: Implementación del circuito completo en el simulador (debe unir todos los bloques y presentar: el esquema, el cronograma resultante y la verificación de que la ALU realiza las operaciones pedidas de acuerdo con las condiciones de control).

Para esta verificación debe usar las siguientes palabras:

P(P3 P2 P1 P0) = (1011) con X=0 y con X=1

P(P3 P2 P1 P0) = (1010) con X=0 y con X=1

Y como datos de entrada sobre los que opera la ALU las palabras:

A(A3 A2 A1 A0) = (1011)

B(B3 B2 B1 B0) = (0110)

La unión de bloques y circuito completo ya fueron implementados en el punto 7 de este proyecto, por lo que ahora nos centraremos en la realización de tests y verificación de un correcto resultado.

Para la realización de las pruebas propuestas, vamos a sustituir nuestros DigClock por combinaciones de entradas HI y LO, de modo que tendremos los valores constantes que nos solicita cada una de las pruebas.

A continuación mostraremos el circuito adaptado para cada uno de los test que realizaremos, con voltímetros colocados en las entradas y a la salida de la ALU para poder identificar correctamente los valores en la gráfica resultante.

TEST 1:

P(P3, P2, P1, P0) = (1011)	X = 0			
A(A3, A2, A1, A0) = (1011)	B(B3, B2, B1, B0) = (0110)			
Resultado esperado: F = 1 (1111)				




Figura 6: TEST 1: P(P3,P2,P1,P0) = (1011); X = 0




Figura 7: Resultado TEST 1

Leyenda	Entrada	Valor	Leyenda	Salida	Valor	
OR1T1D:A	Entrada P3	1	U9:F3bar	Salida ALU F3	1	
OR1T1D:B	Entrada P2	0	U9:F2bar	Salida ALU F2	1	
OR2T1B:A	Entrada P1	1	U9:F1bar	Salida ALU F1	1	
OR2T1B:B	Entrada PO	1	U9:F0bar	Salida ALU F0	1	
\$D_LO	Entrada Señal X	0	TEST REALIZADO CON ÉXITO			

TEST 2:

P(P3, P2, P1, P0) = (1011)	X = 1		
A(A3, A2, A1, A0) = (1011)	B(B3, B2, B1, B0) = (0110)		
Resultado esperado: F = A PLUS 1 (1100)			




Figura 8: TEST 2: P(P3,P2,P1,P0) = (1011); X = 1




Figura 9: Resultado TEST 2

Leyenda	Entrada	Valor	Leyenda	Salida	Valor	
OR1T2D:A	Entrada P3	1	14:F3bar	Salida ALU F3	1	
OR1T2D:B	Entrada P2	0	14:F2bar	Salida ALU F2	1	
OR2T2B:A	Entrada P1	1	14:F1bar	Salida ALU F1	0	
OR2T2B:B	Entrada PO	1	14:F0bar	Salida ALU FO	0	
\$D_HI	Entrada Señal X	1	TEST REALIZADO CON ÉXITO			

TEST 3:

P(P3, P2, P1, P0) = (1010)	X = 0			
A(A3, A2, A1, A0) = (1011)	B(B3, B2, B1, B0) = (0110)			
Resultado esperado: F = A⊕B (1101)				




Figura 10: TEST 3: P(P3,P2,P1,P0) = (1010); X = 0




Figura 11: Resultado TEST 3

Leyenda	Entrada	Valor	Leyenda	Salida	Valor	
OR1T3D:A	Entrada P3	1	19:F3bar	Salida ALU F3	1	
OR1T3D:B	Entrada P2	0	19:F2bar	Salida ALU F2	1	
OR2T3B:A	Entrada P1	1	19:F1bar	Salida ALU F1	0	
OR2T3B:B	Entrada PO	0	19:F0bar	Salida ALU F0	1	
\$D_LO	Entrada Señal X	0	TEST REALIZADO CON ÉXITO			

TEST 4:

P(P3, P2, P1, P0) = (1010)	X = 1			
A(A3, A2, A1, A0) = (1011)	B(B3, B2, B1, B0) = (0110)			
Resultado esperado: F = A PLUS AB (1101)				




Figura 12: TEST 4: P(P3,P2,P1,P0) = (1010); X = 1




Figura 13: Resultado TEST 4

Leyenda	Entrada	Valor	Leyenda	Salida	Valor
OR1T4D:A	Entrada P3	1	19:F3bar	Salida ALU F3	1
OR1T4D:B	Entrada P2	0	19:F2bar	Salida ALU F2	1
OR2T4B:A	Entrada P1	1	19:F1bar	Salida ALU F1	0
OR2T4B:B	Entrada PO	0	19:F0bar	Salida ALU F0	1
\$D_HI	Entrada Señal X	1	TEST REALIZADO CON ÉXITO		

DNI: 04205030D

10: Comentarios: Explique los problemas/dificultades encontrados y la forma y procedimiento por el que los ha resuelto.

El único problema con el que me topé durante el desarrollo de esta práctica fue que en la documentación de Texas Instruments sobre la ALU 74181 aparecían 2 tablas de combinaciones distintas, según se realice la activación por High o por Low, y desconocía cuál de ellas se correspondía con la que implementa el simulador.

Supuse, desde el primer momento que, dado que en la primera tabla no aparecía una de las operaciones que se solicitan en esta práctica (A PLUS AB), que sería la segunda la correcta, pero debía asegurarme de ello.

Para resolver mi duda, lo que hice fue simular la siguiente operación en OrCAD:

S3	S2	S1	S0	M	Cn
Н	Н	L	L	Н	-

Esto es debido a que en una de las tablas el resultado debería dar (0000) y en la otra el opuesto (1111).

Como el resultado obtenido en el simulador fue F = 1, confirmé que la tabla correcta de la documentación es la segunda.