# **Direkte Digitale Synthese** Eine Einführung

Von Robert Lacoste (F)

Signalgeneratoren gehören zum angestammten Inventar jedes Elektronikers. Ein etabliertes Verfahren, das dort angewendet wird, ist die Direkte Digitale Synthese (DDS), eine Schaltungstechnik, die auf der Phase Locked Loop (PLL) aufbaut. Der Grundgedanke ist vergleichsweise einfach, die Hürden stecken im Detail.

In den vorangegangenen Beiträgen dieser Artikelreihe hatten wir uns mit dem Quarz als frequenzbestimmendem Element von Oszillatoren [1] und mit der Technik der phasenverriegelten Schleife (PLL) befasst [2]. Zur Erinnerung: Ein spannungsgesteuerter Oszillator (Voltage Controlled Oscillator, VCO), kombiniert mit einer PLL, erzeugt ein frequenzstabiles Signal mit quasi-wahlfreier Frequenz. Die Frequenz des generierten Signals ist mit der Frequenz eines stabilen Bezugssignals phasenverriegelt, das Bezugssignal wird in der Regel von einem hoch präzisen Quarzoszillator erzeugt.

Zahlreiche Anwendungen, insbesondere in der HF-Technik, kommen nicht oder nur schwer ohne PLL aus. Leider hat auch die PLL ihre Grenzen, ihr Verhalten ist nicht ideal. Frequenzvariable Signalgeneratoren, bestehend aus VCO und PLL, haben eine endliche Auflösung der Frequenz. Die Schrittweite, mit der sich die Frequenz durchstimmen lässt, kann nicht unendlich niedrig sein. Für eine weitere Unzulänglichkeit ist der analoge Tiefpass verantwortlich, der in der Regelschleife eingefügt sein muss. Der Tiefpass bewirkt, dass Zeit vergeht, bis die PLL den stabilen Zustand erreicht. Da diese Zeit nicht Null sein kann, arbeitet das System nach jeder Frequenzänderung kurzzeitig instabil. Eine alternative Technik der Signalerzeugung, die diese Handicaps nicht kennt, ist die Direkte Digitale Synthese (Direct Digital Synthesis, DDS). Um sie geht es in diesem dritten Beitrag.




Bild 1. Ein digitaler Signalgenerator entsteht, wenn ein Binärzähler die Adressleitungen eines ROM durchschaltet, das die Abtastwerte der Schwingungsform enthält. Die Werte steuern einen D/A-Wandler, das Ausgangssignal wird von einem Tiefpass geglättet.




Bild 2. Die Architektur einer DDS, sie ist eine Variante des Signalgenerators aus dem ersten Bild. Das Hinzufügen eines Phasenregisters und eines binären Addierers führt zu einer wesentlich höheren Frequenzauflösung.

## **DDS - das Prinzip**

Die simpelste Methode, ein periodisches, quasi-analoges Signal wie beispielsweise ein Sinussignal digital zu erzeugen, ist in Bild 1 dargestellt. Diskrete Abtastwerte der Schwingungsform werden in einem digitalen Speicher abgelegt, ein digitaler Zähler an den Adressleitungen schaltet die Werte der Reihe nach zu den Datenausgängen durch, und ein Digital-Analog-Wandler (Digital Analog Converter, DAC) rekonstruiert daraus die gespeicherte Schwingungsform. Was noch fehlt, ist das Taktsignal mit der Frequenz  $F_{Takt}$  am Eingang des Zählers. Wenn der digitale Speicher in periodischen Intervallen ausgelesen wird, erscheint am DAC-Ausgang ein periodisches Signal, das die gespeicherte Schwingungsform aufweist. Die Frequenz dieses Signals beträgt  $F_{Takt}$  /  $2^N$ , wobei N gleich der Bitbreite des Zählers ist. Das treppenförmig gestufte Ausgangssignal des DAC muss einen Tiefpass durchlaufen, damit ein möglichst kontinuierliches Sinussignal entsteht. Nach dem Theorem von Nyquist und Shannon muss die Eckfrequenz dieses Tiefpasses etwas niedriger als die Hälfte der Taktfrequenz liegen. Die vorstehend beschriebene Methode der Signalerzeugung ist zwar mit gutem Ergebnis realisierbar, doch leider ist sie wenig flexibel. Um die Frequenz des erzeugten Signals zu ändern, müsste N, also die Bitbreite des Zählers geändert werden. Damit wäre eine Anpassung der Speicherplatz-Anzahl verbunden, was nicht ganz einfach zu bewerkstelligen ist. Wenn alternativ die Taktfrequenz veränderlich ist, würde dies zum gleichen Ziel führen. Ein hoch stabiles, frequenzvariables Taktsignal lässt sich bekanntlich mithilfe einer PLL generieren, der Bogen zwischen der digitalen Signalform-Synthese und der PLL ist geschlossen.

these und der PLL ist geschlossen. Die DDS ist eine Erweiterung des grundlegenden Konzepts, das Funktionsschema ist in Bild 2 skizziert. Statt sequentiell die Elemente einer Tabelle auszulesen, die in ihrer Gesamtheit das Abbild einer Signalperiode sind, arbeitet die DDS mit einem Register, das hier Phasenregister genannt wird. Das Register hat einen Umfang von beispielsweise N bit. Mit jedem Taktimpuls inkrementiert die DDS das Register um den konstanten Wert W, das Phasen-Inkrement. Die höherwertigen Bits des Phasenregisters bilden einen Pointer, der auf die Elemente einer Tabelle zeigt. Die Tabelle enthält auch hier das Abbild einer Periode des zu generierenden Signals. Die Tabellenwerte steuern einen DAC, das Ausgangssignal des DAC durchläuft einen analogen Tiefpass, er liefert das Ergebnis der Signalsynthese. Angenommen das Phasen-Inkrement W ist gleich 1. In diesem Fall werden 2<sup>N</sup> Taktimpulse benötigt, um die Tabellenelemente vollständig zu durchlaufen, so dass eine Periode des Ausgangssignals erzeugt wird. Die Frequenz des Ausgangssignals beträgt dann F<sub>Takt</sub> / 2<sup>N</sup>, was exakt der Frequenz im ersten Beispiel entspricht. Wenn dagegen W = 2 ist, wird die Tabelle mit doppelter Geschwindigkeit durchlaufen, so dass die Frequenz des Ausgangssignals  $2 \cdot F_{Takt} / 2^{N}$  beträgt. Für andere Werte von W gilt die Beziehung entsprechend. Nach der Methode der DDS können folglich Signale beliebiger Frequenzen gemäß der Beziehung W  $\cdot$  F<sub>Takt</sub> / 2 generiert werden. Trotzdem ist eine Einschränkung vorhanden: Nach dem Abtasttheorem sind etwas mehr als zwei Abtastmuster (Samples) für eine Periode nötig, um eine Periode, beispielsweise eines sinusförmigen Signals, zu rekonstruieren. Der maximale Wert für W beträgt deshalb 2<sup>N-1</sup> – 1. In diesem Fall ist die Frequenz des Ausgangssignals fast gleich der halben Taktfrequenz. Die Kenntnis dieses Zusammenhangs ist wichtig, um zu erkennen, dass die DDS anders




Bild 3. Die Simulation veranschaulicht die Wirkung des "Phasenrads" einer DDS. Bei jedem Taktimpuls wird ein fester Winkel zum Phasenregister hinzugefügt. Da dieses Phasen-Inkrement meistens nicht durch 360° teilbar ist, sind die Punkte aufeinander folgender Signalperioden nicht deckungsgleich. Daraus resultiert die für die DDS charakteristische hohe Frequenzauflösung.

als ein simpler digitaler Frequenzteiler arbeitet. Die Simulation, die in Bild 3 wiedergegeben ist, soll dies weiter verdeutlichen: Da das Phasen-Inkrement normalerweise nicht durch 2<sup>N</sup> teilbar ist, weichen die Werte des Phasenregisters in jeder Periode von den Werten der vorangegangenen Periode ab. Dagegen folgt die Frequenz des Ausgangssignals strikt dem beschriebenen Zusammenhang. Die Stärke der DDS lässt sich am besten an einem Zahlenbeispiel demonstrieren. Angenommen das Phasenregister hat den Umfang 32 bit und die Frequenz des Referenzsignals beträgt 20 MHz, dann lassen sich Signale mit Frequenzen zwischen  $1 \cdot 20 \text{ MHz} / 2^{32} = 0,0046 \text{ Hz} \text{ und}$  $(2^{31} - 1) \cdot 20 \text{ MHz} / 2^{32} = 9,999999 \text{ MHz}$ generieren. Die Schrittweite der Frequenzen beträgt 0,0046 Hz, ein erstaunlicher Wert! Infolge der Begrenztheiten des Tiefpasses (dazu später mehr) liegt in der Praxis die höchste erreichbare Frequenz etwas niedriger, doch dadurch werden die Stärken der DDS kaum geschmälert.

## Anpassungsfähig und flexibel

Wenn der unumgängliche Tiefpass einmal außer Betracht bleibt, arbeitet eine DDS vollständig digital. Deshalb bedarf es keines hohen Aufwands, um die Frequenz des Ausgangssignals ohne Verzögerung und ohne Phasendifferenz "on the fly" zu variieren: Es muss lediglich ein neuer Wert in das Phasen-Inkrement-Register geladen werden. Ebenso lässt sich mit

geringen Änderungen der Architektur, wie Bild 4 veranschaulicht, auf digitalem Weg fast jede Modulationsart realisieren. Das Schalten zwischen zwei Phasen-Inkrement-Werten hat eine FSK-Modulation des Ausgangssignals zur Folge (Frequency Shift Keying). Durch Addieren eines konstanten Werts zum Inhalt des Phasenregisters entsteht eine Phasenoder PSK-Modulation (Phase Shift Keying). Auch das Vorschalten eines digitalen Multiplizierers vor den DAC ist möglich, das Ergebnis ist eine Amplitudenmodulation. Das Verfahren der DDS ist keineswegs auf sinusförmige Signale beschränkt. Durch Programmieren der Tabelle lassen sich mit der DDS periodische Signale beliebiger Schwingungsformen erzeugen. Wegen des unumgänglichen Tiefpasses am Ausgang sinkt allerdings die maximale Signalfrequenz beträchtlich. Nicht sinusförmige periodische Signale enthalten definitionsgemäß harmonische Signalanteile, die Frequenzen liegen um ein Vielfaches höher als die Frequenz des Grundsignals. Die maximale Ausgangsfrequenz muss unter der Grenze liegen, bei der die Harmonischen noch nicht vom Tiefpass abgeschnitten werden. Andererseits darf die Eckfrequenz des Tiefpasses höchstens etwas weniger als die Hälfte der Taktfrequenz sein. Am Beispiel des digitalen Signalgenerators 33220A von Agilent wird dies deutlich: Das Gerät wird von einem 50-MHz-Taktsignal gesteuert, es erzeugt periodische Signale beliebi-




Bild 4. Die Architektur eines DDS-Signalgenerators lässt sich unkompliziert durch Funktionen erweitern, die das Signal in seiner Frequenz, Phase oder Amplitude modulieren.

ger Schwingungsformen. Laut Datenblatt beträgt die Frequenzobergrenze sinusförmiger Signale 20 MHz, bei dreieckförmigen Signalen sinkt sie auf nur 200 kHz. Der Grund dürfte jetzt klar sein.

## Die Funktion sin(x)/x

Auch für die DDS gilt die Erkenntnis, dass es kein Licht ohne Schatten gibt. Wie bei vielen digitalen Systemen beginnen die Schwierigkeiten beim Übergang von der digitalen zur analogen Welt. Bei der DDS ist dies der Tiefpass am Ausgang, er ist tatsächlich unentbehrlich. Die Synthese eines sinusförmigen Signals ergibt am Ausgang des DACs kein kontinuierliches Signal, das Signal nähert sich der Sinusform stufenweise an. Die Stufen entsprechen den Werten der Sinusschwingung zu den Zeitpunkten der Taktimpulse.




Bild 5. Diese Simulation zeigt das Spektrum eines DDS-Signals. Das 16 bit breite Phasenregister wird mit 1 GHz getaktet, das Phasen-Inkrement hat zwei unterschiedliche Werte (links  $F_{out}$ =78 MHz, rechts  $F_{out}$ =239 MHz). Die Amplitude der Grundfrequenz sinkt mit steigender Frequenz nach der Funktion  $\sin(x)/x$  (grüne Kurve). Die Spiegelsignale folgen der gleichen Funktion.

Um dieses Signal nicht im Zeitbereich, sondern im Frequenzbereich zu betrachten, haben wir eine DDS mit SciLab simuliert (Bild 5), eine Open-source-Software, mit der digitale mathematische Operationen ausgeführt werden können. Das erste Problem besteht darin, dass das DAC-Ausgangssignal so genannte Spiegelsignale (Images) enthält. Am DAC-Ausgang erscheint nicht nur das Signal mit der Frequenz  $F_{Aus}$ , es ist überlagert von Signalanteilen mit den Frequenzen  $\begin{array}{l} \textbf{F}_{\text{Takt}} - \textbf{F}_{\text{Aus}} \text{ und } \textbf{F}_{\text{Takt}} + \textbf{F}_{\text{Aus}} \text{, } 2 \cdot \textbf{F}_{\text{Takt}} - \textbf{F}_{\text{Aus}} \\ \text{und } 2 \cdot \textbf{F}_{\text{Takt}} + \textbf{F}_{\text{Aus}} \text{, und so weiter. Bei} \end{array}$ genauem Betrachten von Bild 5 lässt sich erkennen, dass die Spiegelfrequenzen einer mathematischen Funktion des Typs sin(x)/x folgen.

Anmerkung: Die Funktion sin(x)/x, auch "si-Funktion" oder "Spaltfunktion" genannt, ist in der digitalen Signalverarbeitung fast allgegenwärtig. Das liegt daran, dass sie die Fourier-Transformierte eines Impulses der Länge 1 / f ist. Doch das wollen wir an dieser Stelle nicht vertiefen...

Die Existenz der Spiegelsignale bedeutet, dass ein Tiefpass die unerwünschten Signalanteile möglichst vollständig eliminieren muss, während das Nutzsignal den Tiefpass möglichst ungedämpft passieren soll. Ein Problem entsteht, wenn die Frequenz des Nutzsignals sehr nahe bei der Frequenz F<sub>Takt</sub> / 2 liegt. Dann rückt, wie in Bild 6 skizziert, das erste Spiegelsignal  $(F_{Takt} - F_{Aus})$  in unmittelbare Nähe des Nutzsignals. Daraus folgt, dass Signale mit Frequenzen nahe dieser Grenze nicht generiert werden können. Dies wäre nur mit einem unendlich steilen Tiefpass möglich, doch ein solcher Tiefpass lässt sich nicht realisieren.

Das nächste Problem besteht darin, dass die Amplitude des Nutzsignals mit steigender Frequenz nicht konstant ist, da auch sie der Funktion sin(x)/x folgt. Der Abfall der Amplitude beim Annähern an die Nyquist-Frequenz muss nötigenfalls kompensiert werden. Ohne Kompensation beträgt der Abfall der Signalleistung bei dieser Frequenz 3,92 dB, ein Wert, der nicht vernachlässigbar ist.

Übrigens kann anstelle des Grundsignals auch ein Spiegelsignal als Nutzsignal dienen. In diesem Fall muss der Tiefpass durch einen geeigneten Bandpass ersetzt werden. Die Frequenzen der generierten Signale können dann oberhalb der Nyquist-Frequenz liegen. Die Amplituden haben jedoch signifikant niedrigere Werte.

GRUNDLAGEN




Bild 6. Der Tiefpass hat zentrale Bedeutung, denn er darf die Grundschwingung nicht zu stark dämpfen, die Spiegelsignale müssen dagegen möglichst eliminiert werden. Deshalb muss der Tiefpass steil sein, insbesondere wenn die Signalfrequenz in der Nähe der Nyquist-Frequenz liegt.



PLL für lokale Oszillatoren, DDS für modulierte Signale

## Unzulänglichkeiten

Ein sinusförmiges Nutzsignal ist auch nach Eliminieren der Spiegelsignale weit entfernt vom Ideal. Die Anzahl der Bits im Phasenregister ist nicht unendlich, und dies gilt auch für den Umfang der Schwingungsform-Tabelle und die Bitbreite des DACs. Die begrenzte Bitbreite des DACs verursacht einen Quantisierungsfehler, der sich als Rauschen im Spektrum des Ausgangssignals bemerkbar macht. Zur Illustration haben wir die DDS-Simulation mit Scilab so modifiziert, dass das Spektrum des Signals betrachtet werden kann, das am Ausgang eines 8-bit-DACs liegt (**Bild 7**). Der Theorie zufolge beträgt das Signal-Rausch-Verhältnis der Signalabtastung 1,76 + 6,02  $\cdot$  B dB, wobei B die Auflösung des DACs in Bit ist. Mit einem 8-bit-D/A-Wandler ist also ein Signal-Rausch-Verhältnis von 1,76 + 6,02  $\cdot$  8 dB = 50 dB erreichbar. Das Quantisierungsrauschen lässt sich mindern, indem das Signal einen schmalen Bandpass um die Frequenz des Ausgangssignals durchläuft. Das Rauschen sinkt ferner, wenn die Taktfrequenz erhöht wird, ohne die Eckfrequenz des Tiefpasses zu ändern.

Eine weitere Unzulänglichkeit beruht darauf, dass die Bitbreite N des Akkus





Bild 7. In dieser Simulation ist das Quantisierungsrauschen des DACs erkennbar. Die DDS, getaktet mit 1 GHz, erzeugt hier ein Signal mit der Frequenz 78 MHz.

# **FlowCAD**

## Elektronik einfach erklärt

100+ kostenlose Video-Tutorials mit PSpice-Schaltungen zum selbst simulieren



FlowCAD stellt auf YouTube mehr als 100 Tutorials zu Grundschaltungen der Elektronik zur Verfügung.

In den Videos werden die elektronischen Schaltungen schrittweise und verständlich erklärt. Die Funktion der Schaltungen wird mit PSpice simuliert.

Alle Schaltungen stehen zum kostenlosen Download zur Verfügung und können so selbst schnell mit der PSpice LITE Version nachvollzogen werden.

Mehr Informationen unter:

Youtube.de/FlowCAD

oder

www.FlowCAD.de/uni

PSpice **cādence**°



Die PLL zeigt ihre Stärken bei lokalen Oszillatoren, die DDS bei der Modulation von Signalen. In manchen Bausteinen sind beide Systeme auf einem gemeinsamen Chip integriert.

nicht unendlich sein kann. Der Umfang der Schwingungsform-Tabelle ist oft erheblich niedriger als 2<sup>N</sup>, weil nur die hohen Bits des Phasenregisters verwendet werden. Die Folge ist, dass im Frequenzspektrum parasitäre Signale unterschiedlicher Frequenzen auftreten. Auch hier lässt sich der Effekt quantitativ aus der Theorie ableiten: Die relative Leistung des stärksten parasitären Signals beträgt näherungsweise -6,02 · P dBc, wobei P die Anzahl der Adressbits in der Schwingungsform-Tabelle ist. Das Problem besteht darin, dass die Frequenzen und Amplituden der parasitären Signale gleichzeitig eine Funktion des Phasen-Inkrements sind. Auch wenn die Frequenz der DDS nur geringfügig variiert wird, verhalten sich die parasitären Signale völlig anders. In der Praxis wirkt sich insbesondere dieser Effekt äußerst störend aus. Andererseits ist das Verhalten einer DDS vollständig im Voraus berechenbar. Unterstützt wird dies durch leistungsstarke Tools für die Simulation integrierter DDS-Bausteine, viele Tools sind bei den Herstellern kostenlos erhältlich.

### Software-DDS

Genug der Theorie, nun zur Praxis: DDS-Signalgeneratoren existieren nicht nur als integrierte, in Silizium gegossene Bausteine, sie lassen sich auch mit der Firmware eines Mikrocontrollers realisieren. Angenommen es soll ein sinusförmiges Signal, Frequenz 7117 Hz, mit einem Mikrocontroller PIC16F629A von Microchip generiert werden, die Taktfrequenz des PIC beträgt 20 MHz. Die Frequenz 7117 Hz ist nicht willkürlich gewählt, sie gehört zu den DTMF-Frequenzen, mit denen analoge Telefone oder Steuerungen arbeiten. Ein nahe liegender Lösungsansatz besteht darin, einen Timer des PIC so zu konfigurieren, dass an einem Ausgang ein PWM-Signal der gewünschten Frequenz erscheint. Was dann noch fehlt, ist lediglich ein dazu passender analoger Tiefpass. Beim PIC16F629A werden die Timer mit einem Viertel der Taktfrequenz hochgezählt, im Beispiel sind dies 20 MHz / 4 = 5 MHz. Da Timer nur mit ganzzahligen Werten geladen werden können, hat das Ausgangssignal entweder die Frequenz 5 MHz / 702 = 7122 Hz oder 5 MHz / 703 = 7112 Hz. Nach diesem Konzept ist folglich ein Signal mit der exakten Frequenz 7117 Hz nur näherungsweise realisierbar.

Mit dem gleichen Mikrocontroller lässt sich eine deutlich höhere Genauigkeit erzielen, wenn die Firmware eine Software-DDS ausführt. Ein Timer wird so konfiguriert, dass die Interruptfrequenz wesentlich höher als 2 · 7117 Hz liegt, sie kann beispielsweise 50 kHz betragen. Bei jedem Interrupt wird ein fester Wert W zu einem 16 bit breiten Phasenregister addiert. Der Phasenregister-Inhalt wird mit einer im ROM abgelegten Tabelle in die Sinusform konvertiert, die Tabelle enthält beispielsweise 256 Werte. Ein DAC des Mikrocontrollers setzt die Werte in ein treppenbehaftetes Sinussignal um, und ein 10-kHz-Tiefpass formt daraus das gewünschte Sinussignal. In der Simulation, die Bild 8 zeigt, wurde dieses Konzept realisiert. Der DAC besteht aus einem simplen R-2R-Widerstandsnetzwerk der Breite 4 bit. Zwei Opamps vom Typ MCP6002 arbeiten als Signalpuffer und Tiefpass. Aus der Simulation folgt, dass das Ausgangssignal nach Durchlaufen des Tiefpasses sinusförmig ist, die Frequenz beträgt 7117 Hz.

Wir haben die Simulation mit VSM von Labcenter durchgeführt, das Bestandteil des Software-Pakets Proteus ist. Mit VSM lässt sich nicht nur die analoge Schaltung (Widerstände, Tiefpass), sondern auch die vom Mikrocontroller ausgeführte Firmware simulieren. Allerdings gehören Proteus und VSM nicht zu den kostenlosen Tools. Ist die Lösung mit der Software-DDS der zuvor beschriebenen Methode überlegen? Da die DDS eine echte 16-bit-DDS ist, kann sie jedes Signal der Frequenz W · 50 kHz / 65536 generieren. Wenn W den Wert 9328 hat, beträgt die Frequenz des Ausgangssignals 7116,69 Hz. Dieser Wert liegt deutlich näher an der angestrebten Frequenz 7117 Hz als im ersten Fall.

# The Unit Design Copy Source Dokes (Datery Trendeds System Fells) | Copy | Copy Source Dokes (Datery Trendeds System Fells) | Copy Source Dokes (Datery Trendeds System Fells) | Copy Source Dokes (Datery Trended System Fells) | Copy Source Dokes (

Bild 8. Dies ist die Simulation eines mit Software realisierten DDS-Signalgenerators. Der Mikrocontroller ist ein Typ aus der PIC-Familie von Microchip, der 4-bit-DAC besteht aus vier Widerständen. Die Simulation wurde mit VSM des CAD-Pakets Proteus von Labcenter durchgeführt.

## Silizium

Eine Software-DDS kann zwar zweckmäßig sein, doch der Einsatz eines integrierten DDS-Bausteins ist eine mindestens ebenso spannende Lösung. Als unangefochtener Marktführer in diesem Segment gilt der GRUNDLAGEN KU

Hersteller *Analog Devices* (www.analog.com/dds). Wir können hier nur einige Beispiele nennen: Für wenige Dollar erzeugt der AD9837 Signale beliebiger Frequenz bis zu mehreren Megahertz. Die Auflösung beträgt 0,06 Hz, und der Energiebedarf ist mit 8,5 mW äußerst gering. Über einen SPI-Port müssen einige Register programmiert werden, mehr nicht! Das generierte Signal kann auch frequenz-, phasen- oder amplitudenmoduliert werden. Es lohnt sich, die (englischsprachige) Dokumentation des AD9837 herunterzuladen und einmal näher zu betrachten.

Am oberen Ende der Leistungs- und Preisskala (150 \$ bei 100 Stück) rangiert der AD9914: Taktfrequenz bis 3,5 GHz, Frequenzauflösung bis 190 pHz (Picohertz!). Die Eigenschaften dieses Bausteins sind atemberaubend, der Leistungsbedarf beträgt allerdings fast 3 W.

Zu einer kostengünstigen DDS-Bausteinreihe gehört der AD9102, sein Preis beträgt etwa 20 €. Natürlich ist der Frequenzbereich geringer als beim AD9914, die obere Grenze liegt aber immerhin bei 180 MHz. Der AD9102 hat noch einen entscheidenden Vorteil: Die Schwingungsform-Tabelle des Sinussignals ist nicht in einem ROM abgelegt, sie wird in einem RAM gespeichert, das aus 4096 Worten der Breite 14 bit besteht. Da die Tabelle frei programmierbar ist, lassen sich DDS-Signalgeneratoren mit beliebigen Schwingungsformen realisieren.

## **Zum Schluss**

Wir haben gesehen, dass zu den Stärken der DDS die hohe Frequenzauflösung sowie die flexiblen und ultraschnellen Möglichkeiten der Signalmodulation gehören. Die Obergrenze der Signalfrequenz bleibt auf etwa 40 % der Taktfrequenz begrenzt, sofern nicht ein Spiegelsignal genutzt wird. Das Ausgangssignal kann störende parasitäre Signalanteile enthalten. Wenn wir die Plus- und Minuspunkte der DDS und der PLL gegeneinander abwägen, stellen wir fest, dass sie sich fast komplementär verhalten: Die PLL ist perfekt, wenn es darum geht, einen lokalen Oszillator zu realisieren, der saubere Signale hoher Frequenzen erzeugt. Bei der DDS gehören die Flexibilität, die Auflösung und die Signalmodulation zu den Schlüsselwörtern. Die DDS und die PLL können einander ergänzen: Zum Beispiel kann eine DDS das Referenz-Taktsignal einer PLL bereitstellen, oder die DDS wird unmittelbar in die Schleife der PLL eingebunden. Auf dem Markt sind sogar Bausteine erhältlich, bei denen eine DDS und eine PLL auf dem gleichen Chip integriert sind.

(150315)gd

Dieser Beitrag erschien auch in
Circuit Cellar Nr. 217 vom August 2008.

## Weblinks

[1] Schwingquarze, Elektor Mai 2016, www.elektormagazine.de/150013

[2] Die Magie der PLL, Elektor Juli/August 2016, www.elektormagazine.de/150203

## Quellen

Proteus, Labcenter Ltd.: www.labcenter.co.uk AD9833, AD9910, AD9912: www.analog.com PIC16F629A, MCP6002: www.microchip.com

Scilab: www.scilab.org

## Referenzen

A technical tutorial on Digital Signal Synthesis, Analog Devices, 1999, www.analog.com/media/cn/training-seminars/tutorials/450968421DDS\_Tutorial\_rev12-2-99.pdf

DDS Primer, Analog Devices, 2003, www.webalice.it/capaso/DOCS/VARIE/viewgraphs\_dds.pdf

Die neuesten Produkte für Ihre neuesten Designs...



# Mehr neue Produkte Auf Lager als jeder andere Distributor. Distributor.

Jetzt bestellen auf mouser.de