Experimento 5 Circuitos Combinacionais: Codificador e Decodificador

Lucas Mafra Chagas, 12/0126443 Marcelo Giordano Martins Costa de Oliveira, 12/0037301

¹Dep. Ciência da Computação – Universidade de Brasília (UnB) CiC 116351 - Circuistos Digitais - Turma C

{giordano.marcelo, chagas.lucas.mafra}@gmail.com

Abstract. Write here a short summary of the report in English. This corresponds to the Experiment 7 report on combinational circuits, specifically the multiplexers.

Resumo. Escreva aqui um pequeno resumo do relatório. Este corresponde ao relatório do Experimento 7 sobre circuitos combinacionais, especificamente os multiplexadores.

Objetivos

Elaboração de um codificador e de um decodificador usando-se circuitos combinacionais e aplicando-se as técnicas de minimização de funções lógicas. Verificação da possibilidade de conversão de um número decimal em um número binário de código qualquer e sua posterior decodificação.

Materiais

- Software Quartus II versão 13.0
- Kit de desenvolvimento em FPGA DE2 Altera

Introdução

Os computadores são máquinas que trabalham com a utilização de um sistema binário para analisar variáveis e realizar cálculos. Já o homem está acostumado a raciocinar e trabalhar com o sistema decimal. Portanto, para que a comunicação homem-máquina possa ser feita de maneira mais direta, sem que o homem precise aprender a interpretar números binários, convém incorporar aos equipamentos de entrada e saída de computadores conversores de código decimal-binário e binário-decimal, respectivamente. Para o primeiro caso(onde a entrada é um número decimal), temos que o conversor é chamado de codificador, enquanto para o segundo caso (onde a saída é um número decimal) ele é chamado de decodificador.




Figure 1. Codificador e Decodificador.

Para o codificador, teremos uma, e somente uma, entrada ativada a cada instante. A saída corresponderá à forma codificada desse decimal (utilizando apenas 0's e 1's). Já para o decodificador, temos que todas as entradas são ativadas no mesmo instante, porém, elas geram apenas uma saída. Para este experimento, será criado um codificafor decimal-Código de Gray e um decodificador Código de Gray-binário. Este código é determinado como apresenta a tabela abaixo:

Decimal	A	В	С	D
0	0	0	0	0
1	0	0	0	1
2	0	0	1	1
3	0	0	1	0
4	0	1	1	0
5	0	1	1	1
6	0	1	0	1
7	0	1	0	0
8	1	1	0	0
9	1	1	0	1

Procedimentos

Neste relatório, precisamos fazer:

- Obter as funções booleanas para o codificador.
- Fazer simulações funcional e temporal do diagrama lógico do codificador no Quartus.
- Obter as funções booleanas para o decodificador.
- Fazer simulações funcional e temporal do diagrama lógico do decodificador no Quartus.
- Filmar o funcionamento do codificador e decodificador feito no Quartus II.

Funções Booleanas para o Codificador

É possível obter as seguintes funções booleanas para o codificador utilizando o mapa de Karnaugh:

$$A = (8+9) = \overline{8.9}$$

$$B = (4+5+6+7+8+9) = \overline{4.5.6.7.8.9}$$

$$C = (2+3+4+5) = \overline{2.3.4.5}$$

$$D = (1+2+5+6+9) = \overline{1.2.5.6.9}$$

Com as fórmulas supracitadas, é possível fazer o diagrama lógico total abaixo.




Figure 2. Diagrama Lógico do codificador.

A partir do diagrama lógico total, realizamos a simulação funcional e temporal e obtivemos os seguintes gráficos.




Figure 3. Simulação funcional do codificador.




Figure 4. Simulação temporal do codificador.

Funções Booleanas para o Decodificador

É possível obter as seguintes funções booleanas para o codificador utilizando o mapa de Karnaugh:

$$0 = \overline{B}.\overline{C}.\overline{D}$$

$$1 = \overline{B}.\overline{C}.D$$

$$2 = \overline{B}.C.D$$

$$3 = \overline{B}.C.\overline{D}$$

$$4 = B.C.\overline{D}$$

$$5 = B.C.D$$

$$6 = \overline{A}.B.\overline{C}.D$$

$$7 = \overline{A}.B.\overline{C}.\overline{D}$$

$$8 = A.\overline{C}.\overline{D}$$

$$9 = \overline{A}.D$$




Figure 5. Diagrama Lógico do decodificador.




Figure 6. Simulação funcional do decodificador.




Figure 7. Simulação temporal do decodificador.

A tabela verdade abaixo foi obtida a partir das funções booleanas para o decodificador.

Entrada	Α	В	С	D
S0	0	0	0	0
S 1	0	0	0	1
S2	0	0	1	1
S3	0	0	1	0
S4	0	1	1	0
S5	0	1	1	1
S6	0	1	0	1
S7	0	1	0	0
S8	1	1	0	0
S 9	1	1	0	1

Funcionamento do Codificador e Decodificador

Desenvolvemos no kit de desenvolvimento em FPGA DE2 Altera o código projetado com o codificador e decodificador projetado na imagem abaixo.




Figure 8. Circuito contendo codificador e decodificador.

É possível ver o resultado no seguinte link: Vídeo no Youtube

Análise dos Resultados

Faça uma análise crítica dos resultados obtidos nos experimentos. Esta análise pode ser feita item a item ou de uma forma geral.

Dica: Use pesquisa na Internet para tirar as dúvidas sobre edição em LATEX.

Conclusão

A partir do experimento foi possível ampliar os conhecimentos sobre codificadores e decodificadores. A montagem desses circuitos aperfeiçoou ainda mais a já conhecida teoria a respeito deles. Circuitos simples como esses são bases para o avanço da tecnologia, e de toda essa gama de aparelhos que temos hoje, eles abrem portas para muitas possibilidades e a familiarização com eles é, naturalmente, muito importante.

Auto-Avaliação

- 1. a
- 2. c
- 3. b
- 4. c
- 5. d
- 6. Porta NOT A defeituosa, sempre com nivel 0 na saida.
- 7. Porta NOT D defeituosa, sempre com nivel 1 na saida.
- 8. Porta NOT A defeituosa, sempre com nivel 1 na saida.