

Circuitos Digitais (116351) - 11º Experimento

CONTADOR SÍNCRONO

OBJETIVO: Estudo de contadores síncrono e do método de síntese de circuitos sequenciais síncronos, utilizando flip-flops de vários tipos. É feito o projeto e montagem de um contador de 3 estágios com uma certa sequência de contagem, utilizando-se flip-flops JK.

1. INTRODUÇÃO TEÓRICA

1.1. CONTADORES SÍNCRONOS E ASSÍNCRONOS

Os circuitos síncronos são aqueles onde as transições de todos os flip-flops são comandadas simultaneamente pelo terminal de relógio ou sincronismo. As entradas dos flip-flops são usadas para determinar qual será o novo estado após cada transição.

Nos circuitos assíncronos por outro lado, a saída de cada flip-flop é ligada ao terminal de relógio de outros, de tal forma que a mudança de estado do primeiro engatilha os outros.

Nesta experiência será montado um contador síncrono. A **Figura 1** mostra a estrutura básica desse tipo de contador.




Figura 1 – Os contadores síncronos têm a estrutura básica das máquinas sequenciais síncronas. As unidades de memória são flip-flops comandados pelo relógio.

Dispondo-se de um certo módulo, um contador pode ser implementado na forma síncrona ou assíncrona, para contar de acordo com um determinado código.

Em um contador assíncrono, cada transição completa exige um intervalo de tempo maior, pois é necessário que as transições dos diversos estágios se propaguem pelo circuito. Isso limita sua máxima frequência de operação. Esses contadores são também mais suscetíveis a problemas de riscos na decodificação, pois os estados transitórios têm maior duração.

Os contadores síncronos, em contra partida, exigem circuitos combinacionais mais complexos para definir as entradas de cada flip-flop antes de uma transição.

Os contadores síncronos são os mais usados na prática devido a sua maior confiabilidade.

1.2. SÍNTESE DE CONTADORES SÍNCRONOS

A **Figura 2** mostra a implementação de um contador síncrono utilizando flip-flops tipo D. O circuito combinacional neste caso é definido simplesmente pelas linhas sucessivas da tabela de sequência de contagem.




Figura 2 — Implementação com flip-flops D. As saídas do circuito combinacional estão sempre adiantadas de uma linha na sequência de contagem, em relação às entradas.

Considere-se o problema da síntese de um contador síncrono a ser implementado com flip-flops JK. Cada unidade de memória agora tem duas entradas, que devem ser acionadas pelo circuito combinacional. Uma possibilidade óbvia é ligar os terminais de cada flip-flop de modo a transformá-los em flip-flops do tipo D. Entretanto, isso significaria deixar de usar eficientemente as capacidades do flip-flop JK.

No caso geral, selecionado um determinado tipo de flip-flop como unidade de memória, o projeto de um contador (ou de outro circuito sequencial síncrono) é efetuado em 3 etapas:

- A partir da sequência de contagem especificada, determinam-se os mapas ou tabela de transição do contador.
- Da tabela ou mapa de transição do contador, e da tabela de transição do próprio flip-flop, constroem-se as tabelas verdade ou mapas de Karnaugh das funções que devem acionar as entradas de cada estágio (flip-flop) do contador.
- O circuito combinacional é implementado a partir desses resultados, pelas técnicas convencionais.

1.3. EXEMPLO DE PROJETO

Vamos projetar um contador binário progressivo de módulo 16 com flip-flops JK. O circuito que se obtém é usado nos contadores síncronos em MSI.

a) Dada a sequência de contagem, determinar a tabela ou mapas de transição.

Nº de	Sequência de Contagem				Tabela de Transição			
Pulsos	Q_{θ}	Q_I	Q_2	Q_3	T_0	T_1	T_2	T_3
0	0	0	0	0	$0\rightarrow 1$	00	00	00
1	1	0	0	0	10	01	00	00
2	0	1	0	0	01	11	00	00
3	1	1	0	0	10	10	01	00
4	0	0	1	0	01	00	11	00
5	1	0	1	0	10	01	11	00
6	0	1	1	0	01	11	11	00
7	1	1	1	0	10	10	10	01
8	0	0	0	1	01	00	00	11
9	1	0	0	1	10	01	00	11
10	0	1	0	1	01	11	00	11
11	1	1	0	1	10	10	01	11
12	0	0	1	1	01	00	11	11
13	1	0	1	1	10	01	11	11
14	0	1	1	1	01	11	11	11
15	1	1	1	1	10	10	10	10

Tabela I – Tabela de transição.




Figura 3 – Mapas de transição.

Observe que a tabela e os mapas de transição dão a mesma informação já contida na sequência de contagem.

b) Dada a tabela de transição do flip-flop JK, determinar os mapas de Karnaugh das suas entradas, para cada estágio.

$Q_n \to Q_{n+1}$	JK
$0 \rightarrow 0$	0 X
$0 \rightarrow 1$	1 X
$1 \rightarrow 0$	X 1
$1 \rightarrow 1$	X 0

Tabela II – Tabela de transição do flip-flop JK.

Essa tabela diz que deve-se fazer J=0, se a transição na saída é para ser de 0 para 0, e J=1, se for de 0 para 1. J pode assumir qualquer valor se a transição é para ser de 1 para 0 ou de 1 para 1. Analogamente, podemos obter essas informações em relação à entrada K.




Figura 4 – Mapas de Karnaugh de J_i e K_i , i = {0, 1, 2, 3}.

Dos mapas acimas obtêm-se as seguintes equações:

$$\begin{aligned} J_0 &= K_0 = 1 \\ J_1 &= K_1 = Q_0 \\ J_2 &= K_2 = Q_0 \cdot Q_1 \\ J_3 &= K_3 = Q_0 \cdot Q_1 \cdot Q_2 \end{aligned}$$

c) Implementação do circuito:




Figura 5 – Implementação série do contador síncrono de 4 bits.




Figura 6 – Implementação paralela do contador síncrono de 4 bits.

2. PARTE EXPERIMENTAL

2.1. Projete e desenhe no software Quartus-II um contador síncrono progressivo de módulo 6 que conte segundo a sequência abaixo, e use flip-flops JK (jkff) e portas NAND. (**pré-projeto**)

Sequência	Q_{θ}	Q_I	Q_2
0	0	0	0
1	1	0	0
2	0	1	1
3	0	1	0
4	1	0	1
5	1	1	1

Tabela III – Sequência de contagem.

- 2.2. Realize as simulações funcional e temporal por forma de onda. Analise seu circuito e verifique se existem sequências ou estados estáveis que não aparecem na sequência pedida. Se esse for o caso, altere o projeto para eliminar tal problema.
- 2.3. Sintetize no FPGA do kit de desenvolvimento DE2 e filme seu funcionamento (pósexperimento).

3. SUMÁRIO

Dado um módulo e uma sequência de contagem, um contador pode ser implementado na forma síncrona ou assíncrona. As vantagens da opção assíncrona estão em economia e simplicidade do circuito. As principais vantagens da opção síncrona são maior velocidade de operação e menor probabilidade de riscos na decodificação.

Esta experiência é um exercício de síntese de circuitos sequenciais síncronos usando flip-flops JK. Um contador de módulo 6 é projetado pelas técnicas usuais. As funções das entradas J e K de cada estágio são obtidas a partir da tabela de transição do flip-flop e do mapa de transição do contador.

4. EQUIPAMENTOS E MATERIAL

- software Quartus-II
- Kit desenvolvimento DE2 com FPGA Altera Cyclone II.

5. TESTE DE AUTO-AVALIAÇÃO

Nos seguintes itens, marque com V (verdadeiro) ou F (falso):

- 1. () Num contador assíncrono, quanto maior for a frequência desejada de contagem, menor deverá ser o número de estágios.
- 2. () Num contador síncrono, quanto maior for a frequência desejada de contagem, menor deverá ser o número de estágios.
- 3. () Um contador síncrono de *n* estágios, implementado com flip-flops JK, onde todas as entradas J e K ficam permanentemente em 1 terá módulo 2.
- 4. () Os contadores síncronos geralmente exigem mais circuitos combinacionais do que os assíncronos.
- 5. () Os contadores que usam registradores de deslocamento como unidade de memória são síncronos.
- 6. () Um registrador de deslocamento de *n* estágios nunca pode ser usado como unidade de memória de um contador síncrono de módulo *n*.
- 7. () A construção de um contador síncrono de alta velocidade e muitos estágios fica limitada pelo número de terminais de entrada das portas disponíveis.
- 8. () A tabela de transição de um flip-flop diz quais são as condições que devem existir nas suas entradas para que ocorra cada transição.
- 9. () Se a tabela de transição de um flip-flop for dada na forma de funções lógicas, as variáveis independentes serão as entradas do flip-flop, e as variáveis dependentes serão as transições.
- 10. () Se a tabela de transição de um flip-flop for dada na forma de funções lógicas, as variáveis independentes serão as transições, e as variáveis dependentes serão as entradas do flip-flop.
- 11. () Um contador progressivo de 4 estágios possui 4 mapas de transição de 16 quadrinhos.
- 12. () Num contador síncrono implementado com flip-flops tipo D, as entradas dos estágios são dadas diretamente pelas equações de estado do contador.
- 13. () Num contador síncrono de 4 estágios implementado com flip-flops do tipo T, as entradas dos estágios na transição 0110 → 0101 serão 0011.
- 14. () Num contador síncrono de 4 estágios com flip-flops do tipo D, as entradas na transição 0110 → 0101 serão 0101.
- 15. () Num contador síncrono de 4 estágios implementado com flip-flops JK, durante a transição 0110 → 0101, as entradas J e K deverão ser 0001 e 0010, respectivamente.
- 16. () Considere um contador síncrono reversível de 3 estágios. A sua implementação com maior velocidade possível de contagem exigirá portas com no máximo 3 terminais de entrada.