BÁO CÁO KHOA HỌC

Thiết kế IP AES-256-GCM

Hiệu năng cao cho mã hóa và xác thực dữ liệu

NHÓM THỰC HIỆN: VLATsemi

Châu Quốc Tuấn – Design Verification

Lê Quốc Việt – RTL Design

Lê Quang Long – RTL Design

Trần Tuấn Anh – Synthesis & STA

Tháng 10 năm 2026

LỜI CẢM ƠN

Để hoàn thành đề tài **"IP AES-256-GCM Hiệu năng cao cho mã hóa và xác thực dữ liệu"**, nhóm nghiên cứu **VLATsemi** xin gửi lời tri ân chân thành và sâu sắc nhất đến các cá nhân, đơn vị đã tạo điều kiện và hỗ trợ nhóm trong suốt quá trình thực hiện:

1. **Gửi đến Ban Tổ chức Cuộc thi:** Nhóm xin gửi lời cảm ơn chân thành nhất đến **Ban Tổ chức cuộc thi Thiết kế vi mạch bảo mật và an toàn thông tin** đã tạo ra một sân chơi học thuật vô cùng bổ ích, giàu tính thực tiễn và chuyên nghiệp cho cộng đồng sinh viên đam mê thiết kế vi mạch. Cuộc thi không chỉ là nơi để sinh viên chúng em được thử sức, đem những kiến thức lý thuyết áp dụng vào luồng thiết kế bán dẫn chuẩn công nghiệp (từ kiểm thử RTL, tổng hợp logic đến hiện thực hóa layout GDSII), mà còn là môi trường rèn luyện tư duy sáng tạo, kỹ năng làm việc nhóm và bản lĩnh học thuật.

2. **Gửi đến Ban Giám khảo & Quý Thầy Cô hướng dẫn:** Chúng em xin bày tỏ lòng biết ơn sâu sắc đến Quý Thầy Cô phản biện và Hội đồng Ban Giám khảo — những chuyên gia giàu kinh nghiệm đã dành thời gian theo dõi, đánh giá và đưa ra những lời góp ý chuyên môn vô cùng quý báu. Những nhận xét thiết thực của Quý Thầy Cô là định hướng quan trọng giúp nhóm tối ưu hóa thiết kế, hoàn thiện báo cáo và mở ra những góc nhìn công nghiệp tiệm cận thực tế.

3. **Gửi đến các thành viên nhóm VLATsemi:** Cảm ơn sự nỗ lực, tinh thần trách nhiệm và sự phối hợp ăn ý của từng cá nhân trong nhóm:

    - **Lê Quốc Việt**
    - **Lê Quang Long**
    - **Châu Quốc Tuấn**
    - **Trần Tuấn Anh**

Dù đã cố gắng hoàn thiện đề tài với tinh thần nghiêm túc nhất, báo cáo chắc chắn khó tránh khỏi những hạn chế thiếu sót. Nhóm rất mong tiếp tục nhận được những ý kiến đóng góp chân thành từ Quý Thầy Cô và Ban Giám khảo để đề tài ngày càng hoàn thiện hơn.

Chúng em xin kính chúc Ban Tổ chức cuộc thi, Quý Thầy Cô và các bạn sinh viên dồi dào sức khỏe, hạnh phúc và gặt hái được nhiều thành công hơn nữa trên con đường học thuật và sự nghiệp!

TÓM TẮT BÁO CÁO

Báo cáo này trình bày thiết kế và hiện thực hóa bộ tăng tốc mật mã phần cứng **IP AES-256-GCM Pipeline** hiệu năng cao phục vụ bảo mật và xác thực dữ liệu trên tiến trình ASIC 45nm. Lõi IP cung cấp khả năng mã hóa/giải mã dữ liệu kết hợp sinh và xác thực thẻ Tag (Authentication Tag) theo chuẩn NIST SP 800-38D [11].

Luồng xử lý toàn hệ thống được quản lý bởi khối Control Unit theo máy trạng thái FSM đồng bộ:

- **Khởi tạo & Sinh khóa:** Bắt đầu từ trạng thái IDLE, hệ thống thực hiện sinh 15 khóa vòng (Key Expansion) và tính toán khóa băm nội bộ $H = \mathrm{AES}_K(0)$.
- **Nạp tham số & Dữ liệu:** Lần lượt tiếp nhận vector khởi tạo IV (96-bit), dữ liệu xác thực bổ sung (AAD) và các khối dữ liệu bản rõ/bản mã.
- **Xử lý Pipeline AES-CTR:** Dữ liệu được đưa qua đường ống 14 tầng của lõi AES-CTR để sinh dòng khóa (keystream) và thực hiện phép XOR đạt thông lượng 1 block/chu kỳ clock.
- **Băm GHASH & Xác thực Tag:** Khối GHASH tính toán giá trị băm trên trường Galois $GF(2^{128})$ kết hợp với khóa $E = \mathrm{AES}_K(J_0)$ để xuất thẻ Tag (ở chế độ mã hóa) hoặc so sánh với Tag tham chiếu để xác nhận tính toàn vẹn dữ liệu qua cờ verify_pass (ở chế độ giải mã).

Kết quả thực nghiệm sau thiết kế vật lý và xuất file GDSII ghi nhận lõi IP đạt tần số vận hành **400 MHz**, thông lượng mã hóa 51.2 Gbps, diện tích khuôn chip $0.295\ \mathrm{mm}^2$ (mật độ nén lõi 50.1%), thỏa mãn 100% các ràng buộc thời gian (Timing Closure) và quy tắc thiết kế hình học (0 lỗi DRC).

MỤC LỤC

LỜI CẢM ƠN i
TÓM TẮT BÁO CÁO ii
MỤC LỤC iii
DANH MỤC VIẾT TẮT vi
DANH MỤC HÌNH VẼ VÀ BẢNG viii
1 GIỚI THIỆU 1
1.1 Tổng quan về AES-256 và hướng thiết kế IP 1
1.2 Thông số cơ bản của AES-256 2
1.3 Quy trình mã hóa AES-GCM 2
1.4 Quy trình giải mã AES-GCM 3
1.5 Ứng dụng 5
2 ĐẶC TẢ THIẾT KẾ 7
2.1 Các chức năng chính của IP AES-256-GCM 7
2.2 Giao tiếp mức Top của IP 7
2.3 AES-CTR 9
2.3.1 Tổng quan 9
2.3.2 Quy trình xử lý 9
2.3.3 Thiết kế mức cao 10
2.3.4 Thiết kế mức thấp 11
2.4 AES-CTR Encryption Core 12
2.5 Thiết kế S-Box 18
2.6 Thanh ghi AES và phân loại dữ liệu 26
2.7 Counter Generator 27
2.8 FIFO 35
2.9 Tag Processing 36
2.9.1 Length Block Counter 37
2.9.2 GHASH 39
2.9.3 Sinh Authentication Tag 42
2.10 Control Unit 42

2.10.1 Máy trạng thái của Control Unit 44
3 MÔ PHỎNG VÀ XÁC THỰC MỨC RTL 45
3.1 Môi trường kiểm thử 45
3.2 Kế hoạch kiểm thử 47
3.3 Kết quả mô phỏng dạng sóng 49
3.4 Nhận xét và đánh giá kết quả kiểm thử mức RTL 50
3.4.1 Nhận xét 51
3.4.2 Đánh giá 52
4 TỔNG HỢP MẠCH VÀ PHÂN TÍCH THỜI GIAN TĨNH (LOGIC SYNTHESIS & STA) 53
4.1 Thiết lập thư viện công nghệ (Technology Library Setup: PDK, Liberty .lib, LEF) 53
4.2 Khai báo ràng buộc thời gian (Timing Constraints - SDC File Setup) 54
4.2.1 Clock, Input/Output Delay, Jitter & Uncertainty 54
4.2.2 Thiết lập False Paths, Multicycle Paths & Clock Groups 55
4.3 Quá trình tổng hợp logic (Logic Synthesis Flow) 55
4.3.1 Biến đổi RTL sang Generic Gates & Technology Mapping 56
4.3.2 Tối ưu hóa đường đi tới hạn (Critical Path Optimization) 57
4.4 Phân tích Thời gian Tĩnh (Static Timing Analysis - STA) 58
5 THIẾT KẾ VẬT LÝ (PHYSICAL DESIGN FLOW / RTL-TO-GDS) 60
5.1 Floorplanning & Power Planning 61
5.1.1 Khởi tạo kích thước Die/Core, Aspect Ratio, Utilization Factor 61
5.1.2 Bố trí I/O Pins / Power Ring / Power Stripes 61
5.2 Placement & Clock Tree Synthesis 62
5.2.1 Đặt Cell tiêu chuẩn (Standard Cell Placement & Congestion Optimization) 62
5.2.2 Clock Tree Synthesis - CTS 63
5.3 Global Routing & Detail Routing 63
5.3.1 Signal Routing & xử lý DRC/Antenna Effect 64
5.3.2 Parasitic Extraction - SPEF/RC Extraction 64
5.4 Post-Layout STA & Timing Closure 65
5.5 Physical Verification - PV 66
5.5.1 Design Rule Check - Signoff DRC 66
5.5.2 Layout Versus Schematic - LVS 66
5.6 Xuất File GDSII / OASIS (Stream Out) 67

6 KẾT QUẢ THỰC NGHIỆM VÀ ĐÁNH GIÁ HIỆU NĂNG 68
6.1 Tổng hợp thông số sau GDSII (Tần số max, Slack, Area utilization,..) 68
6.2 Thiết lập thực nghiệm trên FPGA 70
6.3 So sánh hiệu năng với các công trình nghiên cứu khác 70
6.4 Khả năng tích hợp SoC (Giao tiếp APB/AHB/AXI Bus) và ứng dụng thực tế 72
6.4.1 Kiến trúc tích hợp giao tiếp Bus chuẩn ARM AMBA 72
6.4.2 Ứng dụng thực tiễn trong hệ thống Camera và cảm biến thông minh 73
7 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 75
7.1 Kết luận các kết quả đã đạt được 75
7.2 Hướng phát triển 76
TÀI LIỆU THAM KHẢO 78
PHỤ LỤC: DANH SÁCH KHỐI CHÍNH 79

DANH MỤC VIẾT TẮT

Viết tắt	Tên đầy đủ	Ý nghĩa
AAD	Additional Authenticated Data	Dữ liệu xác thực bổ sung
ABC	Berkeley ABC	Công cụ tổng hợp và tối ưu hóa logic Boolean
ADAS	Advanced Driver Assistance Systems	Hệ thống hỗ trợ người lái nâng cao
AES	Advanced Encryption Standard	Chuẩn mã hóa tiên tiến
AHB	Advanced High-performance Bus	Chuẩn buýt hiệu năng cao thuộc AMBA
AMBA	Advanced Microcontroller Bus Architecture	Kiến trúc buýt vi điều khiển nâng cao của ARM
AOI	AND-OR-Invert	Cổng logic kết hợp AND-OR-Đảo
APB	Advanced Peripheral Bus	Chuẩn buýt ngoại vi thuộc AMBA
ASIC	Application-Specific Integrated Circuit	Vi mạch tích hợp chuyên dụng
AXI	Advanced eXtensible Interface	Giao diện mở rộng nâng cao thuộc AMBA
BEOL	Back-End-of-Line	Công đoạn hiện thực các lớp dây dẫn kim loại
CBC	Cipher Block Chaining	Chế độ chuỗi khối mật mã
CCM	Counter with CBC-MAC	Chế độ đếm kết hợp mã xác thực CBC-MAC
CDC	Clock Domain Crossing	Giao tiếp chéo giữa các miền xung nhịp
CPU	Central Processing Unit	Bộ xử lý trung tâm
CTR	Counter Mode	Chế độ đếm
CTS	Clock Tree Synthesis	Tổng hợp cây xung nhịp
DFF	D Flip-Flop	Phần tử nhớ flip-flop loại D
DMA	Direct Memory Access	Truy xuất bộ nhớ trực tiếp
DPI-C	Direct Programming Interface for C	Giao diện lập trình trực tiếp với C
DRC	Design Rule Check	Kiểm tra quy tắc thiết kế hình học
DRV	Design Rule Violation	Vi phạm quy tắc thiết kế
DUT	Device Under Test	Thiết bị / Khối mạch đang kiểm thử
ECB	Electronic Codebook	Chế độ sổ tay điện tử
EDA	Electronic Design Automation	Tự động hóa thiết kế điện tử
FEOL	Front-End-of-Line	Công đoạn chế tạo transistor trên nền silicon
FIFO	First-In, First-Out	Hàng đợi vào trước ra trước
FIPS	Federal Information Processing Standards	Tiêu chuẩn xử lý thông tin liên bang Hoa Kỳ
FPGA	Field-Programmable Gate Array	Mảng cổng lập trình được dạng trường
FSM	Finite State Machine	Máy trạng thái hữu hạn
GAAFET	Gate-All-Around Field-Effect Transistor	Transistor hiệu ứng trường cổng bao quanh
GDSII	Graphic Data System II	Định dạng tệp dữ liệu bố cục vi mạch cuối cùng
GCM	Galois/Counter Mode	Chế độ Galois/Đếm (Mã hóa kèm xác thực)
GE	Gate Equivalent	Đơn vị diện tích cổng tương đương
GF	Galois Field	Trường hữu hạn Galois
GHASH	Galois Hash	Hàm băm Galois
IIoT	Industrial Internet of Things	Internet vật thể trong công nghiệp
IoMT	Internet of Medical Things	Internet vật thể trong y tế
IoT	Internet of Things	Internet vật thể
IP	Intellectual Property (Core)	Lõi tài sản trí tuệ (Lõi thiết kế vi mạch)

IR Drop	Voltage Drop (I × R)	Hiện tượng sụt áp trên mạng cấp nguồn
ITS	Intelligent Transportation Systems	Hệ thống giao thông thông minh
IV	Initialization Vector	Vector khởi tạo
KAT	Known Answer Test	Kiểm thử với bộ vector mẫu chuẩn đã biết trước
LEF	Layout Exchange Format	Định dạng trao đổi dữ liệu bố cục hình học
LVS	Layout Versus Schematic	Đối chiếu bố cục vật lý với sơ đồ nguyên lý
ML-KEM	Module-Lattice-Based Key-Encapsulation Mechanism	Cơ chế đóng gói khóa dựa trên lưới mô-đun (Mật mã hậu lượng tử)
MUX	Multiplexer	Bộ chọn kênh / Bộ dồn kênh
NIST	National Institute of Standards and Technology	Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ
NLDM	Non-Linear Delay Model	Mô hình độ trễ phi tuyến
OAI	OR-AND-Invert	Cổng logic kết hợp OR-AND-Đảo
OCB	Offset Codebook	Chế độ mã hóa xác thực OCB
OOP	Object-Oriented Programming	Lập trình hướng đối tượng
ORFS	OpenROAD Flow Scripts	Bộ script quy trình thiết kế vật lý OpenROAD
PDK	Process Design Kit	Bộ công cụ thiết kế theo tiến trình công nghệ
PDN	Power Distribution Network	Mạng lưới phân phối nguồn điện
PnR	Place and Route	Đặt linh kiện và đi dây kết nối
PPA	Performance, Power, Area	Hiệu năng, Công suất tiêu thụ và Diện tích
PV	Physical Verification	Kiểm định thiết kế vật lý
RC	Resistance-Capacitance	Điện trở và Điện dung ký sinh
RTL	Register-Transfer Level	Mức chuyển giao thanh ghi
SCADA	Supervisory Control and Data Acquisition	Hệ thống điều khiển giám sát và thu thập dữ liệu
SDC	Synopsys Design Constraints	Tệp khai báo ràng buộc thiết kế chuẩn Synopsys
SoC	System-on-Chip	Hệ thống trên một vi mạch
SPEF	Standard Parasitic Exchange Format	Định dạng trao đổi thông số ký sinh chuẩn
STA	Static Timing Analysis	Phân tích thời gian tĩnh
SVA	SystemVerilog Assertions	Ràng buộc kiểm tra tự động trong SystemVerilog

DANH MỤC HÌNH VẼ VÀ BẢNG

Hình 1-1: Kiến trúc mức cao của IP AES-256-GCM 1
Hình 1-2: Khối AES_encryption trong thiết kế 3
Hình 1-3: Khối AES_decryption trong thiết kế 4
Hình 1-4: Sơ đồ khối Key Expansion 5
Hình 2-1: Giao diện Top của IP AES-256-GCM 7
Hình 2-2: Kiến trúc Counter Generator 9
Hình 2-3: Thiết kế AES-CTR mức cao 10
Hình 2-4: Thiết kế AES-CTR mức thấp 11
Hình 2-5: Khối AES Encryption mức cao 12
Hình 2-6: Waveform của quá trình AES Encryption 13
Hình 2-7: Khối AES Encryption mức thấp 13
Hình 2-8: Khối SubBytes mức cao 13
Hình 2-9: Khối SubBytes mức thấp 14
Hình 2-10: Khối ShiftRows mức cao 14
Hình 2-11: Khối ShiftRows mức thấp 15
Hình 2-12: Khối MixColumns mức cao 15
Hình 2-13: Khối MixColumns mức thấp 16
Hình 2-14: Khối MixCol mức thấp 16
Hình 2-15: Khối MUL_MixColumns mức thấp 17
Hình 2-16: Khối AddRoundKey mức cao 17
Hình 2-17: Khối AddRoundKey mức thấp 17
Hình 2-18: Thiết kế Sbox 18
Hình 2-19: Hàm MultiplicativeInv 18
Hình 2-20: Khối Imp mức cao 19
Hình 2-21: Khối Imp mức thấp 20
Hình 2-22: Khối ImpInv mức cao 20
Hình 2-23: Khối ImpInv mức thấp 21
Hình 2-24: Khối S mức cao 21
Hình 2-25: Khối S mức thấp 22
Hình 2-26: Khối C mức cao 22
Hình 2-27: Khối C mức thấp 22
Hình 2-28: Khối X mức cao 23
Hình 2-29: Khối X mức thấp 23
Hình 2-30: Khối Inv mức cao 24
Hình 2-31: Khối Inv mức thấp 24
Hình 2-32: Khối AffineTransform mức cao 25
Hình 2-33: Khối AffineTransform mức thấp 25
Hình 2-34: Khối AES_register mức cao 26
Hình 2-35: Khối AES_register mức thấp 27
Hình 2-36: Khối Counter Generator mức cao 28
Hình 2-37: Khối Counter Generator mức thấp 29

Hình 2-38: Khối Counter_CTR mức cao 29
Hình 2-39: Khối Counter_CTR mức thấp 30
Hình 2-40: Khối IV_register mức cao 30
Hình 2-41: Khối IV_register mức thấp 31
Hình 2-42: Khối counter_block_generator mức cao 31
Hình 2-43: Khối counter_block_generator mức thấp 32
Hình 2-44: Khối J0_register mức cao 32
Hình 2-45: Khối J0_register mức thấp 33
Hình 2-46: Khối type_generator mức cao 33
Hình 2-47: Khối type_generator mức thấp 34
Hình 2-48: Khối output_unit mức cao 34
Hình 2-49: Khối output_unit mức thấp 35
Hình 2-50: Khối FIFO mức cao 35
Hình 2-51: Khối FIFO mức thấp 36
Hình 2-52: Khối TagProcessing 37
Hình 2-53: Khối LengthBlockCounter mức cao 38
Hình 2-54: Khối LengthBlockCounter mức thấp 38
Hình 2-55: Khối GHASH mức cao 39
Hình 2-56: Khối GHASH mức thấp 40
Hình 2-57: Khối nhân GF(2^128) mức cao 40
Hình 2-58: Khối X8 mức thấp 41
Hình 2-59: Khối X16, X32, X64, X128 mức thấp 41
Hình 2-60: Khối ReductionBlock mức thấp 42
Hình 2-61: Cơ chế sinh Tag 42
Hình 2-62: Khối Control Unit mức cao 43
Hình 2-63: Giản đồ trạng thái chính của Control Unit 45
Hình 3-1: Môi trường kiểm thử 46
Hình 3-2: Waveform của test mã hóa - giải mã nối tiếp nhau 49
Hình 3-3: Waveform của test cách ly trạng thái chưa xác định (X) khi bị hở mạch 49
Hình 5-1: Quy trình thiết kế vật lý 60
Hình 6-1: Waveform mô phỏng chức năng trên FPGA 70
Hình 6-2: Hình kiến trúc đề xuất tích hợp giao thức cho IP core 72

Bảng 1-1: Thông số cơ bản của AES-256 2
Bảng 2-1: Giao tiếp mức Top của IP 8
Bảng 2-2: Thông số tổng quan của AES-CTR 9
Bảng 2-3: Bảng mô tả tín hiệu I/O mức cao của AES-CTR 11
Bảng 2-4: Bảng mô tả tín hiệu I/O mức cao của khối AES Encryption 12
Bảng 2-5: Bảng mô tả tín hiệu I/O mức cao của khối SubBytes 14
Bảng 2-6: Bảng mô tả tín hiệu I/O mức cao của khối ShiftRows 14
Bảng 2-7: Bảng mô tả tín hiệu I/O mức cao của khối MixColumns 15

Bảng 2-8: Bảng mô tả tín hiệu I/O mức cao của khối AddRoundKey 17
Bảng 2-9: Bảng mô tả tín hiệu I/O mức cao của khối Sbox 18
Bảng 2-10: Bảng mô tả các khối chức năng con 18
Bảng 2-11: Bảng mô tả tín hiệu I/O mức cao của hàm MultiplicativeInv 19
Bảng 2-12: Bảng mô tả tín hiệu I/O mức cao của khối Imp 19
Bảng 2-13: Bảng mô tả tín hiệu I/O mức cao của khối ImpInv 20
Bảng 2-14: Bảng mô tả tín hiệu I/O mức cao của khối S 21
Bảng 2-15: Bảng mô tả tín hiệu I/O của khối C 22
Bảng 2-16: Bảng mô tả tín hiệu I/O mức cao của khối X 23
Bảng 2-17: Bảng mô tả tín hiệu I/O mức cao của khối Inv 24
Bảng 2-18: Bảng mô tả tín hiệu I/O mức cao của khối AffineTransform 25
Bảng 2-19: Bảng mã hóa loại dữ liệu 26
Bảng 2-20: Bảng mô tả tín hiệu I/O mức cao của khối AES_register 26
Bảng 2-21: Bảng mô tả tín hiệu I/O mức cao của khối Counter Generator 28
Bảng 2-22: Bảng mô tả tín hiệu I/O mức cao của khối Counter_CTR 29
Bảng 2-23: Bảng mô tả tín hiệu I/O mức cao của khối IV_register 30
Bảng 2-24: Bảng mô tả tín hiệu I/O mức cao của khối counter_block_generator 31
Bảng 2-25: Bảng mô tả tín hiệu I/O mức cao của khối J0_register 32
Bảng 2-26: Bảng mô tả tín hiệu I/O mức cao của khối type_generator 33
Bảng 2-27: Bảng mô tả tín hiệu I/O mức cao của khối output_unit 34
Bảng 2-28: Bảng mô tả tín hiệu I/O mức cao của khối FIFO 36
Bảng 2-29: Bảng tham số cấu hình 36
Bảng 2-30: Bảng mô tả tín hiệu I/O của khối TagProcessing 37
Bảng 2-31: Bảng mô tả tín hiệu I/O mức cao của khối LengthBlockCounter 38
Bảng 2-32: Bảng mô tả tín hiệu I/O mức cao của khối GHASH 39
Bảng 2-33: Bảng mô tả tín hiệu I/O mức cao của khối nhân GF(2^128) 40
Bảng 2-34: Bảng mô tả tín hiệu I/O mức cao của khối Control Unit 44
Bảng 2-35: Bảng mô tả máy trạng thái của Control Unit 44
Bảng 3-1: Bảng kế hoạch kiểm thử 48
Bảng 3-2: Bảng nhận xét và đánh giá kết quả kiểm thử mức RTL 51
Bảng 5-1: Bảng báo cáo kết quả LVS 67
Bảng 6-1: Bảng tổng hợp thông số sau GDSII 69
Bảng 6-2: Bảng thiết lập thử nghiệm trên FPGA 70
Bảng 7-1: Bảng tổng hợp thông số & công cụ thực hiện 75


1 GIỚI THIỆU

1.1 Tổng quan về AES-256 và hướng thiết kế IP

AES (Advanced Encryption Standard) là thuật toán mã hóa khối đối xứng [12] được sử dụng làm nền tảng cho phần mã hóa dữ liệu của thiết kế. Trong cấu hình AES-256, dữ liệu được xử lý theo khối 128 bit với khóa 256 bit và thực hiện 14 vòng biến đổi. Thiết kế được hiện thực dưới dạng IP Core phần cứng (tham khảo [2], [3], [5]) và mở rộng thành kiến trúc AES-256-GCM Pipeline.

Mục tiêu của IP là cung cấp khối xử lý bảo mật có khả năng mã hóa/giải mã dữ liệu, đồng thời sinh và xác thực Authentication Tag [6], [11]. Kiến trúc Pipeline được lựa chọn để nhiều khối dữ liệu có thể được xử lý tại các giai đoạn khác nhau [1], [4], hướng tới thông lượng cao và độ trễ thấp. Việc định hướng ASIC đồng thời tập trung vào các tiêu chí High Speed.

Trong mô hình ứng dụng, dữ liệu từ camera hoặc cảm biến được đưa vào bộ xử lý nhúng, sau đó chuyển tới IP AES-256-GCM để mã hóa và tạo Authentication Tag trước khi truyền tới trung tâm điều hành. Ở phía nhận, dữ liệu được giải mã và xác thực bằng Tag nhằm phát hiện dữ liệu bị thay đổi hoặc giả mạo.



Hình 1-1: Kiến trúc mức cao của IP AES-256-GCM

1.2 Thông số cơ bản của AES-256

Thông số	Giá trị
Kích thước khối dữ liệu	128 bit
Độ dài khóa	256 bit
Số vòng AES-256	14 vòng
Dạng xử lý trạng thái	Ma trận 4 × 4 byte
Chế độ trong IP	Mã hóa và giải mã; AES-CTR được dùng trong luồng GCM

Bảng 1-1: Thông số cơ bản của AES-256


AES-256 sử dụng bốn phép biến đổi chính trong quá trình mã hóa: AddRoundKey, SubBytes, ShiftRows và MixColumns. Vòng khởi tạo chỉ thực hiện AddRoundKey, 13 vòng tiêu chuẩn thực hiện đầy đủ 4 phép biến đổi, và vòng cuối (vòng 14) không thực hiện MixColumns. Khóa ban đầu 256 bit được mở rộng thành 15 khóa vòng, gồm 2 khóa vòng khởi tạo lấy trực tiếp từ khóa gốc và 13 khóa vòng phục vụ các vòng mã hóa tiếp theo.

1.3 Quy trình mã hóa AES-GCM

Quá trình này bao gồm hai hoạt động chạy song song/nối tiếp:

- **Mã hóa AES:** Dữ liệu trải qua nhiều vòng lặp xử lý ma trận trạng thái. Vòng khởi tạo chỉ thực hiện chức năng AddRoundKey. Vòng lặp tiêu chuẩn (từ vòng 1 đến vòng 13) thực hiện tuần tự các chức năng: SubBytes, ShiftRows, MixColumns và AddRoundKey (sử dụng round_key[1] đến round_key[13]). Vòng cuối cùng (vòng 14) thực hiện tuần tự SubBytes, ShiftRows và AddRoundKey (với round_key[14]), trong đó bước MixColumns được bỏ qua.

- **Tạo mã xác thực Tag:** Hoạt động dựa trên thuật toán băm GHASH [6], [11]. Dữ liệu xác thực bổ sung (AAD) và dữ liệu bản mã (Ciphertext) thu được từ quá trình mã hóa sẽ được đưa vào các phép nhân đa thức modulo trong trường Galois GF(2^128) với một khóa băm (Hash Key - H). Kết quả tích lũy cuối cùng được mã hóa kết hợp với chuỗi khởi tạo để tạo ra mã xác thực (Authentication Tag) đính kèm vào cuối bản tin.



Hình 1-2: Khối AES_encryption trong thiết kế


1.4 Quy trình giải mã AES-GCM

Quá trình thu nhận dữ liệu cũng bao gồm hai bước quan trọng:

- **Giải mã AES:** Quy trình giải mã truyền thống thực hiện ngược lại các vòng lặp: khởi tạo với AddRoundKey, các vòng tiêu chuẩn với InvShiftRows, InvSubBytes, AddRoundKey, InvMixColumns và vòng cuối bỏ qua InvMixColumns. Tuy nhiên, nếu hệ thống hoạt động theo chế độ AES-CTR, quá trình giải mã không cần module giải mã chuyên biệt mà chỉ dùng

bộ mã hóa tạo lại dòng khóa (keystream) và thực hiện phép XOR với bản mã (Ciphertext) để lấy lại bản rõ (Plaintext).

- **Kiểm tra mã xác thực Tag:** Để đảm bảo dữ liệu không bị can thiệp trên đường truyền, hệ thống sử dụng AAD và Ciphertext nhận được để tính toán lại một thẻ Tag mới thông qua khối GHASH. Thẻ Tag vừa tính toán này sẽ được so sánh với thẻ Tag gốc (tham chiếu) đi kèm với bản tin. Nếu hai giá trị khớp nhau hoàn toàn, cờ verify_pass sẽ được bật, khẳng định dữ liệu toàn vẹn; ngược lại, bản tin sẽ bị từ chối.




Hình 1-3: Khối AES_decryption trong thiết kế

Mở rộng khóa AES-256

Khối KeyExpansion_256 nhận khóa gốc 256 bit và sinh ra 15 khóa vòng 128 bit (round_key[0:14]). Khóa 256 bit ban đầu được chia thành 8 word 32 bit (Nk = 8). Quá trình sinh khóa sử dụng RotWord, SubWord, AddRcon_256, nhánh phụ SubWord cho các vòng lẻ (sub_only) và các phép XOR với các word tương ứng.

- Khởi tạo: khóa 256 bit được chia thành 8 word, Nk = 8. Hai khóa vòng đầu tiên round_key[0] và round_key[1] được gán trực tiếp từ cipher_key[255:128] và cipher_key[127:0].
- RotWord: dịch vòng một word 32 bit.
- SubWord: thay thế từng byte của word bằng S-Box.
- AddRcon_256: đưa hằng số vòng Rcon vào quá trình sinh khóa cho các vòng chẵn (hằng số RC gồm các giá trị 8'h01, 8'h02, 8'h04, 8'h08, 8'h10, 8'h20, 8'h40).
- Nhánh SubWord (sub_only): đối với các vòng lẻ (round_index[0] = 1), từ trước đó chỉ đi qua SubWord mà không qua RotWord và AddRcon theo đúng chuẩn NIST FIPS 197 [12] cho AES-256.



Hình 1-4: Sơ đồ khối Key Expansion

Trong IP, khối KeyExpansion_256 có tín hiệu expansion_en để bắt đầu quá trình, bộ đếm Counter_256 đếm round_index từ 0 đến 12 (mất 13 chu kỳ clock), sau đó kích hoạt cờ expansion_finish báo hoàn tất quá trình sinh 15 khóa vòng. Các khóa vòng được lưu trữ trong thanh ghi RoundKeyReg để cung cấp cho đường ống mã hóa AES.

1.5 Ứng dụng

Bối cảnh và miền ứng dụng thực tiễn của đề tài:

Sự bùng nổ của các hệ thống camera giám sát độ nét cao (4K/8K), mạng cảm biến phân tán trong giao thông thông minh (ITS/V2X) và hạ tầng công nghiệp (IIoT) đặt ra yêu cầu khắt khe về bảo mật ở tốc độ đường truyền (Line-rate security). Với lưu lượng dữ liệu liên tục và thời gian thực, các giải pháp mã hóa bằng phần mềm trên vi điều khiển/SoC truyền thống trở thành nút thắt cổ chai lớn về mặt hiệu năng.

Thiết kế bộ tăng tốc phần cứng chuyên dụng IP AES-256-GCM trong nghiên cứu này giải quyết bài toán mã hóa khối lượng lớn với thông lượng hàng chục Gbps và độ trễ mức nano-giây, hướng tới các ứng dụng trọng yếu sau:

- **Camera an ninh và giao thông thông minh:** Bảo vệ luồng video độ nét cao (4K/8K) trong giám sát đô thị và phạt nguội. Dữ liệu được mã hóa bảo mật đời tư, đồng thời tích hợp thẻ xác thực (Auth Tag) nhằm đảm bảo tính toàn vẹn tuyệt đối của bằng chứng pháp lý trước nguy cơ bị cắt ghép, chỉnh sửa hoặc can thiệp trên đường truyền.

- **Xe tự hành và giao thông kết nối (ADAS / V2X):** Bảo vệ các luồng dữ liệu thời gian thực từ LiDAR, Radar và camera nhận diện vật cản. Việc xác thực tức thời từng gói tin cảm biến là điều kiện tiên quyết để ngăn chặn các cuộc tấn công giả mạo số liệu (Spoofing attacks), trực tiếp đảm bảo an toàn vận hành.

- **Mạng cảm biến công nghiệp và cơ sở hạ tầng trọng yếu (IIoT / SCADA):** Bảo vệ dữ liệu đo đạc (nhiệt độ, áp suất, điện áp) tại các nhà máy năng lượng, lưới điện thông minh và hệ thống cấp thoát nước, ngăn chặn rủi ro tin tặc chèn lệnh hoặc sai lệch dữ liệu nhằm phá hoại dây chuyền sản xuất.

- **Phương tiện bay không người lái (UAV) và thiết bị viễn thám:** Đảm bảo tính bảo mật và toàn vẹn cho dữ liệu trinh sát, tọa độ bay và cảm biến môi trường truyền qua kênh không dây, triệt tiêu nguy cơ bị nghe lén hoặc chiếm quyền điều khiển (Hijacking).

- **Thiết bị y tế kỹ thuật số (IoMT):** Bảo đảm tính riêng tư và độ chính xác tuyệt đối của hình ảnh y tế, hồ sơ sinh trắc học và tín hiệu sinh tồn trong các hệ thống theo dõi sức khỏe và phẫu thuật từ xa thời gian thực.

2 ĐẶC TẢ THIẾT KẾ


2.1 Các chức năng chính của IP AES-256-GCM

IP thực hiện hai hướng xử lý chính: mã hóa dữ liệu và giải mã dữ liệu. Ngoài phần AES-CTR, thiết kế có các khối phục vụ xác thực GCM gồm H, J0, AAD, Ciphertext, Length Block, GHASH và Authentication Tag. Trong quá trình giải mã, Tag tham chiếu được sử dụng để kiểm tra tính hợp lệ của dữ liệu.

- Mã hóa: tạo keystream bằng AES-CTR, XOR với dữ liệu đầu vào để tạo Ciphertext và thực hiện Tag Processing.
- Giải mã: tạo lại keystream, XOR với Ciphertext để khôi phục dữ liệu và kiểm tra Authentication Tag.
- Quản lý phiên: nhận khóa, IV, AAD, dữ liệu và các tín hiệu báo block cuối.
- Báo trạng thái: ready, valid, finish, verify_pass và overflow.

2.2 Giao tiếp mức Top của IP

Giao diện Top nhận clock, reset, khóa AES, IV, chế độ hoạt động, AAD, dữ liệu và Tag tham chiếu. Các đầu ra gồm dữ liệu sau xử lý, Authentication Tag, trạng thái xác thực, trạng thái sẵn sàng và trạng thái kết thúc phiên.



Hình 2-1: Giao diện Top của IP AES-256-GCM

Tín hiệu	Độ rộng	Loại	Mô tả
clk	1	input	Tín hiệu clock đồng bộ
rst_n	1	input	Tín hiệu reset bất đồng bộ, tích cực mức thấp
mode	1	input	Tín hiệu chọn chế độ mã hóa hoặc giải mã
cipher_key	256	input	Khóa gốc ban đầu (256-bit)
load_key	1	input	Tín hiệu thông báo khóa mới đã tới
IV	96	input	Giá trị Initialization Vector (IV) đầu vào
load_IV	1	input	Tín hiệu thông báo có IV mới ở đầu vào
tag_ref	128	input	Tag tham chiếu, dùng cho chế độ giải mã
load_tag_ref	1	input	Tín hiệu thông báo tải tag_ref, dùng cho chế độ giải mã
AAD	128	input	Dữ liệu vào AAD
load_AAD	1	input	Tín hiệu thông báo nhận dữ liệu AAD
AAD_last	1	input	là tín hiệu báo cho biết đâu là khối AAD cuối cùng
no_AAD	1	input	Là tín hiệu báo không có AAD đi vào IP
data_in	128	input	Dữ liệu đầu vào cần được xử lý (mã hóa/giải mã)
load_data	1	input	Tín hiệu thông báo nhận dữ liệu cần xử lý
data_in_last	1	input	Là tín hiệu báo cho biết khối dữ liệu đầu vào cuối cùng
verify_checked	1	input	Tín hiệu thông báo bên ngoài đã đọc tín hiệu verify_pass
tag	128	output	Authentication Tag
tag_valid	1	output	Tín hiệu thông báo tag hợp lệ
verify_pass	1	output	Tín hiệu thông báo tag nhận được là hợp lệ, và dữ liệu được nhận là chính xác
CTR_counter_overflow	1	output	Tín hiệu được kích hoạt khi CTR_counter đếm quá mức quy định
data_out	128	output	Dữ liệu đã được xử lý
data_valid	1	output	Tín hiệu cho biết dữ liệu đầu ra có hợp lệ không
data_out_last	1	output	Tín hiệu báo cho biết khối dữ liệu cuối cùng đi ra khỏi IP
finish	1	output	Tín hiệu cho biết đã kết thúc 1 phiên làm việc của IP, dành cho các module cần làm mới khi IP đã kết thúc một phiên làm việc
key_ready	1	output	Tín hiệu thông báo IP sẵn sàng nhận khóa mới
IV_ready	1	output	Tín hiệu cho biết IP sẵn sàng nhận IV mới
AAD_ready	1	output	Tín hiệu cho biết IP sẵn sàng nhận AAD
tag_ref_ready	1	output	Tín hiệu cho biết IP sẵn sàng nhận tag_ref
data_ready	1	output	Tín hiệu cho biết IP sẵn sàng nhận dữ liệu vào xử lý
verify_done	1	output	Tín hiệu thông báo đã xác thực tag xong, tín hiệu verify_pass lúc này là hợp lệ

Bảng 2-1: Giao tiếp mức Top của IP

2.3 AES-CTR

2.3.1 Tổng quan

AES-CTR là chế độ trong đó AES được dùng để sinh keystream thay vì mã hóa trực tiếp dữ liệu. Dữ liệu gốc hoặc dữ liệu mã hóa được XOR với keystream. Vì vậy, cả mã hóa và giải mã đều sử dụng lõi AES ở chế độ Encryption.

Theo đặc tả AES-CTR, IV có độ rộng 96 bit và Counter có độ rộng 32 bit. Hai phần được ghép thành khối 128 bit theo biểu thức: AES_input = IV || Counter.


Thông số	Giá trị
Kích thước dữ liệu	128 bit
Độ dài khóa	256 bit
IV / Nonce	96 bit
Counter	32 bit
Khối đầu vào AES	IV || Counter = 128 bit

Bảng 2-2: Thông số tổng quan của AES-CTR

2.3.2 Quy trình xử lý


- Lưu IV vào IV Register.
- Sinh giá trị Counter và ghép IV với Counter thành counter block 128 bit.
- Đưa counter block vào AES Encryption Core để sinh keystream.
- XOR keystream với Plaintext để tạo Ciphertext hoặc XOR với Ciphertext để tạo Plaintext.
- Tăng Counter sau mỗi block dữ liệu.
- Theo dõi CTR_counter_overflow và xử lý kết thúc phiên theo thiết kế.

Các thành phần chính gồm IV Register, Counter Generator, AES Encryption Core, XOR Unit và FIFO/Input Buffer.



Hình 2-2: Kiến trúc Counter Generator

2.3.3 Thiết kế mức cao




Hình 2-3: Thiết kế AES-CTR mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
clk	1	input	Tín hiệu xung clock đồng bộ
rst_n	1	input	Tín hiệu reset bất đồng bộ, tích cực mức thấp
cipher_key	256	input	Khóa gốc ban đầu (256-bit)
load_key	1	input	Tín hiệu thông báo có key mới vào trong IP
expansion_en	1	input	Tín hiệu cho phép khối KeyExpansion hoạt động
data_in	128	input	Dữ liệu đầu vào của AES
load_data	1	input	Tín hiệu thông báo có dữ liệu đi vào
data_in_last	1	input	Tín hiệu báo cho biết khối dữ liệu cuối cùng vào
IV	96	input	Giá trị Initialization Vector (IV) đầu vào
load_IV	1	input	Tín hiệu thông báo có IV mới ở đầu vào

mode	1	input	Tín hiệu cho biết chế độ hoạt động của IP (0: mã hóa ; 1: giải mã)
finish_reset	1	input	Tín hiệu reset bất đồng bộ, tích cực mức cao, là tín hiệu reset lại cho những module cần reset lại khi hết phiên xử lý
AES_finish	1	output	Tín hiệu báo toàn bộ các block đã được đưa vào AES đều đã được xử lý và pipeline đã được xả hết
expansion_finish	1	output	Tín hiệu báo hoàn tất quá trình sinh khóa
CTR_counter_overflow	1	output	Tín hiệu được kích hoạt khi CTR_counter đếm quá mức quy định
IV_loaded	1	output	Tín hiệu thông báo đã nhận được IV
H	128	output	Khóa H=AES_{K}(0)
H_valid	1	output	Tín hiệu báo dữ liệu H hợp lệ
data_out	128	output	Dữ liệu đã được AES-CTR xử lý
data_valid	1	output	Tín hiệu báo dữ liệu hợp lệ (dành cho data_out và cả cipher_text)
data_out_last	1	output	Tín hiệu báo cho biết khối dữ liệu cuối cùng đi ra khỏi IP
CT	128	output	Dữ liệu mã hóa của dữ liệu gốc
CT_valid	1	output	Tín hiệu báo block CT hợp lệ
CT_last	1	output	Tín hiệu báo khối CT cuối cùng
E	128	output	Tag mask E=AES_K(J0)
E_valid	1	output	Tín hiệu báo dữ liệu E là hợp lệ

Bảng 2-3: Bảng mô tả tín hiệu I/O mức cao của AES-CTR


2.3.4 Thiết kế mức thấp



Hình 2-4: Thiết kế AES-CTR mức thấp

2.4 AES-CTR Encryption Core


AES-CTR Core nhận cipher_key, IV, dữ liệu và các tín hiệu điều khiển. Khối này phối hợp Key Expansion, AES Encryption, Counter Generator và các thanh ghi để tạo keystream và dữ liệu đầu ra. Tín hiệu AES_finish báo toàn bộ block đã được đưa vào AES và pipeline đã được xả hết.




Hình 2-5: Khối AES Encryption mức cao

Tín hiệu	Độ Rộng	Độ sâu	Loại	Mô tả
clk	1	0	input	Tín hiệu xung clock đồng bộ
rst_n	1	0	input	Tín hiệu reset bất đồng bộ, tích cực mức thấp
data_in	128	0	input	Dữ liệu đầu vào của AES
round_key	128	15	input	Các khóa của từng vòng mã hóa (15 khóa vòng từ round_key[0] đến round_key[14]), nhận từ khối sinh khóa
data_type_in	2	0	input	Tín hiệu cho biết dạng dữ liệu của dữ liệu đầu vào
data_out	128	0	output	Dữ liệu đầu ra của AES
data_req	1	0	output	Là tín hiệu thông báo cần dữ liệu đầu vào từ FIFO để thực hiện phép toán XOR với keystream (data_out)
data_type_out	2	0	output	Tín hiệu cho biết dạng dữ liệu đầu ra của data_out (2-bit: 00: idle, 01: Hash key H, 10: Keystream, 11: Tag mask E)
AES_finish	1	0	output	Tín hiệu báo toàn bộ các block đã được đưa vào AES đều đã được xử lý và pipeline đã được xả hết

Bảng 2-4: Bảng mô tả tín hiệu I/O mức cao của khối AES Encryption




Hình 2-6: Waveform của quá trình AES Encryption



Hình 2-7: Khối AES Encryption mức thấp


Khối AES_256_encryption sử dụng 15 khóa vòng được sinh từ KeyExpansion_256. Dữ liệu đi qua 14 vòng pipeline: vòng khởi tạo AES_first_round, 13 vòng tiêu chuẩn AES_round (SubBytes, ShiftRows, MixColumns, AddRoundKey) và vòng cuối AES_last_round (bỏ qua MixColumns). Pipeline có độ trễ 16 chu kỳ clock.




Hình 2-8: Khối SubBytes mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
SubBytes_in	128	input	Dữ liệu đầu vào của AES tại vòng hiện tại, gồm 16 byte (128-bit).
SubBytes_out	128	output	Dữ liệu đầu ra sau khi thay thế qua bảng S-Box.

Bảng 2-5: Bảng mô tả tín hiệu I/O mức cao của khối SubBytes




Hình 2-9: Khối SubBytes mức thấp




Hình 2-10: Khối ShiftRows mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
ShiftRows_in	128	input	Dữ liệu đầu vào, gồm 16 byte
ShiftRows_out	128	output	Dữ liệu đầu ra, đã được dịch hàng

Bảng 2-6: Bảng mô tả tín hiệu I/O mức cao của khối ShiftRows




Hình 2-11: Khối ShiftRows mức thấp




Hình 2-12: Khối MixColumns mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
MixColumns_in	128	input	Dữ liệu đầu vào, gồm 16 byte
MixColumns_out	128	output	Dữ liệu đầu ra sau khi thực hiện nhân ma trận trong trường hữu hạn để trộn các byte trong từng cột.


Bảng 2-7: Bảng mô tả tín hiệu I/O mức cao của khối MixColumns




Hình 2-13: Khối MixColumns mức thấp



Hình 2-14: Khối MixCol mức thấp




Hình 2-15: Khối MUL_MixColumns mức thấp



Hình 2-16: Khối AddRoundKey mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
AddRoundKeys_in	128	input	Dữ liệu đầu vào (State) của AES tại vòng hiện tại, gồm 16 byte (128-bit).
round_key	128	input	Khóa vòng (RoundKey) tương ứng với vòng AES hiện tại, được sinh từ khối Key Expansion. Dùng để XOR với dữ liệu đầu vào.
AddRoundKeys_out	128	output	Dữ liệu đầu ra sau khi thực hiện phép XOR giữa AddRoundKeys_in và RoundKeys. Đây là state đầu ra của bước AddRoundKeys.


Bảng 2-8: Bảng mô tả tín hiệu I/O mức cao của khối AddRoundKey



Hình 2-17: Khối AddRoundKey mức thấp

2.5 Thiết kế S-Box

S-Box là khối thay thế byte của AES. S-Box được hiện thực bằng các mạch tổ hợp. Phần tính toán nghịch đảo nhân được tổ chức thành các khối Imp, ImpInv, S, C, X và Inv, sau đó kết hợp với AffineTransform.



Hình 2-18: Thiết kế Sbox


Tín hiệu	Độ Rộng	Loại	Mô tả
byte_in	Input	8 bit	Byte đầu vào
byte_out	Output	8 bit	Byte đầu ra sau khi đã tra cứu giá trị tương ứng trong SBox

Bảng 2-9: Bảng mô tả tín hiệu I/O mức cao của khối Sbox

Giao diện cơ bản của S-Box nhận byte_in 8 bit và xuất byte_out 8 bit.

Khối	**Đầu vào**	**Đầu ra**	**Chức năng**
SBox	8 bit	8 bit	Thay thế byte theo S-Box
MultiplicativeInv	8 bit	8 bit	Tính nghịch đảo nhân trong GF(2^8)
S	4 bit	4 bit	Tính bình phương trong GF(2^4)
C	4 bit	4 bit	Nhân với hằng số λ
X	2 × 4 bit	4 bit	Nhân hai phần tử GF(2^4)
Inv	4 bit	4 bit	Tính nghịch đảo nhân GF(2^4)
Imp / ImpInv	8 bit	8 bit	Ánh xạ phần tử GF(2^8) sang trường GF((2^4)^2) và ngược lại
AffineTransform	8 bit	8 bit	Thực hiện biến đổi Affine


Bảng 2-10: Bảng mô tả các khối chức năng con



Hình 2-19: Hàm MultiplicativeInv

Tín hiệu	Độ Rộng	Loại	Mô tả
byte_in	Input	8 bit	Byte đầu vào
byte_out	Output	8 bit	Nghịch đảo nhân (multiplicative inverse) của byte đầu vào trong trường GF(2^8)


Bảng 2-11: Bảng mô tả tín hiệu I/O mức cao của hàm MultiplicativeInv




Hình 2-20: Khối Imp mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
byte_in	Input	8 bit	Byte đầu vào
byte_out	Output	8 bit	Byte đầu ra sau khi đã ánh xạ thành công

Bảng 2-12: Bảng mô tả tín hiệu I/O mức cao của khối Imp




Hình 2-21: Khối Imp mức thấp




Hình 2-22: Khối ImpInv mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
byte_in	Input	8 bit	Byte đầu vào
byte_out	Output	8 bit	Byte đầu ra cũng chính là kết quả nghịch đảo nhân trong trường GF(2^8)

Bảng 2-13: Bảng mô tả tín hiệu I/O mức cao của khối ImpInv




Hình 2-23: Khối ImpInv mức thấp




Hình 2-24: Khối S mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
data_in	Input	4 bit	Dữ liệu đầu vào trong trường GF(2^4)
data_out	Output	4 bit	Kết quả bình phương trong trường GF(2^4)

Bảng 2-14: Bảng mô tả tín hiệu I/O mức cao của khối S




Hình 2-25: Khối S mức thấp




Hình 2-26: Khối C mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
data_in	Input	4 bit	Dữ liệu đầu vào trong trường GF(2^4)
data_out	Output	4 bit	Kết quả sau khi nhân với hằng số λ (= 1100_2)

Bảng 2-15: Bảng mô tả tín hiệu I/O của khối C




Hình 2-27: Khối C mức thấp




Hình 2-28: Khối X mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
data_in1	Input	4 bit	Phần tử thứ nhất trong GF(2^4)
data_in2	Input	4 bit	Phần tử thứ hai trong GF(2^4)
data_out	Output	4 bit	Kết quả nhân trong GF(2^4)

Bảng 2-16: Bảng mô tả tín hiệu I/O mức cao của khối X




Hình 2-29: Khối X mức thấp




Hình 2-30: Khối Inv mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
data_in	Input	4 bit	Phần tử đầu vào trong GF(2^4)
data_out	Output	4 bit	Nghịch đảo nhân của data_in trong GF(2^4)

Bảng 2-17: Bảng mô tả tín hiệu I/O mức cao của khối Inv




Hình 2-31: Khối Inv mức thấp



Hình 2-32: Khối AffineTransform mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
byte_in	Input	8 bit	Byte đầu vào
byte_out	Output	8 bit	Byte đầu ra sau khi biến đổi Affine chính là kết quả tra cứu SBox

Bảng 2-18: Bảng mô tả tín hiệu I/O mức cao của khối AffineTransform




Hình 2-33: Khối AffineTransform mức thấp

2.6 Thanh ghi AES và phân loại dữ liệu

AES_register có nhiệm vụ lưu trữ và đồng bộ dữ liệu theo clock. Tín hiệu data_type_in xác định loại dữ liệu đi vào; data_type_out là phiên bản trễ một chu kỳ clock. Bốn loại dữ liệu được định nghĩa gồm NONE_TYPE, H_TYPE, CTR_TYPE và J0_TYPE.

Tên	Mã	Mô tả
NONE_TYPE	00	Dữ liệu không hợp lệ
H_TYPE	01	Dữ liệu dùng để tính H
CTR_TYPE	10	Dữ liệu dùng để tạo keystream AES-CTR
J0_TYPE	11	Dữ liệu dùng để mã hóa J0 tạo Tag


Bảng 2-19: Bảng mã hóa loại dữ liệu



Hình 2-34: Khối AES_register mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
clk	1	input	Tín hiệu xung clock đồng bộ
rst_n	1	input	Tín hiệu reset bất đồng bộ, tích cực mức thấp
data_in	128	input	Là dữ liệu đầu vào của thanh ghi
data_type_in	2	input	Là dạng dữ liệu đi vào thanh ghi gồm 4 dạng NONE_TYPE, H_TYPE, CTR_TYPE, J0_TYPE
data_out	128	output	Là dữ liệu đầu ra của thanh ghi
data_type_out	2	output	Là dạng dữ liệu của đầu ra, thực chất là data_type_in nhưng bị trễ 1 chu kỳ clk
valid	1	output	Là tín hiệu thông báo dữ liệu đi vào thanh ghi là hợp lệ, nghĩa là dạng dữ liệu không phải dạng NONE_TYPE


Bảng 2-20: Bảng mô tả tín hiệu I/O mức cao của khối AES_register



Hình 2-35: Khối AES_register mức thấp

2.7 Counter Generator


Counter Generator quản lý IV, Counter và J0. IV được lưu trong IV_register. Counter_CTR chỉ tăng khi có dữ liệu cần xử lý để sinh keystream. Counter block được tạo bằng cách ghép IV_out 96 bit với CTR_counter 32 bit, tạo thành dữ liệu 128 bit đưa vào AES Encryption.




Hình 2-36: Khối Counter Generator mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
clk	1	input	Tín hiệu xung clock đồng bộ
rst_n	1	input	Tín hiệu reset bất đồng bộ, tích cực mức thấp
finish_reset	1	input	Tín hiệu reset bất đồng bộ, tích cực mức cao, là tín hiệu reset lại cho những module cần reset lại khi hết phiên xử lý
gen_J0	1	input	Tín hiệu yêu cầu mã hóa J0
load_key	1	input	Tín hiệu thông báo có key mới vào trong IP
load_data	1	input	Tín hiệu thông báo có dữ liệu đi vào
IV	96	input	Giá trị Initialization Vector (IV) đầu vào
load_IV	1	input	Tín hiệu thông báo có IV mới ở đầu vào
data_type	2	output	Tín hiệu báo loại dữ liệu cho đầu ra
data_out	128	output	Dữ liệu đầu ra của khối counter_generator
IV_loaded	1	output	Tín hiệu thông báo đã nhận được IV
CTR_counter_overflow	1	output	Tín hiệu được kích hoạt khi CTR_counter đếm quá mức quy định

Bảng 2-21: Bảng mô tả tín hiệu I/O mức cao của khối Counter Generator




Hình 2-37: Khối Counter Generator mức thấp




Hình 2-38: Khối Counter_CTR mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
clk	1	input	Tín hiệu xung clock đồng bộ
finish_reset	1	input	Tín hiệu reset bất đồng bộ, tích cực mức cao
counter_en	1	input	Tín hiệu cho phép Counter tăng sau mỗi chu kỳ clock. Counter chỉ tăng khi có dữ liệu cần xử lý để sinh keystream.
CTR_counter	32	output	Giá trị CTR_counter 32-bit hiện tại, được ghép với IV để tạo thành khối đầu vào {IV, CTR_counter}
CTR_counter_overflow	1	output	Tín hiệu được kích hoạt khi CTR_counter đếm quá mức quy định

Bảng 2-22: Bảng mô tả tín hiệu I/O mức cao của khối Counter_CTR




Hình 2-39: Khối Counter_CTR mức thấp




Hình 2-40: Khối IV_register mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
clk	1	input	Tín hiệu xung clock đồng bộ
IV	96	input	Giá trị Initialization Vector (IV) đầu vào
load_IV	1	input	Tín hiệu thông báo có IV mới ở đầu vào
finish_reset	1	input	Tín hiệu reset bất đồng bộ, tích cực mức cao
IV_out	96	output	Giá trị IV đã được lưu trong thanh ghi và xuất ra ngoài
IV_loaded	1	output	Tín hiệu thông báo đã nhận được IV

Bảng 2-23: Bảng mô tả tín hiệu I/O mức cao của khối IV_register




Hình 2-41: Khối IV_register mức thấp




Hình 2-42: Khối counter_block_generator mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
IV_out	96	input	Giá trị IV đã được lưu trong thanh ghi và xuất ra ngoài
CTR_counter	32	input	Giá trị CTRcounter 32-bit hiện tại, được ghép với IV để tạo thành khối đầu vào {IV_out,counter}
counter_block	128	output	Khối dữ liệu 128-bit {IV_out, counter+1} đưa vào AES Encryption

Bảng 2-24: Bảng mô tả tín hiệu I/O mức cao của khối counter_block_generator




Hình 2-43: Khối counter_block_generator mức thấp




Hình 2-44: Khối J0_register mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
clk	1	input	Tín hiệu xung clock đồng bộ
finish_reset	1	input	Tín hiệu reset bất đồng bộ, tích cực mức cao
counter_block	128	input	Dữ liệu J0 đầu vào
CTR_counter	32	input	Giá trị CTR_counter 32-bit hiện tại, dùng xác định J0 có hợp lệ không
J0	128	output	Giá trị J0

Bảng 2-25: Bảng mô tả tín hiệu I/O mức cao của khối J0_register




Hình 2-45: Khối J0_register mức thấp




Hình 2-46: Khối type_generator mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
clk	1	input	Tín hiệu xung clock đồng bộ
rst_n	1	input	Tín hiệu reset bất đồng bộ, tích cực mức thấp
load_key	1	input	Tín hiệu báo có khóa mới được nạp, yêu cầu data_type chuyển thành loại H ở chu kỳ kế tiếp.
load_data	1	input	Tín hiệu báo có dữ liệu mới được nạp, yêu cầu data_type chuyển thành loại dữ liệu của Counter Block ở chu kỳ kế tiếp.
gen_J0	1	input	Tín hiệu yêu cầu mã hóa J0, data_type chuyển thành loại dữ liệu J0 ở chu kỳ kế tiếp.
data_type	2	output	Tín hiệu báo loại dữ liệu cho đầu ra

Bảng 2-26: Bảng mô tả tín hiệu I/O mức cao của khối type_generator




Hình 2-47: Khối type_generator mức thấp



Hình 2-48: Khối output_unit mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
data_type	2	input	Tín hiệu báo loại dữ liệu cho đầu ra
counter_block	128	input	Khối dữ liệu 128-bit {IV_out, counter} đưa vào AES Encryption
J0	128	input	Giá trị J0
data_out	128	output	Dữ liệu đầu ra của khối counter_generator

Bảng 2-27: Bảng mô tả tín hiệu I/O mức cao của khối output_unit



Hình 2-49: Khối output_unit mức thấp

2.8 FIFO

Module FIFO được dùng làm bộ đệm để cung cấp dữ liệu liên tục cho pipeline. Trong thiết kế lõi AES-CTR / AES_256_CTR, FIFO được cấu hình với độ rộng DATA_SIZE = 129 bit ({data_in_last, data_in}) nhằm truyền đồng bộ cờ báo khối cuối cùng data_in_last đi kèm với 128 bit dữ liệu, độ sâu 16 phần tử và độ rộng con trỏ PTR_WIDTH = 4.




Hình 2-50: Khối FIFO mức cao

Tín hiệu	Độ Rộng	Loại	Mô tả
clk	1	input	Tín hiệu xung clock đồng bộ
rst_n	1	input	Tín hiệu reset bất đồng bộ, tích cực mức thấp
data_in	DATA_SIZE	input	Dữ liệu đầu vào
r_en	1	input	Tín hiệu cho phép đọc dữ liệu trong FIFO
w_en	1	input	Tín hiệu cho phép ghi dữ liệu vào trong FIFO

data_out	DATA_SIZE	output	Dữ liệu đầu ra

Bảng 2-28: Bảng mô tả tín hiệu I/O mức cao của khối FIFO



Hình 2-51: Khối FIFO mức thấp


Tham số	Giá trị	Mô tả
DATA_SIZE	129	Độ rộng dữ liệu vào/ra ({data_in_last, data_in} trong IP AES-CTR; mặc định module là 128 bit)
DEPTH	16	Chiều sâu FIFO
PTR_WIDTH	4	Độ rộng con trỏ

Bảng 2-29: Bảng tham số cấu hình

FIFO gồm Write Pointer, Read Pointer và FIFO Memory. Write Pointer xác định vị trí ghi; Read Pointer xác định vị trí đọc. Các tín hiệu w_en và r_en cho phép ghi và đọc dữ liệu tương ứng.

2.9 Tag Processing

Tag Processing là phần thực hiện xử lý xác thực của GCM. Khối nhận AAD, Ciphertext, H, E và trong chế độ giải mã nhận thêm tag_ref. Các đầu ra quan trọng gồm Authentication Tag, tag_process_valid và verify_pass.




Hình 2-52: Khối TagProcessing

Tín hiệu	Độ rộng	Loại	Mô tả
clk	Input	1 bit	Xung clock
rst_n	Input	1 bit	Tín hiệu reset mức thấp
finish_reset	Input	1 bit	Tín hiệu reset khi khối AES-CTR hoàn thành quá trình
load_key	Input	1 bit	Tín hiệu nạp khóa bí mật (Cipher Key) mới
mode	Input	1 bit	Lựa chọn giữa chế độ mã hóa hoặc giải mã
AAD	Input	128 bit	Dữ liệu vào (AAD)
CT	Input	128 bit	Dữ liệu vào (Ciphertext)
tag_ref	Input	128 bit	Tag tham chiếu, dùng cho chế độ giải mã
H	Input	128 bit	Khóa H=AES_{K}(0)
E	Input	128 bit	Tag mask E=AES_{K}(J_{0})
load_AAD	Input	1 bit	Cờ báo AAD hợp lệ
load_CT	Input	1 bit	Cờ báo Ciphertext hợp lệ
H_valid	Input	1 bit	Cờ báo khóa H hợp lệ
E_valid	Input	1 bit	Cờ báo tag mask E hợp lệ
load_tag_ref	Input	1 bit	Cờ báo tag_ref hợp lệ
CT_last	Input	1 bit	Cờ báo Ciphertext cuối cùng
H_loaded	Output	1 bit	Cờ báo đã hoàn tất load khóa H
tag_ref_loaded	Output	1 bit	Cờ báo đã hoàn tất load Tag Reference
tag	Output	128 bit	Authentication Tag
tag_process_valid	Output	1 bit	Báo hiệu đã hoàn tất quá trình sinh Tag, dùng cho chế độ mã hóa
verify_pass	Output	1 bit	Cờ báo Tag hợp lệ, dùng cho chế độ giải mã

Bảng 2-30: Bảng mô tả tín hiệu I/O của khối TagProcessing

2.9.1 Length Block Counter


LengthBlockCounter theo dõi dữ liệu AAD và Ciphertext để tạo Length Block 128 bit. Tín hiệu load_AAD, load_CT và CT_last được sử dụng để xác định trạng thái dữ liệu và thời điểm Length Block hợp lệ.



Hình 2-53: Khối LengthBlockCounter mức cao

Tín hiệu	Độ rộng	Loại	Mô tả
clk	Input	1 bit	Xung clock
finish_reset	Input	1 bit	Tín hiệu reset bất đồng bộ, tích cực mức cao
load_AAD	Input	1 bit	Cờ báo AAD hợp lệ
load_CT	Input	1 bit	Cờ báo Ciphertext hợp lệ
CT_last	Input	1 bit	Cờ báo Ciphertext cuối cùng
length_block	Output	128 bit	Length Block AAD || Ciphertext
length_block_valid	Output	1 bit	Cờ báo Length Block hợp lệ


Bảng 2-31: Bảng mô tả tín hiệu I/O mức cao của khối LengthBlockCounter



Hình 2-54: Khối LengthBlockCounter mức thấp

2.9.2 GHASH


GHASH nhận AAD, Ciphertext, Length Block và khóa H để tạo kết quả băm 128 bit. Khối này phát tín hiệu ghash_finish khi kết quả băm cuối cùng đã sẵn sàng.



Hình 2-55: Khối GHASH mức cao

Tín hiệu	Độ rộng	Loại	Mô tả
clk	Input	1 bit	Xung clock
finish_reset	Input	1 bit	Tín hiệu reset bất đồng bộ, tích cực mức cao
AAD	Input	128 bit	Dữ liệu vào (AAD)
load_AAD	Input	1 bit	Cờ báo AAD hợp lệ
CT	Input	128 bit	Dữ liệu vào (Ciphertext)
load_CT	Input	1 bit	Cờ báo Ciphertext hợp lệ
length_block	Input	128 bit	Dữ liệu vào (Length Block)
length_block_valid	Input	1 bit	Cờ báo Length Block hợp lệ
H_reg	Input	128 bit	Khóa H=AES(K,0)
ghash_out	Output	128 bit	Kết quả băm GHASH
ghash_finish	Output	1 bit	Cờ báo kết quả băm GHASH cuối cùng


Bảng 2-32: Bảng mô tả tín hiệu I/O mức cao của khối GHASH



Hình 2-56: Khối GHASH mức thấp

2.9.2.1 GF128bitMultiply


GF128bitMultiply thực hiện phép nhân trên trường GF(2^128). Đầu vào gồm data_in 128 bit và H_reg 128 bit; đầu ra data_out là kết quả phép nhân. Khối này là thành phần tính toán cốt lõi phục vụ GHASH.




Hình 2-57: Khối nhân GF(2^128) mức cao

Tín hiệu	Độ rộng	Loại	Mô tả
data_in	Input	128 bit	Dữ liệu vào để thực hiện phép nhân trên GF(2^{128})
H_reg	Input	128 bit	Khóa H=AES(K,0)
data_out	Output	128 bit	Kết quả thực hiện phép nhân trên trường GF(2^{128})


Bảng 2-33: Bảng mô tả tín hiệu I/O mức cao của khối nhân GF(2^128)



Hình 2-58: Khối X8 mức thấp



Hình 2-59: Khối X16, X32, X64, X128 mức thấp




Hình 2-60: Khối ReductionBlock mức thấp

2.9.3 Sinh Authentication Tag

Trong luồng xử lý của thiết kế, H được tạo từ phép AES_K(0), còn E được tạo từ AES_K(J0). Tag Processing kết hợp kết quả GHASH với E để tạo Authentication Tag. Ở chế độ mã hóa, Tag được xuất ra khi quá trình xử lý hoàn tất; ở chế độ giải mã, Tag nhận được được so sánh để tạo tín hiệu verify_pass.


Cơ chế này cho phép thiết kế đồng thời xử lý bảo mật dữ liệu và kiểm tra tính toàn vẹn của dữ liệu nhận được.



Hình 2-61: Cơ chế sinh Tag

2.10 Control Unit

Control Unit là khối điều khiển trung tâm của IP. Khối nhận các tín hiệu trạng thái từ Key Expansion, AES-CTR và Tag Processing; đồng thời phát tín hiệu cho phép các khối hoạt động theo đúng trình tự của một phiên mã hóa hoặc giải mã.



Hình 2-62: Khối Control Unit mức cao

Tín hiệu	Độ rộng	Loại	Mô tả
clk	1	input	Tín hiệu clock đồng bộ
rst_n	1	input	Tín hiệu reset bất đồng bộ, tích cực mức thấp
start	1	input	Tín hiệu cho phép hệ thống bắt đầu hoạt động
load_key	1	input	Tín hiệu thông báo khóa mới đã tới
expansion_finish	1	input	Tín hiệu cho biết khối KeyExpansion đã sinh khóa xong
H_loaded	1	input	Là tín hiệu cho biết đã có H tải lên module TagProcessing
IV_loaded	1	input	Là tín hiệu cho biết đã nhận được IV
tag_ref_loaded	1	input	Là tín hiệu báo đã nhận được tag_ref
mode	1	input	Tín hiệu cho biết chế độ hoạt động của IP (0: mã hóa ; 1: giải mã)
load_AAD	1	input	Là tín hiệu báo đang tải AAD
no_AAD	1	input	Là tín hiệu báo không có AAD đi vào IP
AAD_last	1	input	là tín hiệu báo cho biết đâu là khối AAD cuối cùng
load_data	1	input	Là tín hiệu báo đang tải dữ liệu vào
data_in_last	1	input	Là tín hiệu báo cho biết khối dữ liệu đầu vào cuối cùng
process_finish	1	input	Là tín hiệu báo cho biết IP đã xử lý xong dữ liệu, mã hóa (giải mã) dữ liệu đầu vào, tạo tag (xác thực tag)
verify_checked	1	input	Tín hiệu thông báo bên ngoài đã đọc tín hiệu verify_pass
key_ready	1	output	Tín hiệu cho biết IP sẵn sàng nhận khóa mới
IV_ready	1	output	Tín hiệu cho biết IP sẵn sàng nhận IV mới
AAD_ready	1	output	Tín hiệu cho biết IP sẵn sàng nhận AAD

data_ready	1	output	Tín hiệu cho biết IP sẵn sàng nhận dữ liệu vào xử lý
tag_ref_ready	1	output	Tín hiệu cho biết IP sẵn sàng nhận tag_ref
expansion_en	1	output	Tín hiệu cho phép module KeyExpansion hoạt động
verify_done	1	output	Tín hiệu thông báo đã xác thực tag xong, tín hiệu verify_pass lúc này là hợp lệ
finish	1	output	Tín hiệu cho biết đã kết thúc 1 phiên làm việc của IP, dành cho các module cần làm mới khi IP đã kết thúc một phiên làm việc


Bảng 2-34: Bảng mô tả tín hiệu I/O mức cao của khối Control Unit

Các tín hiệu điều khiển chính gồm start, load_key, expansion_finish, H_loaded, IV_loaded, tag_ref_loaded, load_AAD, AAD_last, load_data, data_in_last, process_finish và verify_checked. Các đầu ra gồm expansion_en, verify_done, finish và các tín hiệu ready.

2.10.1 Máy trạng thái của Control Unit

Trạng thái	Mã	Chức năng chính	Chuyển trạng thái
IDLE	0000	Chờ start	KEY_EXPANSION khi start & load_key
KEY_EXPANSION	0001	Chờ Key Expansion hoàn tất	WAIT_H_CAL khi expansion_finish
WAIT_H_CAL	0010	Chờ tính H hoàn tất	WAIT_TAG_REF hoặc WAIT_AAD
WAIT_TAG_REF	0011	Chờ Tag tham chiếu khi giải mã	WAIT_AAD khi tag_ref_loaded
WAIT_AAD	0100	Chờ AAD	WAIT_DATA hoặc LOAD_AAD
LOAD_AAD	0101	Nhận luồng AAD	WAIT_DATA khi AAD_last
WAIT_DATA	0110	Chờ dữ liệu cần xử lý	LOAD_DATA khi load_data
LOAD_DATA	0111	Nhận và xử lý dữ liệu	WAIT_PROCESS_FINISH khi data_in_last
WAIT_PROCESS_FINISH	1000	Chờ xử lý hoàn tất	VERIFY_PASS hoặc FINISH
VERIFY_PASS	1001	Chờ bên ngoài đọc kết quả xác thực	FINISH khi hoàn tất
FINISH	1010	Kết thúc phiên	IDLE sau một chu kỳ clk

Bảng 2-35: Bảng mô tả máy trạng thái của Control Unit




Hình 2-63: Giản đồ trạng thái chính của Control Unit

3 MÔ PHỎNG VÀ XÁC THỰC MỨC RTL

Quá trình xác thực chức năng mức RTL đóng vai trò then chốt trong việc bảo đảm mạch hoạt động chính xác tuyệt đối theo đặc tả toán học thuật toán của chuẩn NIST và đặc tả thiết kế ban đầu trước khi tiến hành tổng hợp logic. Dự án áp dụng phương pháp kiểm thử phân tầng hướng đối tượng (Layered OOP Testbench) kết hợp mô hình tham chiếu chuẩn (Golden Reference Model) viết bằng C thông qua giao diện DPI-C, thực thi trên trình mô phỏng Mentor Graphics QuestaSim-64 10.7c.

3.1 Môi trường kiểm thử

Môi trường kiểm thử được tổ chức theo kiến trúc module hóa phân tầng và mô phỏng các nguyên lý cốt lõi của phương pháp kiểm thử UVM nhưng được tinh gọn hóa trên nền tảng thuần SystemVerilog OOP nhằm tối ưu tốc độ biên dịch và mô phỏng.



Hình 3-1: Môi trường kiểm thử

1. **transaction.sv (Gói dữ liệu):** Là gói dữ liệu chứa toàn bộ thông tin của 1 lượt mã hóa/giải mã. Ở đây, transaction gom cipher_key, IV, mode, AAD, plaintext, … thành 1 gói. Mọi khối trong testbench đều giao tiếp với nhau thông qua các gói tin transaction này.
2. **generator.sv (Bộ tạo kịch bản):** Là nơi tạo ra các kịch bản kiểm thử. Generator quyết định viêc gửi các loại dữ liệu như vector mẫu chuẩn của NIST hay dữ liệu ngẫu nhiên(random độ dài AAD từ 0-8 block, data từ 1-12 block). Sau khi đóng gói xong 1 transaction, generator sẽ nhét vào mailbox để chuyển cho driver.
3. **driver.sv (Bộ lái tín hiệu):** Là nơi nhận transaction từ generator và dịch nó thành các tín hiệu 0/1 thực tế trên dây để đẩy vào DUT thực thi. Driver lấy transaction ra khỏi mailbox, chờ đợi DUT phát cờ sẵn sàng để bơm dữ liệu vào đúng theo từng xung nhịp clock và đợi cờ kết thúc từ phía DUT để kết thúc lượt gửi.
4. **interface.sv:** Là khối dùng để nhóm các tín hiệu kết nối giữa Testbench và DUT. Các clocking block trong interface dùng để quy định thời điểm đưa dữ liệu vào và lấy dữ liệu ra theo cạnh xung clock, tránh bị race condition.
5. **monitor.sv (Bộ giám sát tín hiệu thụ động):** Là khối giám sát các tín hiệu của DUT chứ không can thiệp. Monitor sẽ giám sát các ngõ ra của DUT, nếu DUT chạy xong thì monitor sẽ gom tất cả dữ liệu lấy được vào 1 gói transaction rồi thả vào mailbox để gửi cho Scoreboard
6. **scoreboard.sv (Bộ kiểm tra dữ liệu):** Scoreboard nhận dữ liệu đầu vào từ generator/driver và dữ liệu đầu ra thực tế từ monitor. Dữ liệu đầu vào sẽ được nạp vào mô hình tham chiếu bằng ngôn ngữ C để tính ra kết quả chuẩn mẫu. Sau đó sẽ so sánh từng bit giữa kết quả DUT và kết quả của C model. Nếu khớp nhau thì sẽ PASS, còn không thì FAIL.
7. **environment.sv (Môi trường đóng gói):** Là khối lớn gom generator, driver, monitor, scoreboard vào chung 1 chỗ.

8. **random_test.sv:** Là lớp ngoài cùng quyết định bài test sẽ được chạy.Khi hoạt động, test sẽ khởi tạo env, cấu hình số lượng giao dịch cho generator và kích hoạt toàn bộ hệ thống kiểm thử chạy.


3.2 Kế hoạch kiểm thử

STT	Loại test	Mã Test	Testcase	Mục tiêu kiểm tra	Kịch bản	Kết quả mong đợi	Kết quả
1	**Directed Test**	**TC_KAT_01**	test_nist_kat	Tuân thủ chuẩn NIST[6]: Mã hóa cơ bản (NIST TC14)	Key 256-bit = 0, IV = 0, không có AAD, 1 khối Plaintext = 0	Ciphertext và Tag khớp 100% chuẩn NIST SP 800-38D	**PASS**
2	**Directed Test**	**TC_KAT_02**	test_nist_kat	Tuân thủ chuẩn NIST[6]: Giải mã gói tin hợp lệ	Nạp Ciphertext và Tag sinh ra từ TC_KAT_01 ở chế độ DECRYPT	Phục hồi chính xác Plaintext, cờ verify_pass bật mức 1	**PASS**
3	**Directed Test**	**TC_KAT_03**	test_nist_kat	Kiểm tra an ninh: Phát hiện Tag bị giả mạo	Nạp Ciphertext đúng nhưng cố tình sửa sai 1 bit của tag_ref	Cờ verify_pass bắt buộc = 0, kích hoạt cờ cảnh báo lỗi xác thực	**PASS**
4	**Directed Test**	**TC_KAT_04**	test_nist_kat	Tuân thủ chuẩn NIST[6]: Nhiều khối dữ liệu & AAD (TC16)	Key 256-bit chuẩn, 1 khối AAD, 2 khối Plaintext	Dữ liệu ra và Tag khớp chính xác với C Golden Model (DPI-C)	**PASS**
5	**Directed Test**	**TC_KEY_01**	test_reuse_key	Kiểm tra tính năng Tái sử dụng Round Keys	Phát liên tiếp 3 gói tin khác IV nhưng giữ nguyên Key	Bỏ qua pha Key Expansion, tiết kiệm 15 chu kỳ clock, kết quả đúng	**PASS**
6	**Directed Test**	**TC_E2E_01**	test_enc_dec_chain	Chuỗi mã hóa-giải mã nối tiếp nhau	Mã hóa Plaintext ngẫu nhiên -> lấy kết quả nạp ngay vào giải mã	Plaintext sau giải mã trùng khớp với plaintext ban đầu	**PASS**
7	**Security & Corner**	**TC_SEC_01**	test_decryption_errors	Tấn công can thiệp dữ liệu làm sai lệch dữ liệu	Cố tình đảo bit ngẫu nhiên trong Ciphertext hoặc AAD khi giữ Tag gốc	Khối GHASH tính sai bắt buộc verify_pass = 0, khóa đầu ra	**PASS**
8	**Security &**	**TC_BPR_01**	test_backpressure	Khả năng	Driver chèn		**PASS**


	Corner			chịu trễ giao tiếp, trì hoãn giữa chừng.	ngẫu nhiên 1–3 chu kỳ clock idle giữa các block dữ liệu	Hàng đợi FIFO và FSM giữ nhịp chuẩn xác, không mất/tràn dữ liệu	
9	**Security & Corner**	**TC_OFL_01**	test_ctr_overflow	Nạp vector IV đặc biệt chứa toàn bit 1 (IV = 96'hFF..) để kiểm tra khối tạo Counter Block xử lý đúng điểm biên.	Nạp IV sao cho phần đếm 32-bit tiệm cận giá trị cực đại 0xFFFFFFFF	CTR_counter_overflow bật cao báo tràn đúng chu kỳ quy định	**PASS**
10	**Robustness & Reset**	**TC_RST_01**	test_reset	Phục hồi khi gặp Reset bất đồng bộ đột ngột	Kích hoạt rst_n = 0 ngay khi dữ liệu đang truyền dở trong 14-round pipe	Hệ thống ngừng xử lý ngay lập tức, trở về IDLE an toàn, không treo	**PASS**
11	**Robustness & Reset**	**TC_XP_01**	test_x_propagation	Chống rò rỉ trạng thái bất định (X-Propagation)	Kiểm tra toàn bộ bus tín hiệu ngõ ra sau khi reset nhả	Lõi phần cứng lan truyền chính xác trạng thái X ra data_out và tag	**PASS**
12	**Random & Stress**	**TC_STR_01**	test_stress	Kiểm tra truyền tải dữ liệu vào liên tục.	Phát liên tiếp chuỗi 8–16 giao dịch hỗn hợp Encrypt/Decrypt	Hệ thống xử lý liên tục với 100% throughput, không xảy ra deadlock	**PASS**
13	**Random & Stress**	**TC_COV_01**	test_coverage_full	Bao phủ toàn diện điểm biên (Corner-Case Coverage)	Random có ràng buộc: Key toàn 0/1/mẫu đan xen, AAD 0-8 block, Data 1-12 block	Đạt 100% Functional Coverage và đạt được mọi nhánh chuyển trạng thái FSM	**PASS**
14	**Random & Stress**	**TC_ALL_01**	test_all	Khả năng hoạt động của mạch dưới nhiều trường hợp khác nhau.	Chạy tuần tự toàn bộ 32 giao dịch kiểm thử tổng hợp trong 1 lượt sim	32/32 giao dịch đều có Scoreboard kết luận MATCH 100%, 0 lỗi	**PASS**

Bảng 3-1: Bảng kế hoạch kiểm thử

3.3 Kết quả mô phỏng dạng sóng



Hình 3-2: Waveform của test mã hóa - giải mã nối tiếp nhau



Hình 3-3: Waveform của test cách ly trạng thái chưa xác định (X) khi bị hở mạch

1. **Tính toán key(K) và H=AES(K,0^{128})**
   - Khi start = 1 và load_key = 1, Control Unit chuyển từ IDLE sang KEY_EXPANSION. Khối Key Expansion kích hoạt tín hiệu expansion_en = 1, tính toán và lưu trữ 15 khóa vòng vào mảng thanh ghi round_key[0:14] trong đúng 15 chu kỳ clock. Đồng thời cũng sẽ tính toán khóa băm nội bộ H song song với sinh khóa (chậm hơn sinh khóa đúng 1 chu kì để có thể kịp sử dụng khóa vừa tạo)

- Sau khi expansion_finish = 1, hệ thống tự động chuyển sang WAIT_H_CAL để tính toán những lần cuối khóa băm nội bộ $H=AES(K,0^{128})$.

2. **Luồng dữ liệu Mã hóa Pipeline**
   - Dữ liệu bản rõ data_in nạp vào bộ đệm FIFO 16 phần tử.
   - Bộ tạo vector đếm Counter Generator ghép IV (96-bit) với giá trị bộ đếm CTR_counter (32-bit, khởi tạo từ 2) tạo thành khối đầu vào 128 bit đưa vào lõi AES_encryption.
   - Lõi AES gồm 14 tầng pipeline xử lý liên tục. Mỗi chu kỳ clock, một khối keystream mới xuất hiện tại đầu ra, đồng thời tín hiệu data_req = 1 kích hoạt FIFO đẩy dữ liệu bản rõ ra để thực hiện phép XOR, tạo ra bản mã data_out (hoặc CT) với độ trễ cố định chính xác 18 chu kỳ clock cho khối đầu tiên và thông lượng 1 block/clock cho các khối tiếp theo.
3. **Giai đoạn Băm GHASH và Sinh Thẻ Xác thực Tag**:
   - Khối GHASH nhận liên tiếp dữ liệu AAD và bản mã CT, thực hiện phép nhân trên trường hữu hạn $GF(2^{128})$ với khóa H thông qua khối nhân Karatsuba phân cấp 4 tầng để tối ưu tài nguyên logic.
   - Khi nhận tín hiệu khối dữ liệu cuối cùng data_in_last = 1, khối LengthBlockCounter tổng hợp khối chiều dài 128-bit biểu diễn tổng số bit của AAD và Ciphertext.
   - Giá trị băm cuối cùng được cộng XOR với khóa mã hóa khối khởi tạo E=AES(K,J0) để tạo ra thẻ xác thực tag[127:0]. Cờ tag_valid bật lên mức cao báo hiệu hoàn tất phiên làm việc.

3.4 Nhận xét và đánh giá kết quả kiểm thử mức RTL

Sau khi hoàn thiện môi trường kiểm thử phân tầng và triển khai toàn bộ 14 kịch bản kiểm thử trong bộ Test Plan, kịch bản kiểm tra toàn diện (test all) đã được thực thi trên QuestaSim với các thông số đo lường thực tế thu được như sau:

Chỉ số đánh giá	Kết quả đạt được	Mục tiêu đề ra	Trạng thái
Tổng số giao dịch kiểm định (Transactions)	32 / 32	≥ 20	ĐẠT (100% PASS)
Số lỗi sai lệch dữ liệu (Mismatches)	0	0	ĐẠT
Độ bao phủ chức năng (Functional Coverage)	100%	100%	ĐẠT (7/7 Coverpoints)
Độ bao phủ tổ hợp chéo (Cross Coverage)	100%	≥ 95%	ĐẠT (5/5 Cross groups)
Độ bao phủ trạng thái FSM (FSM State Coverage)	100%	100%	ĐẠT (11/11 States Covered)
Độ bao phủ nhánh chuyển FSM	100%	≥ 80%	ĐẠT (Toàn bộ nhánh hợp lệ)

SVA Assertions	0 vi phạm	0	ĐẠT (10/10 SVA Rules)

Bảng 3-2: Bảng nhận xét và đánh giá kết quả kiểm thử mức RTL

3.4.1 Nhận xét

1. **Về tính đúng đắn của thuật toán mật mã (NIST SP 800-38D Conformance)**
   a. **Kết quả:** Ở các bài test hướng đích test_nist_kat (các bộ vector mẫu TC14, TC16 của NIST [6]), dữ liệu Ciphertext và Authentication Tag sinh ra từ phần cứng trùng khớp hoàn toàn từng bit với C Golden Model độc lập.
   b. **Đánh giá chuyên sâu:**
      i. Thuật toán nhân ma trận trường Galois GF(2^{128})trong khối GHASH hoạt động chính xác tuyệt đối trên cả các bản tin đơn khối và đa khối (lên tới 8 khối AAD và 12 khối Plaintext).
      ii. Phép nén độ dài cuối bản tin (Length Block) được tính đúng theo định dạng chuẩn: $[len(AAD)_{64} \,||\, len(C)_{64}]$, đảm bảo tính toán Tag xác thực không bị sai lệch khi độ dài dữ liệu thay đổi linh hoạt.
2. **Về tính toán vẹn và cơ chế an ninh giải mã**
   a. **Kết quả:** Trong kịch bản test_decryption_errors và test_nist_kat (bài test giả mạo): Khi cố tình can thiệp làm sai lệch dù chỉ 1 bit của Ciphertext, AAD hoặc tag_ref, khối xử lý phần cứng lập tức nhận diện sai lệch giá trị băm GHASH và verify_pass = 0.
   b. **Đánh giá:**
      i. Khối AES-256-GCM thể hiện khả năng bảo vệ vững chắc trước các cuộc tấn công thay đổi nội dung gói tin trên đường truyền (Tampering Attack).
      ii. Giao thức handshake ngõ ra điều khiển đúng yêu cầu bảo mật: chỉ khi verify_done= 1 và verify_pass = 1 thì bản rõ mới được coi là hợp lệ, ngăn chặn việc rò rỉ dữ liệu khi xác thực thất bại.
3. **Về hiệu năng và tính năng tối ưu phần cứng**
   a. **Khả năng tái sử dụng khóa (Key Reuse):**
      i. Kịch bản test_reuse_key chứng minh: khi truyền liên tiếp nhiều gói tin dùng chung một khóa bí mật ,FSM điều khiển chuyển thẳng từ IDLE sang nạp WAIT_AAD mà không cần kích hoạt lại khối KeyExpansion_256.
      ii. Giúp tiết kiệm chính xác 15 chu kỳ xung clock cho mỗi giao dịch tiếp theo, nâng cao đáng kể thông lượng (Throughput) thực tế của chip khi hoạt động trong môi trường truyền dữ liệu mạng liên tục.
   b. **Khả năng chống nghẽn và chịu áp lực (Backpressure & FIFO Handling):** Trong testcase test_backpressure, Driver chèn các chu kỳ trễ ngẫu nhiên (Stall 1–3 clock) giữa các lần nạp block dữ liệu. Mạch vẫn duy trì tính toàn vẹn dữ liệu nhờ hàng đợi FIFO đệm bên trong, các con trỏ đọc/ghi (w_ptr, r_ptr) không bị lệch nhịp hay tràn dữ liệu.
   c. **Xử lý tràn bộ đếm Counter (Overflow Handling):** Testcase test_ctr_overflow chứng minh khi bộ đếm 32-bit đạt tới giới hạn $2^{32} - 1$ (0xFFFFFFFF), cờ CTR_counter_overflow bật cao đúng thời điểm để cảnh báo hệ thống ngoài ngắt phiên truyền, tuân thủ đúng khuyến nghị an toàn của NIST nhằm tránh trùng lặp Keystream.

4. **Về độ ổn định, khởi tạo và độ bền mạch**
    a. **Khả năng phục hồi Reset:** Kiểm thử test_reset kích hoạt xung Reset bất đồng bộ (rst_n = 0) ngay giữa lúc luồng dữ liệu đang chạy dở trong 14 tầng pipeline. Ngay khi có reset, toàn bộ các tầng thanh ghi lập tức bị xóa sạch, FSM quay về trạng thái IDLE ngay trong chu kỳ tiếp theo mà không bị kẹt hay treo mạch (Deadlock).
    b. **Triệt tiêu trạng thái bất định (X):** Kiểm thử test_x_propagation kiểm tra toàn bộ các bus ngõ ra ngay sau khi nhả reset. Mạch sẽ thử nhận các giá trị X (vốn sinh ra khi đứt mạch hoặc nhiễu mạnh) ở data_in hoặc cipher_key để có thể đưa vào luồng mã hóa/ giải mã hoặc sinh khóa, và đầu ra bắt buộc phải là X để có thể đảm bảo mạch sẽ vẫn đảm bảo đúng ngay cả khi bị đứt mạch vật lý hoặc nhiễu mạnh.

3.4.2 Đánh giá

1. **Transaction Functional Coverage đạt 100%:**

    - Đã kích hoạt đầy đủ 2 chế độ: Mã hóa (ENCRYPT) và Giải mã (DECRYPT).
    - Đã quét qua toàn bộ 4 dạng khóa đặc biệt: Khóa toàn bit 0, toàn bit 1, mẫu đan xen (0xAA/0x55), và khóa ngẫu nhiên.
    - Đã kiểm tra đầy đủ các dải độ dài dữ liệu: Không có AAD (0 block), AAD ngắn (1 block), AAD trung bình (2–4 blocks), AAD dài (5–8 blocks); Payload biến thiên từ 1 đến 12 blocks.
    - Toàn bộ 5 nhóm Cross-coverage *cross_mode_payload, cross_mode_aad, cross_mode_key, cross_mode_verify, cross_mode_key_reuse* đều đạt 100%.

2. **FSM Coverage đạt 100% trạng thái:**

    - Toàn bộ 11 trạng thái của bộ điều khiển CU (IDLE, KEY_EXPANSION, WAIT_H_CAL, WAIT_TAG_REF, WAIT_AAD, LOAD_AAD, WAIT_DATA, LOAD_DATA, WAIT_PROCESS_FINISH, VERIFY_PASS, FINISH) đều được kiểm tra trong các testcase.
    - Độ bao phủ nhánh chuyển đạt 100%, các nhánh chuyển trong FSM đều được duyệt qua ít nhất một lần, chứng minh không có nhánh chuyển trạng thái nào bị bỏ sót trong thiết kế điều khiển.

=> Với kết quả 100% testcase vượt qua kiểm tra, 0 lỗi vi phạm SVA, cùng độ bao phủ chức năng (Functional Coverage) và độ bao phủ máy trạng thái (FSM Coverage) đều đạt 100%, thiết kế RTL của khối AES-256-GCM đã chính thức hoàn thành giai đoạn xác minh thiết kế, đảm bảo chất lượng để sẵn sàng cho các công đoạn đóng gói lõi IP và synthesis.

4 TỔNG HỢP MẠCH VÀ PHÂN TÍCH THỜI GIAN TĨNH (LOGIC SYNTHESIS & STA)

Sau khi thiết kế RTL được xác thực chức năng chính xác 100%, bước tiếp theo là tổng hợp logic (Logic Synthesis) nhằm chuyển hóa mã nguồn SystemVerilog mức trừu tượng cao (RTL) sang netlist gồm các cổng logic tương thích với thư viện chuẩn công nghệ bán dẫn Nangate 45nm. Đồng thời, công cụ phân tích thời gian tĩnh (Static Timing Analysis - STA) được áp dụng để kiểm tra và bảo đảm toàn bộ các ràng buộc về chu kỳ xung nhịp và độ trễ đường truyền.

4.1 Thiết lập thư viện công nghệ (Technology Library Setup: PDK, Liberty .lib, LEF)

Quy trình sử dụng bộ thư viện chuẩn công nghệ mở công nghiệp **Nangate 45nm Open Cell Library** (thuộc dự án FreePDK45):

1. **Thư viện đặc tính thời gian và công suất (Liberty Timing File – ".lib")**:

- Tệp sử dụng: NangateOpenCellLibrary_typical.lib.
- **Điều kiện đặc tính hóa:** Thư viện typical được đặc tính hóa tại điều kiện danh định với điện áp nguồn (VDD = 1.10V) và nhiệt độ tiếp giáp (T=25ºC). Các giá trị này mô tả điều kiện đặc tính hóa của thư viện, vài kết quả thực nghiệm được xác minh ở các góc công nghệ, điện áp và nhiệt độ khác nhau để phù hợp với constraint đặt ra.
- **Mô hình đặc tính thời gian:** Thư viện cung cấp các thông số thời gian chuẩn theo mô hình bảng tra cứu phi tuyến (Non-Linear Delay Model – NLDM). Độ trễ truyền tín hiệu (*c*ell delay) và độ chuyển tiếp tín hiệu đầu ra *(*output transition*)* được xác định thông qua các bảng tra cứu phụ thuộc vào độ chuyển tiếp tín hiệu đầu vào *(*input transition*)* và điện dung tải đầu ra *(*output capacitance). Các thông số này được sử dụng trong quá trình phân tích thời gian tĩnh (Static Timing Analysis – STA) để đánh giá độ trễ đường truyền và khả năng đáp ứng yêu cầu chu kỳ clock của thiết kế.
- **Thư viện** chứa đầy đủ các phân nhóm ô logic tổ hợp (Inverters, Buffers, AND, OR, NAND, NOR, XOR, AOI, OAI, MUX với các cấp kích thước lái tải từ X1 đến X32) và ô logic tuần tự (D-Flip-Flop có/không có chân reset/set bất đồng bộ: DFF_X1, DFFR_X1, DFFS_X1, SDFF_X1...).

2. **Thư viện bố cục hình học vi mạch (Layout Exchange Format - LEF)**:

- **NangateOpenCellLibrary.tech.lef:** Quy định số lớp kim loại (10 lớp từ Metal 1 đến Metal 10), quy tắc lưới định tuyến (routing tracks, pitch, min width, min spacing cho từng lớp) và cấu trúc các lỗ via chuẩn.
- **NangateOpenCellLibrary.macro.lef:** Cung cấp thông tin kích thước biên hình học (bounding box), vị trí các chân tiếp xúc kim loại (pins) và các vùng cản trở (obstructions) của toàn bộ 135 loại standard cell trong thư viện.

4.2 Khai báo ràng buộc thời gian (Timing Constraints - SDC File Setup)

Tệp ràng buộc thời gian chuẩn Synopsys Design Constraints (SDC) được cấu hình nhằm ép các công cụ tổng hợp và định vị phải tối ưu hóa mạch tại tần số mục tiêu **400 MHz**:

```
# 1. Ràng buộc xung nhịp chính (Target 400 MHz: Tclk = 2.500 ns)
create_clock -name clk -period 2.500 [get_ports clk]

# 2. Dự phòng bất định xung nhịp (Clock Uncertainty & Jitter)
set_clock_uncertainty -setup 0.080 [get_clocks clk]
set_clock_uncertainty -hold  0.040 [get_clocks clk]

# 3. Độ dốc sườn xung nhịp (Clock Transition / Slew)
set_clock_transition 0.050 [get_clocks clk]

# 4. Ràng buộc độ trễ ngõ vào và ngõ ra ngoại vi (I/O Delays)
set_input_delay -clock clk -max 0.500 [all_inputs -no_clocks]
set_input_delay -clock clk -min 0.100 [all_inputs -no_clocks]
set_output_delay -clock clk -max 0.500 [all_outputs]
set_output_delay -clock clk -min 0.100 [all_outputs]

# 5. Ràng buộc điều kiện lái tải ngoại vi (Driving Cell & Output Load)
set_driving_cell -lib_cell BUF_X1 [all_inputs -no_clocks]
set_load 0.010 [all_outputs]

# 6. Thiết lập đường dẫn giả (False Path) cho tín hiệu Reset
set_false_path -from [get_ports rst_n]
```

4.2.1 Clock, Input/Output Delay, Jitter & Uncertainty


- **Chu kỳ danh định**: Thiết kế được đặt mục tiêu hoạt động ổn định tại tần số F=400MHz, tương ứng với chu kỳ clock T_{CLK}=2.5ns.
- **Clock Uncertainty**: Giá trị clock uncertainty được thiết lập là 80ps. Tham số này tạo biên dự phòng thời gian trong quá trình phân tích thời gian tĩnh, nhằm xét đến các bất định liên quan đến tín hiệu clock, chẳng hạn jitter và clock skew theo mô hình ràng buộc được sử dụng. Giá trị này là giả định thiết kế và cần được xác nhận hoặc điều chỉnh theo đặc tính nguồn clock, cấu hình CTS và phương pháp phân tích timing của luồng thiết kế.
- **Input/Output Delay**: Dành 0.5ns (tương đương 20% chu kỳ clock) cho độ trễ truyền dẫn từ các chip/module ngoại vi trên bo mạch kết nối vào IP. Do đó, thời gian khả dụng (available timing budget) cho in2reg và reg2out là T= 2.500 - 0.080 - 0.500 = 1.920ns.

4.2.2 Thiết lập False Paths, Multicycle Paths & Clock Groups

- **False Path**: Tín hiệu rst_n là reset bất đồng bộ, kích hoạt ở mức thấp khi khởi động hệ thống. Đường tín hiệu này được khai báo set_false_path để công cụ STA không phân tích kiểm tra setup timing trên đường reset, tránh lãng phí diện tích chèn buffer vô ích.
- **Miền xung nhịp**: Thiết kế sử dụng miền xung nhịp đơn đồng bộ (Single Clock Domain). Toàn bộ các thanh ghi thuộc khối AES, FIFO, Counter và FSM được điều khiển bởi cùng một tín hiệu clock clk, kích hoạt tại sườn lên (positive edge). Cấu trúc này không yêu cầu cơ chế đồng bộ hóa giao tiếp giữa các miền clock độc lập (CDC) bên trong phạm vi thiết kế. Tuy nhiên, các tín hiệu điều khiển bất đồng bộ từ bên ngoài, nếu có, vẫn cần được xử lý bằng các phương pháp đồng bộ hóa phù hợp nhằm hạn chế nguy cơ metastability. Đồng thời, các ràng buộc setup/hold phải được đáp ứng để bảo đảm tính toàn vẹn của dữ liệu khi lấy mẫu.

4.3 Quá trình tổng hợp logic (Logic Synthesis Flow)

Quá trình tổng hợp được thực hiện bằng công cụ **Yosys Open Synthesis Suite (v0.68+182)** kết hợp bộ biên dịch SystemVerilog **Slang Frontend** và công cụ tối ưu hóa logic Boolean **Berkeley ABC (v1.01)**.



Hình 4-1: Quá trình tổng hợp logic

4.3.1 Biến đổi RTL sang Generic Gates & Technology Mapping

Một thách thức lớn trong các lượt tổng hợp ban đầu của thiết kế chúng em là **bài toán cân bằng Fanout hợp lý**:

- Khi chạy kịch bản Yosys cơ bản không có ràng buộc tải cho ABC (abc -liberty $LIB_FILE -constr syn/scripts/abc_constr.constr -D 2000), công cụ Yosys chỉ thực hiện ánh xạ logic Boolean thô mà bỏ qua việc chèn các bộ đệm buffer (buffer insertion).
- Trong trường hợp các tín hiệu điều khiển có fanout lớn, chẳng hạn tín hiệu ghi của FIFO 128-bit hoặc các tín hiệu điều khiển FSM, việc không tối ưu đầy đủ khả năng lái tải có thể dẫn đến lựa chọn cell chưa phù hợp với tải thực tế. Khi đó, độ chuyển tiếp tín hiệu có thể suy giảm và độ trễ đường truyền tăng.

Để giải quyết vấn đề trên, nhóm thiết lập tệp ràng buộc chuyên dụng abc_constr.constr:

```
set_driving_cell BUF_X1
set_load 0.010
```

và sử dụng chuỗi lệnh tối ưu hóa để đạt timing quy định:

```
abc -liberty $LIB_FILE syn/scripts/abc_constr.constr -D 2500
```

Lệnh này kích hoạt cơ chế cân bằng buffer tự động của ABC: tự động phân tách các đường net fanout lớn thành cây buffer phân cấp nhiều tầng, đồng thời áp dụng thuật toán upsize (tăng kích thước cổng cho đường tới hạn) và dnsize (thu nhỏ cổng cho đường dư thừa slack).

Nhóm Linh Kiện	Các Loại Cổng Chuẩn	Số Lượng Cells	Tỷ Lệ (%)	Diện Tích (um^2)	Vai Trò Chức Năng
Logic Cơ bản	AND2/3/4, OR2/3/4, NAND2/3/4, NOR2/3/4 (_X1)	21,175	23.91%	17,632.15	Thực hiện các hàm tổ hợp giải mã FSM và điều khiển
Cổng XOR/ XNOR	XOR2_X1, XNOR2_X1	39,986	45.14%	63,835.10	Lõi phép nhân Galois và AddRoundKey

Cổng Đảo (Inverters)	INV_X1	2,451	2.77%	1,303.93	Phục vụ các tầng đảo logic và tái tạo pha tín hiệu
Thanh ghi tuần tự	DFF_X1, DFFR_X1, DFFS_X1	7,367	8.32%	37,442.43	14 tầng pipeline AES, FIFO memory và thanh ghi FSM
Bộ đệm Tín hiệu	BUF_X1, CLKBUF_X1	3,280	3.70%	2,617.65	Cây đệm triệt tiêu tải Fanout lớn cho tín hiệu điều khiển
Cổng chọn kênh (MUX)	MUX2_X1	7,419	8.38%	13,814.18	Bộ chọn luồng dữ liệu Plaintext, Ciphertext, AAD, Tag
Cổng Phức hợp	AOI21/22/211/221/222, OAI21/22/211/221	6,898	7.79%	8,683.00	Tối ưu hóa diện tích các cụm logic điều kiện
Tổng Cộng	**Toàn bộ cell sau Synthesis**	**88,576**	**100.00%**	**145,228.29**	**Tổng diện tích cell sau tổng hợp ở 400 MHz**

Bảng 4-2: Bảng thống kê chi tiết Standard Cells sau Synthesis (88,576 Cells)

4.3.2 Tối ưu hóa đường đi tới hạn (Critical Path Optimization)

- Đường truyền tới hạn (Critical Path): Kết quả phân tích thời gian tĩnh (STA) xác định đường truyền tới hạn bắt đầu từ thanh ghi đếm vòng AES.key_expan.cnt1.round_index, đi qua logic tổ hợp của khối mở rộng khóa AES, bao gồm khối tra cứu S-Box và phép biến đổi Affine, trước khi kết thúc tại thanh ghi lưu khóa vòng round_key[14]. Đường truyền này phản ánh ảnh hưởng của khối mở rộng khóa đến khả năng đáp ứng yêu cầu thời gian của thiết kế.

- Cải thiện độ trễ đường tới hạn: Sau khi tối ưu hóa, độ trễ đường truyền tới hạn đạt được là 2,0353ns. Đường truyền gồm 28 tầng cổng logic và có độ trễ nhỏ hơn chu kỳ clock mục tiêu 2,500 ns với slack dư ra là 0,352ns (sau khi trừ setup time và clock uncertainty). Kết quả này cho thấy đường truyền đáp ứng giới hạn chu kỳ clock mục tiêu trong điều kiện phân tích đã thiết lập.

4.4 Phân tích Thời gian Tĩnh (Static Timing Analysis - STA)

Phân tích STA được thực hiện bằng công cụ độc lập **OpenSTA (v3.1.0)** ở chế độ signoff với netlist sau tổng hợp và file ràng buộc SDC 400 MHz.

Kết quả báo cáo đo đạc chi tiết của OpenSTA ở tần số 400 MHz T_{CLK}=2.5 ns:

```
============================================================================
OpenSTA 3.1.0 Timing Report (AES_256_GCM @ 400 MHz, Nangate 45nm TT)
============================================================================
Startpoint: _72084_ (rising edge-triggered flip-flop clocked by clk)
Endpoint:   _72112_ (rising edge-triggered flip-flop clocked by clk)
Path Group: clk
Path Type:  max (Setup Check)

  Delay    Time   Description
----------------------------------------------------------------------------
  0.000   0.000   clock clk (rise edge)
  0.000   0.000   clock network delay (ideal)
  0.000   0.000 ^ _72084_/CK (DFF_X1)
  0.182   0.182 v _72084_/Q (DFF_X1)
  0.095   0.277 v U12841/ZN (INV_X2)
  0.118   0.395 ^ U12842/ZN (NAND2_X1)
  ... (24 logic gates: SubBytes, S-Box, Affine Transform) ...
  0.088   1.947 v U12865/Z (XOR2_X2)
  0.088   2.035 ^ _72112_/D (DFF_X1)
          2.035   data arrival time

  2.500   2.500   clock clk (rise edge)
  0.000   2.500   clock network delay (ideal)
 -0.080   2.420   clock uncertainty
 -0.033   2.387   cell setup time
          2.387   data required time
----------------------------------------------------------------------------
          2.387   data required time
         -2.035   data arrival time
----------------------------------------------------------------------------
          0.352   slack (MET)
============================================================================
```

- **Setup WNS**: **+0.352 ns (+352 ps MET)** (Slack dương lớn, không có bất kỳ vi phạm setup nào).
- **Hold WNS** : **+0.0432 ns (+43 ps MET)** (0 vi phạm hold).
- **Kiểm tra vi phạm quy tắc thiết kế (Design Rule Violations - DRV)**:

- Maximum Slew Violations: **0 vi phạm** (tất cả các sườn xung đều dốc hơn giới hạn tối đa 0.200 ns)
- Maximum Capacitance Violations: **0 vi phạm**.
- Maximum Fanout Violations: **0 vi phạm**.

Xác định Tần số Cực đại trước Layout (F_{MAX} Pre-Layout):


Từ kết quả WNS = +0.3519ns, chu kỳ xung nhịp ngắn nhất tuyệt đối (T_{MIN}) khối logic chịu được là:

$T_{MIN} = T_{CLOCK}$ - WNS = 2.5000 ns - 0.3519 ns = 2.1481 ns

Từ đó suy ra tần số xung nhịp cực đại lý thuyết ở mức tổng hợp logic:

5 THIẾT KẾ VẬT LÝ (PHYSICAL DESIGN FLOW / RTL-TO-GDS)

Thiết kế vật lý (Physical Design - PD) là công đoạn chuyển hóa lưới cổng logic trừu tượng thành bố cục vi mạch bán dẫn thực tế trên các lớp vật liệu silicon và kim loại. Quy trình được thực thi tự động hoàn toàn bằng bộ công cụ mã nguồn mở tiêu chuẩn công nghiệp **OpenROAD Flow Scripts (ORFS 26Q2)** kết hợp trình chỉnh sửa layout **KLayout 0.30.12**, trên công nghệ **Nangate 45nm**.



Hình 5-1: Quy trình thiết kế vật lý

5.1 Floorplanning & Power Planning

Floorplanning sẽ giúp định hình ranh giới vật lý của chip, phân bổ không gian đặt cổng logic, các khối macro và Power Planning thiết lập mạng lưới cấp nguồn hợp lý nhằm triệt tiêu hiện tượng sụt áp điện trở (IR Drop).

5.1.1 Khởi tạo kích thước Die/Core, Aspect Ratio, Utilization Factor

- Tỷ lệ khung hình (Aspect Ratio): Được thiết lập cố định ở mức **1.0** (hình vuông đối xứng), tối ưu hóa việc phân bố đường đi dây theo cả hai trục tọa độ X và Y.

- **Khoảng cách lề (Core Margin)**: Thiết lập 2.0 μm bao quanh 4 cạnh, đóng vai trò khoảng đệm cách ly cơ học và không gian chạy đường bao nguồn.

- Tối ưu hóa Mật độ Thiết kế (Core Utilization):

- Trong các lượt chạy thử nghiệm ban đầu của OpenROAD, mật độ lõi được cấu hình ở mức 41%, khiến kích thước khuôn chip bị phình to lên tới 613.1 µm × 613.1 µm (Diện tích Die: $A_{die} \approx 375{,}891.61$ µm² ≈ 0.3759 mm²).
- Nhóm đã cấu hình tham số Core_Utilization = 50, nâng mật độ phân bổ ô chuẩn (Core Utilization) thực tế lên mức 50.1% nhằm tối ưu hóa diện tích khuôn chip. Việc gia tăng mật độ sử dụng vùng lõi thu hẹp không gian khả dụng cho việc định tuyến và chèn bộ đệm tối ưu thời gian.Tuy nhiên, nhờ giải thuật phân bổ tối ưu của TritonRoute và bộ đệm cân bằng H-Tree, thiết kế vẫn đạt Timing Closure mà không gây nghẽn mạch cục bộ.
- Tọa độ lõi (Core) trải dài từ (2.090; 2.800) µm đến (540.930; 540.400) µm, với diện tích lõi (A_{core} = 289,680.38 μm^2).

- Kích thước khuôn chip hoàn chỉnh (Die Bounding Box): Kích thước khuôn (Die) trải dài từ tọa độ $((0.000,\ 0.000)\ \mu m)$ đến $((542.940,\ 542.940)\ \mu m)$, với tổng diện tích khuôn ($A_{die} = 294{,}784.05\ \mu m^2$)

- Hiệu quả thu nhỏ vi mạch: Mỗi cạnh của khuôn chip được rút ngắn $70.16\ \mu m$, tiết kiệm tới $81{,}138\ \mu m^2$(tương đương giảm 21.58% diện tích silicon toàn khuôn**)** so với baseline 41% cũ. Đây là mức tiết kiệm chi phí đúc chip wafer cực kỳ có ý nghĩa trong sản xuất hàng loạt.

5.1.2 Bố trí I/O Pins / Power Ring / Power Stripes

- **Phân bổ chân tín hiệu ngoại vi:**
  - Tổng cộng 1018 chân tín hiệu đầu vào/ra (bao gồm các bus rộng như AAD[127:0], data_in[127:0], data_out[127:0], tag[127:0], cipher_key[255:0], tag_ref[127:0], IV[95:0],…) được phân bố đồng đều trên các lớp kim loại Metal 4 và Metal 5 dọc theo 4 cạnh của khuôn chip bằng công cụ ioPlacer với thuật toán Hungarian Matching.
- **Vòng bảo vệ biên và chống kích hoạt Latch-up**:

- Chèn tự động **768 ô Endcap cells** (TAPCELL_X1) tại hai đầu mỗi hàng cell để đóng ranh giới giếng nwell/pwell.
- Chèn **772 ô Tapcells** đặt xen kẽ tuần hoàn dọc theo các hàng cell với khoảng cách tối đa 120 μm, bảo đảm cực đế của mọi transistor đều được phân cực tốt về V_{DD} và V_{SS}, ngăn ngừa rủi ro kích hoạt transistor ký sinh (latch-up).

- **Mạng lưới phân phối nguồn điện (PDN Mesh Grid)**:
  - **Metal 1 (M1 Rails)**: Chạy song song theo phương ngang trên từng hàng standard cell, cung cấp đường tiếp xúc trực tiếp tới chân nguồn V_{DD}và chân đất V_{SS}của từng cổng logic.
  - **Metal 9 (M9 Straps)**: Các dải nguồn chính chạy theo phương ngang, bề rộng 0.80 μm, khoảng cách lặp giữa các dải liên tiếp (pitch) là 40.0 μm.
  - **Metal 10 (M10 Straps)**: Các dải nguồn đỉnh chạy theo phương dọc, bề rộng 0.80 μm, khoảng cách giữa các dải liên tiếp (pitch) là 40.0 μm.
  - Sự đan xen trực giao giữa M9 và M10 tạo thành một mạng lưới có điện trở cực thấp, nối thông xuống rails M1 thông qua ma trận các lỗ via M1-M9-M10, bảo đảm độ sụt áp tĩnh (Static IR Drop) toàn mạch luôn dưới 1.5% điện áp danh định 1.10 V.

5.2 Placement & Clock Tree Synthesis

5.2.1 Đặt Cell tiêu chuẩn (Standard Cell Placement & Congestion Optimization)

Quá trình định vị linh kiện chia thành hai công đoạn giải tích và hình học:

1. **Global Placement - RePlAce**:

- Công cụ RePlAce mô hình hóa bài toán sắp đặt các ô chuẩn (standard cells) thông qua phương pháp tối ưu hóa dựa trên trường thế năng tĩnh điện phi tuyến, nhằm phân bố các ô hợp lý trong vùng lõi và giảm tổng chiều dài dây kết nối.
- Quá trình tối ưu hóa trải qua hơn 1.800 bước lặp. Trong quá trình này, chỉ số tràn vùng sắp đặt (Placement Overflow) giảm từ 99,9% xuống dưới ngưỡng hội tụ 0,1%, giúp phân bố 88.576 cells trong vùng lõi thiết kế.

2. **Timing Repair - Resizer**:

- Công cụ Resizer phân tích các đường kết nối dựa trên chiều dài dây ước tính và các ràng buộc điện học. Quá trình này phát hiện 5 đường kết nối có nguy cơ vi phạm giới hạn điện dung và tự động chèn 5 bộ đệm (buffers) nhằm cải thiện khả năng truyền tín hiệu và đáp ứng các ràng buộc thiết kế.

3. **Detailed Placement / Legalization**:

- Công cụ thực hiện tối ưu hóa vị trí cục bộ của các standard cells, dịch chuyển các cells đến những vị trí hợp lệ trên standard-cell rows/sites, đồng thời loại bỏ tình trạng chồng lấn giữa các cells. Quá trình này nhằm bảo đảm tính hợp lệ của vị trí đặt cell trước khi chuyển sang các bước thiết kế vật lý tiếp theo.

- **Kết quả:** Hoàn tất hợp thức hóa vị trí cho 100% tổng số 89,012 standard cells. Kết quả kiểm tra ghi nhận không có cell chồng lấn (Overlaps: 0) và không có lỗi căn chỉnh theo hàng hoặc lưới vị trí cell chuẩn (Row/Site Alignment Errors: 0), bảo đảm tính hợp lệ về mặt hình học của các standard sau bước sắp đặt.

5.2.2 Clock Tree Synthesis - CTS

Xung nhịp tại 400 MHz có chu kỳ cực ngắn 2.500 ns, do đó bất kỳ sự mất cân bằng nào trên mạng phân phối clock đều có thể dẫn đến Hold violation hoặc làm fail ngưỡng Setup.

- **Cấu trúc cây xung nhịp (TritonCTS)**:
    - Sử dụng giải thuật cân bằng H-Tree đối xứng phân cấp gồm 7 tầng đệm) để dẫn xung từ chân clk tới toàn bộ 7,367 Flip-Flop clock pins.
    - Chèn tự động 1,319 bộ đệm H-Tree chính (CLKBUF_X3), tổng số ô đệm mạng clock sau khi cân bằng nhánh đạt 1,793 cells.
- **Tối ưu hóa độ lệch pha (Clock Skew & Latency)**:
    - Độ trễ lan truyền cây clock lớn nhất (Maximum Insertion Delay): 0.485 ns.
    - Độ trễ lan truyền cây clock nhỏ nhất (Minimum Insertion Delay): 0.335 ns.
- **Độ lệch pha toàn cục (Clock Skew)**: Được kiểm soát chặt chẽ ở mức 150 ps (đáp ứng trọn vẹn ngân sách bất định 80 ps và chu kỳ 2.5 ns
- **Khắc phục vi phạm Hold sau CTS**:
    - Công cụ Resizer thực hiện phân tích STA sau cây clock thực tế, phát hiện 29 đường dữ liệu ngắn có nguy cơ bị vi phạm thời gian giữ do tín hiệu clock đến sớm →Tự động chèn thêm 3 buffer giữ trên đường dữ liệu → Đưa Hold Slack lên mức dương **+0.045 ns MET (TNS = 0.00 ns)**.
- Tổng số lượng ô sau công đoạn CTS tăng lên **91,197 cells**, diện tích đạt 148,882 μm^2(Core Utilization: 51.4%).

5.3 Global Routing & Detail Routing

Công đoạn định tuyến thiết lập các kết nối vật lý giữa các standard cells và các thành phần khác của thiết kế thông qua hệ thống dây dẫn kim loại gồm 10 lớp liên kết. Quá trình này thực hiện định tuyến cho toàn bộ 98.456 nets của thiết kế, tuân thủ các ràng buộc kết nối và quy tắc thiết kế vật lý.

5.3.1 Signal Routing & xử lý DRC/Antenna Effect

1. Global Routing - FastRoute:

Phân chia mặt bằng vi mạch thành lưới các ô không gian 3D (GCells). FastRoute lập kế hoạch phân bổ tài nguyên đường đi và dung lượng rãnh dây cho từng lớp kim loại từ Metal 1 đến Metal 10.

2. Detailed Routing - TritonRoute:

- Sử dụng thuật toán tìm đường trong mê cung (Maze Routing), tuân thủ nghiêm ngặt các quy tắc thiết kế nanomet (bề rộng tối thiểu, khoảng cách tối thiểu, diện tích tối thiểu và bao bọc via).
- **Rip-up & Reroute**:
  - Vòng lặp 0 (Khởi tạo): Đi dây cơ sở, tạo ra 600,708 vias nhưng xuất hiện 14,836 điểm vi phạm khoảng cách do mật độ dây cục bộ cao.
  - Vòng lặp 1 - 5: Thuật toán tự động bóc tách các đường dây gây nghẽn, tính toán lại lộ trình trên các lớp kim loại cao hơn. Số vi phạm giảm tuần tự: $14{,}836 \rightarrow 5{,}808 \rightarrow 2{,}869 \rightarrow 69 \rightarrow 1$.
  - Vòng lặp 6: **0 VI PHẠM.**

3. Thống kê mạng lưới dây dẫn thực tế:

- Tổng số mạng dây đã đi hoàn chỉnh: **98,456 nets (100%)**.
- Tổng chiều dài dây đồng toàn vi mạch: $1{,}508{,}745\ \mu m (\approx \mathbf{1.508}$ mét dây).
- Tổng số lỗ Via xuyên tầng kim loại: **596,633 vias** (giảm 33,766 vias so với benchmark cũ, giúp giảm điện trở ký sinh).
- **Hiệu ứng ăng-ten (Antenna Effect)**: Công cụ kiểm tra tỷ lệ diện tích dây dẫn kim loại có khả năng tích tụ điện tích trong quá trình ăn mòn plasma so với diện tích cổng transistor được kết nối. Kết quả kiểm tra ghi nhận 0 vi phạm Antenna, cho thấy thiết kế đáp ứng các quy tắc Antenna được cấu hình trong quy trình thiết kế vật lý.

4. Filler Cell Placement:

- Sau khi hoàn tất đi dây tín hiệu, công cụ chèn tự động **89,857 filler cells** (FILLCELL_X1, FILLCELL_X2, FILLCELL_X4, FILLCELL_X8, FILLCELL_X16, FILLCELL_X32) lấp kín các khoảng trống giữa các standard cell.
- Mục đích: Bảo đảm tính liên tục của lớp khuếch tán bán dẫn nwell/pwell và duy trì độ đồng đều mật độ quang khắc (Lithography Density Compliance).

5.3.2 Parasitic Extraction - SPEF/RC Extraction

- **Trích xuất mô hình RC:** Công cụ OpenRCX phân tích layout sau định tuyến để trích xuất các thông số ký sinh, bao gồm điện trở dây dẫn, điện dung nối đất và điện dung ghép nối giữa các đường dây trên các lớp kim loại và tại các vị trí kết nối bằng via.

- **Tệp kết quả:** Quá trình trích xuất tạo ra tệp 6_final.spef (Standard Parasitic Exchange Format – SPEF), lưu trữ thông tin ký sinh phục vụ phân tích thời gian và đánh giá đặc tính điện học sau định tuyến.
- **Thống kê phần tử ký sinh:** Kết quả trích xuất ghi nhận 438,929 đoạn điện trở dây dẫn (resistance segments – rsegs), 438,929 điện dung nối đất (ground capacitances – caps) và 921,965 điện dung ghép nối giữa các đường dây lân cận (coupling capacitances – ccs).

5.4 Post-Layout STA & Timing Closure

Sau khi có cơ sở dữ liệu ký sinh SPEF thực tế từ bước trích xuất, công cụ OpenSTA tiến hành phân tích thời gian tĩnh Signoff cuối cùng ở tần số 400 MHz ($T_{clk} = 2.500$ ns):

```
================================================================================
OpenSTA Post-Layout Signoff Report (AES_256_GCM @ 400 MHz with SPEF Parasitics)
================================================================================
Design:            AES_256_GCM
Clock Period:      2.500 ns (Target 400 MHz)
Parasitics:        SPEF (100% Extracted RC from OpenRCX)
Total Wirelength:  1,508,745 um
Total Vias:        596,633

Timing Results:
  Setup WNS (Worst Negative Slack):   +0.0100 ns (+10 ps MET - TIMING CLOSED)
  Setup TNS (Total Negative Slack):    0.0000 ns (0 Setup Violations)
  Hold WNS (Worst Hold Slack):        +0.0450 ns (+45 ps MET - TIMING CLOSED)
  Hold TNS (Total Hold Slack):         0.0000 ns (0 Hold Violations)
  Design Rule Violations (DRV):        0 (Max Slew = 0, Max Cap = 0)

Actual Performance:
  Minimum Clock Period (Tmin):         2.4900 ns
  Maximum Frequency (Fmax):            401.6 MHz

================================================================================
```

- **Timing Closure 100%**: Thiết kế đạt **Setup Slack dương (+0.01 ns)** và **Hold Slack dương (+0.045 ns)**, chứng minh chip hoạt động ổn định hoàn hảo tại **400 MHz**.
- **Tần số cực đại thực tế sau bố cục** (F_{max} **Post-Layout)**:

$$F_{max} = \frac{1}{T_{min}} = \frac{1}{2.4900 \times 10^{-9}\ \text{s}} \approx \mathbf{401.6}\ \text{MHz}$$

5.5 Physical Verification - PV

Trước khi hoàn thiện bước sign-off để chuẩn bị cho bước Tape-out, vi mạch được kiểm định vật lý chuyên sâu bằng công cụ tiêu chuẩn **KLayout 0.30.12** với bộ luật kiểm định mã nguồn mở **FreePDK45**.

5.5.1 Design Rule Check - Signoff DRC

- **Kịch bản thực thi**: Bộ luật thiết kế FreePDK45.lydrc (383 quy tắc kiểm tra hình học).

Kết quả phân lớp chi tiết:

- **Lớp FEOL (Front-End-of-Line)**:
  - Giếng phân cực NWELL, PWELL (Độ rộng tối thiểu 200nm, khoảng cách 135nm, không chồng lấn): **0 VI PHẠM.**
  - Vùng kích hoạt ACTIVE (Độ rộng 90nm, khoảng cách 80nm, bao bọc giếng 55nm): **0 VI PHẠM.**
  - Cổng đa tinh thể POLY (Độ rộng tối thiểu 50nm, khoảng cách 75nm, bao bọc cổng 70nm): **0 VI PHẠM.**
  - Lớp tiếp xúc CONTACT (Kích thước chuẩn 65nm, khoảng cách 75nm, nằm trọn trong active/poly/metal1): **0 VI PHẠM.**
- **Lớp BEOL (Back-End-of-Line)**:
  - Metal 1: Độ rộng 65nm, khoảng cách 65nm, bao bọc contact 35nm: **0 VI PHẠM.**
  - Metal 2 - Metal 3 (Intermediate): Độ rộng 70nm, khoảng cách 70nm: **0 VI PHẠM.**
  - Metal 4 - Metal 6 (Semi-Global): Độ rộng 140nm, khoảng cách 140nm: **0 VI PHẠM.**
  - Metal 7 - Metal 8 (Thin Global): Độ rộng 400nm, khoảng cách 400nm: **0 VI PHẠM.**
  - Metal 9 - Metal 10 (Global PDN): Độ rộng 800nm, khoảng cách 800nm: **0 VI PHẠM.**
  - Các lớp lỗ xuyên tầng Via 1 đến Via 9: Kích thước, khoảng cách và bao bọc hai đầu: **0 VI PHẠM.**
- **Quy chuẩn Lưới chế tạo (Manufacturing Grid)**: Lưới 2.5nm: **0 VI PHẠM**.
- **Tệp cơ sở dữ liệu xuất xưởng**: Báo cáo kiểm tra tại *6_drc.lyrdb* và *6_drc.log* được sử dụng để đánh giá mức độ tuân thủ các quy tắc thiết kế vật lý của layout. Theo kết quả kiểm tra được ghi nhận, thiết kế không có lỗi vi phạm quy tắc hình học, đáp ứng các tiêu chí DRC được cấu hình cho quá trình kiểm tra.

5.5.2 Layout Versus Schematic - LVS

- Kiểm tra LVS (Layout Versus Schematic) là công đoạn kiểm định vật lý bắt buộc trong quy trình Signoff trước khi xuất xưởng băng từ (Tape-out). Mục tiêu của LVS là đối chiếu độc lập và bảo đảm rằng mạng lưới kết nối hình học các cổng logic trên các lớp kim loại và bán dẫn của tệp layout (GDSII) trùng khớp hoàn toàn 1-đổi-1 với sơ đồ nguyên lý thiết kế logic (Schematic/Netlist), loại bỏ triệt để các rủi ro ngắn mạch (Shorts), hở mạch (Opens) hoặc đấu nhầm chân cổng trong quá trình Place & Route (PnR).

- Kết quả kiểm định LVS chi tiết: Netgen thực thi kiểm tra đối soát tự động giữa netlist logic sau PnR (6_final_pwr.v) và netlist vật lý trích xuất từ bố cục layout thực tế (6_final.cdl). Báo cáo kiểm định chi tiết tại gate_comp.out ghi nhận kết quả như sau:

Thành phần đối chiếu	Circuit 1: Verilog Netlist	Circuit 2: Layout CDL	Đánh giá & Kết luận
Tổng số ô logic chuẩn	91,204 cells	91,204 cells	Trùng khớp 100%
- Cổng XNOR2_X1	31,130 cells	31,130 cells	Khớp tuyệt đối
- Cổng NOR2_X1	11,516 cells	11,516 cells	Khớp tuyệt đối
- Cổng XOR2_X1	8,759 cells	8,759 cells	Khớp tuyệt đối
- Bộ chọn kênh MUX2_X1	7,419 cells	7,419 cells	Khớp tuyệt đối
- Cổng NAND2_X1	7,406 cells	7,406 cells	Khớp tuyệt đối
- Thanh ghi DFFR_X1	5,166 cells	5,166 cells	Khớp tuyệt đối
- Đệm logic BUF_X1	2,986 cells	2,986 cells	Khớp tuyệt đối
- Cổng đảo INV_X1	2,653 cells	2,653 cells	Khớp tuyệt đối
- Các cổng phức hợp khác	14,169 cells	14,169 cells	Khớp tuyệt đối
Tổng số đường dây (Nets)	99,321 nets	99,321 nets	Trùng khớp 100%
Chân giao tiếp I/O mức Top	1,018 pins	1,018 pins	Tương đương hoàn toàn
Sai lệch ngắn mạch (Shorts)	0	0	PASS (0 vi phạm)
Sai lệch hở mạch (Opens)	0	0	PASS (0 vi phạm)
Kết luận chung	Mạch trùng khớp. LVS hoàn tất		LVS PASS

Bảng 5-1: Bảng báo cáo kết quả LVS

Kết luận: Toàn bộ 91,204 cổng logic và 99,321 đường dây kết nối giữa netlist mô phỏng và layout vi mạch thực tế ăn khớp 100% không có bất kỳ sai lệch nào. Kết hợp cùng kết quả 0 lỗi DRC, thiết kế IP AES-256-GCM chính thức đạt điều kiện hoàn thiện thiết kế vật lý và sẵn sàng cho công đoạn Tape-out.

5.6 Xuất File GDSII / OASIS (Stream Out)

Sau khi hoàn tất các bước thiết kế vật lý (Place and Route – PnR) và các hạng mục kiểm tra xác minh đã được thực hiện, dữ liệu layout được tổng hợp và xuất thành tệp GDSII, chứa thông tin hình học của các standard cells, mạng phân phối nguồn (PDN), dây dẫn tín hiệu và các lớp kim loại liên kết. Tệp GDSII là sản phẩm đầu ra của quy trình thiết kế vật lý, phục vụ việc kiểm tra layout và các bước chuẩn bị dữ liệu cho chế tạo vi mạch.

Tệp Tape-out GDSII: [6_final.gds]

6 KẾT QUẢ THỰC NGHIỆM VÀ ĐÁNH GIÁ HIỆU NĂNG

6.1 Tổng hợp thông số sau GDSII (Tần số max, Slack, Area utilization,..)

Bảng đối chiếu tổng kết toàn diện các thông số của thiết kế qua từng giai đoạn phát triển:

1. **Baseline Run:** Lần thực thi hoàn chỉnh quy trình RTL-to-GDSII được sử dụng để nộp kết quả tại vòng loại của cuộc thi. Đây là phiên bản thiết kế làm mốc tham chiếu để đánh giá hiệu quả tối ưu hóa PPA trong các giai đoạn tiếp theo.
2. **Final Run:** Lần thực thi hoàn chỉnh quy trình RTL-to-GDSII được sử dụng để nộp kết quả tại vòng chung kết của cuộc thi. Phiên bản thiết kế này đã trải qua quá trình tối ưu hóa PPA nhằm cải thiện các chỉ số hiệu năng (Performance) và diện tích (Area) so với Baseline Run.

Thông số Đo đạc (Metrics)	Baseline Run	Final Run	Đánh giá So sánh & Cải tiến
Công nghệ Bán dẫn	Nangate 45nm	**Nangate 45nm**	Node 45nm hiện đại cho phép hoạt động tần số cao
Tần số Xung nhịp Mục tiêu	250 MHz ($T = 4.0$ ns)	**400 MHz** ($\boldsymbol{T = 2.5}$ **ns**)	**Tăng 60% tốc độ xung nhịp**
Tần số Cực đại Thực tế (F_{max})	363.64 MHz	**401.6 MHz**	**Đạt chuẩn 400 MHz trên Layout**
Thông lượng Mã hóa (Throughput)	32 Gbps	**51.2 Gbps (ở 400 MHz)**	**Băng thông cực cao**
Setup Worst Slack	+1.2500 ns	**+0.0100 ns (+10 ps MET)**	**Timing Closed 100% (Dương)**
Setup Total Negative Slack	0.00 ns	**0.0000 ns**	**0 vi phạm setup**
Hold Worst Slack	+0.0800 ns	**+0.0450 ns MET**	**0 vi phạm hold**


Mật độ Lõi (Core Utilization)	41.0%	**50.1%**	**Nén lõi tăng thêm 9.0%**
Kích thước Khuôn (Die Size)	613.1×613.1 µm	542.94×542.94 µm	**Thu nhỏ mỗi cạnh 70.2 μm**
Tổng Diện tích Khuôn (Die Area)	375,892 μm^2	294,784 µm2	**Tiết kiệm 21.6% diện tích silicon**
Diện tích Cell Logic (Cell Area)	149,389 μm^2	148,882 µm2	Tối ưu hóa phân bổ cells
Tổng số Cells	91,907	**92,744 cells** *(91,204 logic cells, còn lại là Tap/Endcap cells)*	Thêm buffer sửa timing
Số lượng Cell buffer đệm CTS	1,489	**1,793 cells**	Cân bằng Skew 80 ps
Tổng Chiều dài Dây	1.58 m	**1.508 m**	Ngắn hơn 72mm
Tổng Số Lỗ Via	630,399	**596,633 vias**	Giảm 33,766 vias
Vi phạm Hình học (DRC)	0	**0 VI PHẠM**	**DRC Clean**
Vi phạm Antenna	0	**0 VI PHẠM**	Antenna Check Pass

Bảng 6-1: Bảng tổng hợp thông số sau GDSII

6.2 Thiết lập thực nghiệm trên FPGA

FPGA / board	PolarFire® SoC Discovery Kit MPFS095T-1FCSG325E FPGA
Frequency on FPGA	50MHz
LUTs	35897 LUTs
FFs	8233 FFs
Latency	18 cycles
Throughput	6.4 Gbps

Bảng 6-2: Bảng thiết lập thử nghiệm trên FPGA



Hình 6-1: Waveform mô phỏng chức năng trên FPGA

VIDEO DEMO TRÊN FPGA: [demo AES-256-GCM on FPGA kit]

6.3 So sánh hiệu năng với các công trình nghiên cứu khác

Để định vị giá trị học thuật và thực tiễn của công trình, thiết kế IP AES-256-GCM của nhóm được đặt cạnh đối chiếu với các công bố nghiên cứu quốc tế uy tín về bộ tăng tốc mật mã học AES trên tạp chí IEEE:


Công Trình Nghiên Cứu	Công Nghệ Bán Dẫn	Kiến Trúc Phần Cứng	Tần Số	Diện tích phần cứng	Thông Lượng (Throughput)
"Lightweight AES Design for IoT Applications: Optimizations in FPGA and ASIC" (IEEE Access, 2025) [7]	180 nm ASIC	Lightweight AES-128 hướng tới thiết bị IoT biên (Edge devices).	10 MHz	8.6 kGE	28 Mbps
"A New ASIC Implementation of an Advanced Encryption Standard (AES) Crypto-Hardware Accelerator" (2021) [8]	130 nm ASIC	AES-128 datapath 8-bit, hỗ trợ mã hóa và giải mã ECB.	100 MHz	3.12 kGE	0.05 Gbps
"Efficient ASIC Implementation for Satellite-IoT Security Co-processor" (2023) [9]	65nm ASIC	Security co-processor hỗ trợ AES-GCM với khóa 128-bit và 256-bit.	617.3 MHz	52.2 kGE	7.18 Gbps (AES-128), 5.27 Gbps (AES-256).
"Low-Power Design Implementation of AES-128-CCM Coprocessor for Secure Chip"(2026) [10]	TSMC 40 nm eFlash	1-AES core (chế độ nối tiếp)	200 MHz	19,35 kGE	2.80 Gbps
Thiết Kế Này (VLATsemi)	**Nangate 45nm**	**14-stage Pipeline +Karatsuba GHASH**	**400 MHz**	**186.6 kGE**	**51.2 Gbps**

Bảng 6-3: Bảng so sánh hiệu năng với các công trình nghiên cứu khác

Nhận xét:

1. **Thông lượng vượt trội (51.2 Gbps)**: Nhờ hiện thực hóa đường ống 14 tầng hoàn chỉnh cho khối AES kết hợp cấu trúc nhân Galois Karatsuba phân cấp một chu kỳ, thiết kế đạt thông lượng mã hóa liên tục.
2. **Tối ưu đồng thời khối mã hóa và xác thực:** Khác với các bộ tăng tốc chỉ triển khai AES, AES-256-GCM kết hợp mã hóa AES-256 ở chế độ CTR với cơ chế xác thực GHASH. Việc sử dụng S-Box dựa trên Composite Field và bộ nhân Galois dựa trên Karatsuba hướng đến giảm chi phí tính toán tổ hợp và cải thiện khả năng đáp ứng thời gian.
3. **Đánh đổi giữa thông lượng và diện tích phần cứng:** Thiết kế VLATsemi có diện tích 186,6 kGE, lớn hơn các bộ tăng tốc AES hướng đến thiết bị IoT tài nguyên hạn chế. Đây là đặc điểm phù hợp với định hướng ưu tiên thông lượng cao thông qua kiến trúc pipeline.
4. **Ý nghĩa của kết quả triển khai ASIC:** Việc đánh giá thiết kế qua các bước tổng hợp, bố trí standard cells, xây dựng cây clock và định tuyến giúp cung cấp góc nhìn thực tế hơn so với chỉ mô phỏng RTL. Đặc biệt, các chỉ số như tần số đáp ứng timing, diện tích standard cells, diện tích die, mức độ hoàn thành các kiểm tra thiết kế vật lý sẽ giúp xác định khả năng hiện thực hóa của kiến trúc.

6.4 Khả năng tích hợp SoC (Giao tiếp APB/AHB/AXI Bus) và ứng dụng thực tế



Hình 6-2: Hình kiến trúc đề xuất tích hợp giao thức cho IP core

6.4.1 Kiến trúc tích hợp giao tiếp Bus chuẩn ARM AMBA

Nhóm đề xuất phương án xây dựng lớp giao tiếp (Bus Wrapper) nhằm hỗ trợ tích hợp IP Core AES-GCM vào các hệ thống SoC trong tương lai. Kiến trúc này dự kiến kết hợp các giao thức giao tiếp phù

hợp để đáp ứng nhu cầu cấu hình, điều khiển và trao đổi dữ liệu giữa IP Core với hệ thống chủ. Phương án tích hợp được đề xuất như sau:

1. Giao tiếp AMBA APB4 (Control & Status Registers - CSRs):

Giao tiếp AMBA APB4 được sử dụng để cấu hình và giám sát hoạt động của IP AES-256-GCM thông qua các thanh ghi điều khiển và trạng thái. CPU có thể ghi nạp khóa bí mật cipher_key[255:0], vector khởi tạo IV[95:0], lựa chọn chế độ hoạt động mã hóa hoặc giải mã thông qua thanh ghi mode, đồng thời cung cấp thẻ xác thực tham chiếu tag_ref[127:0] trong quá trình giải mã và xác thực dữ liệu.

Sau khi quá trình xử lý hoàn tất, CPU có thể đọc các thanh ghi trạng thái như verify_pass ở quá trình giải mã, thẻ xác thực được tạo ra trong quá trình mã hóa và các cờ báo hiệu hoàn tất hoặc lỗi. Cách tổ chức này tách biệt luồng điều khiển tốc độ thấp khỏi luồng dữ liệu tốc độ cao, giúp đơn giản hóa việc tích hợp IP vào hệ thống SoC.

2. Giao tiếp AMBA AXI4-Stream với Scatter-Gather DMA:

Giao tiếp AMBA AXI4-Stream được sử dụng để truyền dữ liệu đầu vào, đầu ra và AAD với thông lượng cao. Kết hợp với Scatter-Gather DMA, hệ thống có thể tự động chuyển các khối dữ liệu giữa bộ nhớ hệ thống và các FIFO của IP AES-256-GCM mà không yêu cầu CPU trực tiếp thực hiện thao tác sao chép từng từ dữ liệu.

Trong quá trình mã hóa, DMA cung cấp dữ liệu bản rõ và AAD cho IP để tạo ra bản mã và tạo mã xác thực (tag), rồi chuyển dữ liệu bản mã đầu ra về bộ nhớ. Trong quá trình giải mã, dữ liệu bản mã và AAD đã được sử dụng trong quá trình mã hóa được đưa vào IP để giải mã và xác thực thẻ GCM. Dữ liệu bản rõ được giải mã chỉ được hệ thống chấp nhận khi xác thực mã GCM thành công. CPU chủ yếu đảm nhiệm việc cấu hình các descriptor DMA, khởi tạo giao dịch và kiểm tra trạng thái hoàn tất, qua đó giảm tải xử lý và nâng cao hiệu quả sử dụng tài nguyên hệ thống.

Sự kết hợp giữa APB4 cho điều khiển và AXI4-Stream cho truyền dữ liệu tạo nên kiến trúc giao tiếp phù hợp với các hệ thống nhúng yêu cầu mã hóa xác thực tốc độ cao.

6.4.2 Ứng dụng thực tiễn trong hệ thống Camera và cảm biến thông minh

1. **Camera giám sát giao thông đô thị 4K / Ultra-HD (60 fps)**:

– Trong hệ thống giám sát giao thông đô thị, dữ liệu video từ camera 4K/60 fps cần được bảo vệ trước khi truyền đến trung tâm điều hành. Tùy thuộc vào chuẩn nén và cấu hình hình ảnh, video nén H.264/H.265 có thể yêu cầu băng thông hàng chục đến hàng trăm Mbps, trong khi dữ liệu video thô có thể yêu cầu băng thông ở mức Gbps.Với thông lượng thiết kế đạt **51.2 Gbps**, IP **AES-256-GCM** có khả năng mã hóa và xác thực dữ liệu tốc độ cao, đáp ứng nhu cầu bảo vệ nhiều luồng video nén 4K/60 fps đồng thời, tùy thuộc vào bitrate thực tế của từng luồng. Cơ chế mã hóa kết hợp xác thực của AES-256-GCM giúp bảo vệ tính bí mật và phát hiện dữ liệu bị sửa đổi khi thẻ xác thực được kiểm tra thành công, góp phần nâng cao độ tin cậy và an toàn của hệ thống giám sát giao thông

2. **Mạng cảm biến công nghiệp IoT & Edge Computing**:

- Trong mạng cảm biến công nghiệp, dữ liệu về nhiệt độ, áp suất và độ rung của máy móc cần được truyền tải nhanh chóng, đồng thời bảo đảm tính bí mật và toàn vẹn. IP AES-256-GCM thực hiện mã hóa và xác thực dữ liệu ngay trên phần cứng, giúp giảm tải xử lý cho bộ xử lý nhúng và hỗ trợ triển khai các giải pháp bảo mật tại biên mạng (Edge Computing). Với độ trễ xử lý **18 chu kỳ clock**, IP hướng đến các ứng dụng yêu cầu xử lý dữ liệu bảo mật với độ trễ thấp. Khả năng đáp ứng các hệ thống điều khiển thời gian thực cứng cần được đánh giá thêm dựa trên độ trễ cực đại của toàn hệ thống, kích thước gói tin, lưu lượng đồng thời và thời hạn xử lý của ứng dụng.

3. Bảo mật dữ liệu sinh trắc học trong hệ thống xác thực thông minh

- Trong các hệ thống xác thực danh tính hiện đại, dữ liệu sinh trắc học như dấu vân tay, mống mắt, khuôn mặt và giọng nói được thu thập thông qua các cảm biến chuyên dụng, sau đó xử lý để phục vụ nhận dạng và xác thực người dùng. Đây là loại dữ liệu nhạy cảm cần được bảo vệ trong quá trình truyền từ thiết bị thu thập đến bộ xử lý trung tâm hoặc máy chủ lưu trữ.
- Với độ trễ xử lý **18 chu kỳ clock,** IP AES-256-GCM hướng đến các ứng dụng xác thực sinh trắc học yêu cầu xử lý bảo mật nhanh và hiệu quả trên phần cứng nhúng. Việc tích hợp trực tiếp IP vào SoC hoặc FPGA có thể hỗ trợ giảm tải cho bộ xử lý chính, đồng thời nâng cao khả năng bảo vệ dữ liệu tại thiết bị biên (Edge Device).
- Trong kiến trúc hệ thống xác thực sinh trắc học phân tán, lõi IP AES-256-GCM đóng vai trò là tầng bảo vệ phần cứng (Hardware Security Layer), đảm bảo tính toàn vẹn và bảo mật tuyệt đối cho mẫu dữ liệu sinh trắc trong quá trình truyền dẫn giữa cảm biến đầu cuối và máy chủ nhận dạng, ngăn chặn triệt để các cuộc tấn công nghe lén hoặc chèn gói tin giả mạo.

7 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

7.1 Kết luận các kết quả đã đạt được

- Nghiên cứu đã thiết kế và triển khai bộ tăng tốc mật mã phần cứng AES-256-GCM trên nền tảng ASIC, với quy trình từ mô tả RTL đến thiết kế vật lý và xuất tệp layout GDSII. Thiết kế đã hoàn thành các bước kiểm chứng chức năng, tổng hợp logic, phân tích thời gian và triển khai vật lý bằng chuỗi công cụ EDA mã nguồn mở.
- Về xác minh chức năng, thiết kế được kiểm thử trên QuestaSim với các kịch bản mã hóa, giải mã và xác thực Tag. Thiết kế đáp ứng toàn bộ các kịch bản đã xây dựng, với độ phủ chức năng và độ phủ nhánh FSM đạt 100%.
- Sau xác minh RTL, thiết kế được tổng hợp bằng Yosys kết hợp ABC, phân tích thời gian tĩnh và triển khai vật lý bằng OpenROAD. Thiết kế đạt tần số mục tiêu 400 MHz (chu kỳ 2.5 ns). Sau khi tính đến điện trở và điện dung ký sinh trích xuất từ layout, setup slack là +10 ps và hold slack là +45 ps, không có vi phạm thời gian.
- Về hiệu năng, kiến trúc pipeline xử lý dữ liệu theo từng khối 128 bit; ở 400 MHz, thông lượng lý thuyết đạt 51.2 Gbit/s khi pipeline được duy trì đầy.
- Về thiết kế vật lý, layout có kích thước khuôn chip khoảng 542.94 × 542.94 μm² (khoảng 0.295 mm²) với core utilization 50.1%. So với cấu hình ban đầu, diện tích silicon giảm 21.58% mà vẫn đáp ứng ràng buộc thời gian.
- Layout đạt DRC clean và LVS clean theo kết quả kiểm tra bằng KLayout và Netgen, và tệp GDSII cuối cùng đã được tạo.
- Nhìn chung, nghiên cứu đã xây dựng được quy trình triển khai hoàn chỉnh cho lõi IP AES-256-GCM, từ xác minh RTL đến thiết kế vật lý. Các kết quả về diện tích, timing và DRC/LVS là cơ sở để so sánh với các công trình liên quan. Hướng phát triển tiếp theo gồm mở rộng biên setup slack (hiện 10 ps), đo thông lượng thực tế khi tích hợp giao thức điều khiển, đánh giá công suất và thực hiện signoff theo quy trình chế tạo thương mại.

Hạng mục/Tiêu chí	Thông số & Công cụ thực hiện
FPGA / Board	PolarFire® SoC Discovery Kit MPFS095T-1FCSG325E FPGA (Microchip Libero SoC)
ASIC flow	FreePDK45 / Nangate 45nm / OpenROAD Flow Scripts (ORFS 26Q2)
Synthesis & STA Tools	Yosys Open Synthesis Suite v0.68 / Berkeley ABC v1.01 / OpenSTA v3.1.0
Physical Verification Tools	KLayout v0.30.12 (Signoff DRC) / Netgen v1.5.325 (Signoff LVS)
RTL Verification	Mentor Graphics QuestaSim-64 v10.7c
Frequency / Constraints on ASIC	400 MHz / $T_{clk} = 2.5$ ns
Frequency on FPGA	50 MHz
Throughput (Thông lượng)	51.2 Gbps (trên ASIC @ 400 MHz) / 6.4 Gbps (trên FPGA @ 50 MHz)
Area / Die Size (Khuôn chip)	294,784 μm² (0.295 mm²) / $542.94\ \mu m \times 542.94\ \mu m$(Core Util: 50.1%)
Signoff Physical Status	DRC Clean (383 rules - 0 lỗi) / LVS Clean (Circuits match uniquely - 0 lỗi)

Bảng 7-1: Bảng tổng hợp thông số & công cụ thực hiện

7.2 Hướng phát triển

Mặc dù thiết kế đã đạt được các thông số tốt tại tiến trình 45nm, một số định hướng nghiên cứu nâng cao có thể được triển khai cho các phiên bản thương mại tiếp theo:

1. **Quản lý năng lượng nâng cao:**

   - **Phân vùng ngắt nguồn**: Áp dụng các ô chuyển mạch nguồn (Power Switches) để ngắt nguồn hoàn toàn các khối chức năng tạm thời nhàn rỗi (như khối Key Expansion sau khi đã sinh xong khóa hoặc khối Tag Processing khi đang truyền dữ liệu giữa chừng), giảm thiểu công suất tiêu thụ tĩnh.
   - **Công nghệ Đa điện áp ngưỡng:** Thay thế các ô logic trên các đường truyền dư thừa slack bằng ô High-Vt để triệt tiêu dòng rò rỉ rãnh bán dẫn mà không ảnh hưởng tới tần số 400 MHz của chip.
   - **Điều chỉnh điện áp và xung nhịp động**: Cho phép chip tự động hạ xung nhịp xuống 100 MHz khi hệ thống chỉ xử lý cảm biến tốc độ thấp, giúp kéo dài thời lượng pin cho các thiết bị IoT di động.

2. **Định hướng di chuyển sang các tiến trình siêu nhỏ**:

   - Chuyển đổi thiết kế sang các tiến trình tiên tiến như TSMC 7nm / 5nm hoặc Intel 18A (GAAFET). Nhờ hiệu ứng thu nhỏ transistor 3D, diện tích khuôn chip có thể thu nhỏ xuống dưới $0.02\ mm^2$, tần số vận hành có thể vượt mốc 1.5 GHz, mở ra khả năng tích hợp trực tiếp vào các cảm biến hình ảnh thông minh.

3. **Mở rộng hỗ trợ nhiều độ dài khóa:**
   - Phát triển AES-GCM IP hỗ trợ linh hoạt ba độ dài khóa AES-128, AES-192 và AES-256 thông qua thanh ghi cấu hình.
   - Tối ưu khối Key Expansion và bộ điều khiển để đáp ứng số vòng mã hóa tương ứng là 10, 12 và 14 vòng, đồng thời đánh giá sự đánh đổi giữa diện tích phần cứng, hiệu năng và mức độ bảo mật.
4. **Mở rộng hỗ trợ các chế độ mã hóa AES:**
   - **Tích hợp đa chế độ hoạt động:** Phát triển AES IP có khả năng chuyển đổi linh hoạt giữa các chế độ CBC (Cipher Block Chaining), CTR (Counter Mode), GCM (Galois/Counter Mode) và OCB (Offset Codebook), đáp ứng các yêu cầu mã hóa dữ liệu và xác thực khác nhau. Việc lựa chọn chế độ hoạt động được thực hiện thông qua thanh ghi cấu hình.
   - **Tái sử dụng lõi phần cứng và tối ưu hóa diện tích:** Nghiên cứu kiến trúc dùng chung lõi AES và các tài nguyên xử lý giữa các chế độ, kết hợp với các khối điều khiển, bộ đếm và xử lý xác thực chuyên dụng như GHASH cho GCM và các phép biến đổi xác thực tương ứng cho OCB. Mục tiêu là hạn chế chi phí diện tích phần cứng gia tăng trong khi vẫn đảm bảo yêu cầu về hiệu năng.
   - **Mở rộng phạm vi ứng dụng:** Nâng cao khả năng tái sử dụng IP trong các hệ thống IoT, thiết bị lưu trữ bảo mật và hệ thống truyền thông, tạo tiền đề tích hợp vào các nền tảng SoC phục vụ mã hóa và xác thực dữ liệu.

- **Tích hợp với mật mã hậu lượng tử:** Nghiên cứu kết hợp AES-GCM IP với các thuật toán mật mã hậu lượng tử như ML-KEM (Kyber) để thiết lập khóa phiên, sau đó sử dụng AES-GCM để mã hóa và xác thực dữ liệu. Định hướng này hướng đến xây dựng kiến trúc bảo mật lai có khả năng chống chịu trước các nguy cơ tấn công từ máy tính lượng tử trong tương lai.

TÀI LIỆU THAM KHẢO

[1] I. Algredo-Badillo, K. A. Ramírez-Gutiérrez, L. A. Morales-Rosales, D. Pacheco Bautista, và C. Feregrino-Uribe, "Hybrid pipeline hardware architecture based on error detection and correction for AES," *Sensors*, tập 21, số 16, tr. 5655, tháng 8, 2021, doi: 10.3390/s21165655

[2] A. Sobhy, A. Amr, A. Waleed, và A. Ibrahem, "AES-Verilog: An implementation of the Advanced Encryption Standard (AES) encryption algorithm using Verilog," *GitHub repository*, 2024. [Trực tuyến]. Truy cập tại: https://github.com/AhmedSobhy01/AES-Verilog.

[3] N. Quân, "[AES] Bài 7 - Lõi IP AES128 hỗ trợ chế độ mã hóa ECB, CBC, CFB, OFB và CTR," *VLSI Technology*, ngày 25 tháng 10, 2019. [Trực tuyến]. Truy cập tại: https://nguyenquanicd.blogspot.com/2019/10/aes-bai-7-loi-ip-aes128-ho-tro-che-o-ma.html.

[4] P. Visconti, S. Capoccia, E. Venere, R. Velázquez, và R. de Fazio, "10 Clock-Periods Pipelined Implementation of AES-128 Encryption-Decryption Algorithm up to 28 Gbit/s Real Throughput by Xilinx Zynq UltraScale+ MPSoC ZCU102 Platform," *Tạp chí Electronics*, tập 9, số 10, tr. 1665, Tháng 10, 2020. [Trực tuyến]. Truy cập tại: doi: 10.3390/electronics9101665.

[5] L. Berghella, "AES-GCM-128-192-256-bits: Configurable AES-GCM IP (128, 192, 256 bits)," *GitHub repository*, 2021. [Trực tuyến]. Truy cập tại: https://github.com/BLu85/AES-GCM-128-192-256-bits.

[6] D. A. McGrew và J. Viega, "The Galois/Counter Mode of Operation (GCM)," Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (NIST), Báo cáo kỹ thuật (Specification), 2004. [Trực tuyến]. Truy cập tại: https://csrc.nist.gov/groups/ST/toolkit/BCM/documents/proposedmodes/gcm/gcm-spec.pdf.

[7] S. Ahmed, N. Ahmad, N. A. Shah, G. E. M. Abro, A. Wijayanto, A. Hirsi, và A. R. Altaf, "Lightweight AES Design for IoT Applications: Optimizations in FPGA and ASIC With DFA Countermeasure Strategies," *IEEE Access*, tập 13, tr. 22489–22509, tháng 1, 2025, doi: 10.1109/ACCESS.2025.3533611.

[8] N. Ahmad và M. A. R. Shakir, "A new ASIC implementation of an advanced encryption standard (AES) crypto-hardware accelerator," *Microelectronics Journal*, tập 117, tr. 105255, tháng 11, 2021, doi: 10.1016/j.mejo.2021.105255.

[9] E. AbdelBary, M. A. Sharaf, A. Hussein, A. M. Nassar, và H. Mostafa, "Efficient ASIC Implementation for Satellite-IoT Security Co-processor," trong *Kỷ yếu Hội nghị Quốc tế về Công nghệ Mạch và Hệ thống Hiện đại lần thứ 12 (MOCAST 2023)*, Athens, Hy Lạp, 2023, tr. 1–4, doi: 10.1109/MOCAST57943.2023.10176968.

[10] J.-Q. Wang, Y.-C. Li, W. Zhang, và H.-L. Lu, "Low-Power Design Implementation of AES-128-CCM Coprocessor for Secure Chip," *Electronics*, tập 15, số 13, tr. 2793, tháng 6, 2026, doi: 10.3390/electronics15132793.

[11] M. Dworkin, "Recommendation for Block Cipher Modes of Operation: Galois/Counter Mode (GCM) and GMAC," Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (NIST), Ấn phẩm đặc biệt NIST SP 800-38D, tháng 11, 2007, doi: 10.6028/NIST.SP.800-38D.

[12] Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (NIST), "Advanced Encryption Standard (AES)," Tiêu chuẩn xử lý thông tin liên bang FIPS 197, tháng 11, 2001 (cập nhật tháng 5, 2023), doi: 10.6028/NIST.FIPS.197-upd1.

PHỤ LỤC: DANH SÁCH KHỐI CHÍNH

Khối	Vai trò
AES_core / AES-CTR	Điều phối và xử lý dữ liệu mã hóa/giải mã
AES Encryption	Thực hiện 14 vòng biến đổi AES-256 để sinh keystream (pipeline 16 chu kỳ)
Key Expansion	Sinh 15 khóa vòng AES-256 (KeyExpansion_256)
S-Box	Thay thế byte cho mã hóa và Key Expansion
Counter Generator	Quản lý IV, Counter và J0
FIFO	Đệm dữ liệu cho pipeline
Tag Processing	Tổ chức quá trình sinh/xác thực Tag
LengthBlockCounter	Tạo Length Block từ AAD và Ciphertext
GHASH	Tính giá trị băm xác thực
GF128bitMultiply	Nhân trên GF(2^128)
Control Unit	Điều khiển toàn bộ trình tự hoạt động

— HẾT —